含铁电材料的混合结终端保护结构的高压器件及制备方法

技术领域

本发明涉及高压半导体器件技术领域，特别是涉及一种含铁电材料的混合结终端保护结构的高压器件及制备方法。

背景技术

高压功率半导体器件阻断高压的能力主要受限于边缘元胞PN结耐压能力。目前一般采用浅平面结结构，由于采用平面工艺制造的PN结，掺杂离子在光刻掩模窗口的边角区经扩散后形成了柱面结和球面结，由于这两个结存在曲率，导致电场集中，雪崩击穿首先在这些区域发生，从而使PN结的击穿电压降低。同时，由于界面电荷的影响，使得表面半导体表面电场通常高于体内电场，使得芯片的雪崩击穿发生在表面。结终端保护结构就是为了减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊保护结构。在横向导电器件中它通常分布在器件漂移区；在纵向导电器件中它通常分布在器件有源区的周边，是有源区内用于承受外高压的PN结的附属结构。

目前，采用平面工艺制作的高压功率半导体器件，其结终端保护结构主要是在主结边缘处(常是弯曲的)设置一些延伸结构，这些延伸结构起到将主结耗尽区向外展宽的作用，从而降低其内的电场强度或降低主结边缘的电场峰值，最终提高击穿电压，如结终端扩展结构(JTE)、场限环结构(FLR)、深槽终端结构(DT

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种含铁电材料的混合结终端保护结构的高压器件及制备方法，用于解决现有技术中高压半导体器件的结终端保护结构在提高器件的击穿电压时存在工艺复杂、终端保护结构的面积大、成本高或引起导通电阻增大等的问题。

为实现上述目的及其他相关目的，本发明提供一种含铁电材料的混合结终端保护结构的高压器件，所述高压半导体器件包括：

形成有高压半导体器件的有源区；

具有RESURF结构的混合结终端保护结构，所述RESURF结构包括与所述有源区电连接的第一偏置场板及位于所述第一偏置场板下方且与所述第一偏置场板接触的铁电材料层。

可选地，所述高压半导体器件包括硅基、碳化硅基或氮化镓基的横向功率器件或纵向功率器件，所述RESURF结构应用在所述横向功率器件的漂移区或应用在所述纵向功率器件的结终端区。

可选地，所述横向功率器件包括LDMOS功率器件，所述纵向功率器件包括PiN功率器件、VDMOS功率器件、IGBT功率器件或JBS功率器件。

可选地，所述横向功率器件为LDMOS功率器件，所述第一偏置场板与所述LDMOS功率器件的栅极电连接，所述RESURF结构还包括依次形成于所述铁电材料层下方的掺杂类型相反的第一掺杂类型的顶掺杂层和/或第二掺杂类型的埋层，且所述铁电材料层与所述第一掺杂类型的顶掺杂层之间通过场氧化层隔离。

可选地，所述混合结终端保护结构还包括结终端扩展结构、场限环结构、深槽终端结构及与所述有源区电连接的第二偏置场板中的至少一种结构。

可选地，所述第二偏置场板形成于所述第一偏置场板的上方并通过层间介质层隔离，所述第二偏置场板自由端与所述第一偏置场板自由端的横向间距大于所述层间介质层的厚度。

可选地，所述第一偏置场板为多晶硅场板，所述第二偏置场板为金属场板。

可选地，所述铁电材料层的材料包括掺铝和/或锆的氧化铪基铁电材料。

本发明还提供一种含铁电材料的混合结终端保护结构的高压器件的制备方法，所述制备方法包括：

提供一待制备的半导体晶圆片，所述半导体晶圆片包括一衬底，所述衬底内形成有有源区，所述有源区形成有高压半导体器件的部分结构；

于所述衬底上沉积铁电材料，并对该铁电材料进行快速热退火，以使该铁电材料结晶化；

图形化所述铁电材料，形成铁电材料层；

于所述有源区内及所述有源区上形成所述高压半导体器件的剩余部分结构，且在形成所述高压半导体器件的剩余部分结构的同时形成第一偏置场板，所述第一偏置场板位于所述铁电材料层的上方且与其接触，所述第一偏置场板与所述有源区电连接，所述铁电材料层及所述第一偏置电压构成混合结终端保护结构的RESURF结构。

可选地，采用物理气相沉积工艺或原子层沉积工艺形成所述铁电材料，对所述铁电材料进行快速热退火的温度介于400℃～1000℃之间。

可选地，所述混合结终端保护结构还包括结终端扩展结构、场限环结构、深槽终端结构及与所述有源区电连接的第二偏置场板中的至少一种结构。

可选地，在形成所述高压半导体器件的剩余部分结构的同时形成所述第二偏置场板，且所述第二偏置场板形成于所述第一偏置场板的上方并通过层间介质层隔离，所述第二偏置场板自由端与所述第一偏置场板自由端的横向间距大于所述层间介质层的厚度。

可选地，述第一偏置场板为多晶硅场板，所述第二偏置场板为金属场板。

可选地，所述铁电材料层的材料包括掺铝和/或锆的氧化铪基铁电材料。

可选地，所述高压半导体器件包括硅基、碳化硅基或氮化镓基的横向功率器件或纵向功率器件。

可选地，所述横向功率器件包括LDMOS功率器件，所述纵向功率器件包括PiN功率器件、VDMOS功率器件、IGBT功率器件或JBS功率器件。

如上所述，本发明的含铁电材料的混合结终端保护结构的高压器件及制备方法，该半导体器件结构可以在现有结终端保护结构的基础上进一步提高器件击穿电压BV同时有效降低其导通电阻Ron，更易于实现器件结构的小型化；另外，该器件的制备工艺中只需要在现有器件制备工艺的基础上增加常规的沉积工艺及光刻工艺即可实现，工艺步骤简单，易于实现。

附图说明

图1显示为本发明实施例一的含铁电材料的混合结终端保护结构的IGBT功率器件的截面示意图。

图2显示为图1的含铁电材料的混合结终端保护结构的IGBT功率器件中RESURF结构在IGBT功率器件处于关态时的作用原理图。

图3显示为图1的含铁电材料的混合结终端保护结构的IGBT功率器件中RESURF结构在IGBT功率器件处于开态时的作用原理图。

图4显示为本发明实施例一的含铁电材料的混合结终端保护结构的平面栅型的VDMOS功率器件的截面示意图。

图5显示为本发明实施例一的含铁电材料的混合结终端保护结构的高压二极管器件的截面示意图。

图6显示为本发明实施例一的含铁电材料的混合结终端保护结构的LDMOS功率器件的截面示意图。

图7显示为本发明实施例二的含铁电材料的混合结终端保护结构的高压器件的制备方法的工艺流程图。

图8显示为采用图7的制备方法制备的含铁电材料的混合结终端保护结构的沟槽栅型的VDMOS功率器件的截面示意图。

元件标号说明

100 衬底

101a 有源区

101b 结终端区

102 高压半导体器件

103 RESURF

104 第一偏置场板

105 铁电材料层

106 N型顶掺杂层

107 P型埋层

108 场氧化层

109 栅极

109a 栅介质层

109b 栅多晶硅层

110 漏极

110a 漏极金属层

110b 漏区

111 第二偏置场板

112 发射极

113 集电极

113a 集电极金属层

114 漂移区

115 层间介质层

116 阳极

117 阴极

117a 欧姆接触层

118 JTE结构

120 DT

121 体区

122 截止环

123 源极

123a 源区

124 PN结区域

L 横向间距

D 层间介质层的厚度

S1～S4 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1所示，本实施例提供一种含铁电材料的混合结终端保护结构的高压器件，所述高压半导体器件包括：

形成有高压半导体器件102的有源区101a；

具有RESURF结构103的混合结终端保护结构，所述RESURF结构103包括与所述有源区101a电连接的第一偏置场板104及位于所述第一偏置场板104下方且与所述第一偏置场板104接触的铁电材料层105。

这里需要说明的是本实施例中所述混合结终端保护结构的功能与现有高压功率器件产品的功能一致，均是为了防止器件在主PN结边缘提前击穿来增加器件的耐压，同时防止表面电场过高以提高器件可靠性。

本实施例的高压半导体器件可以是采用任意合适的半导体材料制备的纵向功率器件或横向功率器件，例如可以是以硅基、碳化硅基或氮化镓基等半导体材料制备的器件纵向功率器件或横向功率器件。本实施例的具有RESURF结构103的混合结终端保护结构应用在纵向功率器件的结终端区，或应用在横向功率器件的漂移区。

本实施例所包括的纵向功率器件可以为PiN功率器件、VDMOS功率器件、IGBT功率器件或JBS功率器件等，横向功率器件可以为LDMOS功率器件等。

本实施例所述的混合结终端保护结构可以仅为所述RESURF结构103，也可以结合现有常规的结终端保护结构形成混合结终端保护结构，例如终端扩展结构(简称JTE结构)、场限环结构(简称FLR结构)、深槽终端结构(简称DT

作为示例，所述铁电材料层105的材料可以选择现有任意适合的铁电材料，例如PZS、SBT等，本实施例中优选所述铁电材料层105的材料为包括掺铝和/或锆的氧化铪基铁电材料，该材料为CMOS工艺的环境友好型铁电材料，可有效降低对工艺环境的污染。

如图1所示，为本实施例的具有混合结终端保护结构的IGBT功率器件的截面示意图。所述IGBT功率器件102为平面栅型，其结构基本与现有常规IGBT功率器件相同，包括：形成于衬底100有源区101a中及有源区101a上的IGBT功率器件102的发射极112、由栅介质层109a及栅多晶硅层109b构成的栅极109、体区121、集电极113及集电极金属层113a，图1中仅示出了现有平面栅型IGBT功率器件102的基本结构，可以理解的是，本示例的平面栅型IGBT功率器件102还可以在此基本结构的基础上包括其他现有的提高器件性能的设计。所述IGBT功率器件102的混合结终端保护结构包括形成于衬底100结终端区101b的JTE结构118及形成于所述JTE结构118上的RESURF结构103，其中，所述RESURF结构103中的所述第一偏置场板104与所述栅极109电连接，且所述JTE结构118与所述RESURF结构103之间通过绝缘层隔离开，较佳地，该绝缘层可以在形成栅介质层109a时同时形成，其材料与栅介质层109a材料相同，所述第一偏置场板104可以在形成栅多晶硅层109b时同时形成，其材料与栅多晶硅层109b为相同的多晶硅材料。

下面以N型的IGBT功率器件为例说明本实施例中的RESURF结构103的工作原理。应当认识到，相应的P型的IGBT功率器件的RESURF结构103的工作原理与N型的IGBT功率器件的工作原理是一致的。

如图2所示为IGBT功率器件处于关态时，RESURF结构103中所述铁电材料层105的极化方式图，当IGBT功率器件处于关态时，与所述栅极109等电位连接的所述第一偏置场板104的电位V

如图3所示为IGBT功率器件处于开态时，RESURF结构103中所述铁电材料层105的极化方式图，当IGBT功率器件处于开态时，与所述栅极109等电位连接的所述第一偏置场板104的电位V

上述作用RESURF结构103的工作原理是以IGBT功率器件为例进行说明的，该工作原理同样适用于其他半导体高压器件，以下不再赘述。

采用本实施例的RESURF结构可以在现有的结终端保护结构的基础上进一步提高器件的击穿电压BV同时降低其导通电阻Ron，实际应用中，可根据具体的器件结构要求将本实施例的RESURF结构与现有常规的结终端保护结构联合使用，以满足器件性能要求，例如，图1中，采用将所述RESURF结构与JTE结构混合使用。

如图4所示，为本实施例的具有混合结终端保护结构的平面栅型的VDMOS功率器件的截面示意图，其结构基本与现有常规平面栅型的VDMOS功率器件102相同，包括：形成于衬底有源区101a中及有源区101a上的源极123、源区123a、栅极109、体区121、漏极110及漏极金属层110a，图4仅示出了现有平面栅型VDMOS功率器件102的基本结构，可以理解的是，本示例的平面栅型VDMOS功率器件102还可以在此基本结构的基础上包括其他现有的提高器件性能的设计。所述平面栅型VDMOS功率器件102的混合结终端保护结构包括形成于衬底结终端区101b的DT

如图5所示，为本实施例的具有混合结终端保护结构的高压二极管器件的截面示意图，其结构基本与现有常规高压二极管器件102相同，包括：形成于衬底有源区101a中及有源区101a上的阳极116、PN结区域124、欧姆接触层117a及阴极117，图5仅示出了现有高压二极管器件102的基本结构，可以理解的是，本示例的高压二极管器件102还可以在此基本结构的基础上包括其他现有的提高器件性能的设计。所述高压二极管器件102的混合结终端保护结构包括形成于衬底结终端区101b的DT

如图6所示，为本实施例的具有混合结终端保护结构的LDMOS功率器件的截面示意图，该示例以N型LDMOS功率器件为例进行说明，应当认识到，相应的P型LDMOS功率器件可以通过掺杂剂的极性和导电类型的适当改变来形成，这属于本领域的公知。本示例的N型LDMOS功率器件结构基本与现有常规LDMOS功率器件102相同，包括：形成于体区121中的源区123a、由栅介质层109a及栅多晶硅层109b构成的栅极109、漏区110b，图6仅示出了现有LDMOS功率器件102的基本结构，可以理解的是，本示例的LDMOS功率器件还可以在此基本结构的基础上包括其他现有的提高器件性能的设计。所述LDMOS功率器件的混合结终端保护结构的RESURF结构由上至下包括形成于LDMOS功率器件漂移区的所述第一偏置场板104、所述铁电材料层105、用于隔离作用的场氧化层108、N型顶掺杂层106及P型埋层107，所述第一偏置场板104与所述栅极109及所述漏区110b电连接，较佳地，所述第一偏置场板104可以在形成栅多晶硅层109b时同时形成，其材料与栅多晶硅层109b为相同的多晶硅材料。这里需要说明的是，图6中所述N型顶掺杂层106和P型埋层107可以单独与所述第一偏置场板104及所述铁电材料层105混合使用，也可全部与所述第一偏置场板104及所述铁电材料层105混合使用，也可不与所述第一偏置场板104及所述铁电材料层105混合使用，具体结合器件的实际情况而定。较佳地，所述RESURF结构还可包括形成于所述第一偏置场板104上的第二偏置场板111，两者之间通过层间介质层115电隔离，且所述第二偏置场板111通过金属接触123与所述源区123a及所述漏区110b电连接，同样的工作原理，采用该第二偏置场板111更能进一步提高器件的击穿电压BV同时降低器件的导通电阻Ron。在工艺制备过程中，所述第二偏置场板111可以在形成LDMOS器件的金属接触123后，形成器件的金属层时形成，现有工艺中金属层是作为电极引出的作用，本示例中，通过合理设计金属层的形状不仅可使金属层起到电性引出的作用，还可使金属层作为器件的场板使用，基于工艺的简化要求，所述第二偏置场板111的材料选择为金属材料。更佳地，所述第二偏置场板111自由端与所述第一偏置场板104自由端的横向间距L大于所述层间介质层115的厚度D。

实施例二

本实施例提供一种含铁电材料的混合结终端保护结构的高压器件的制备方法，采用该方法可以制备实施例一所述的含铁电材料的混合结终端保护结构的高压器件，但并不代表实施例一所述的高压半导体器件仅限于本实施例的制备方法，可以理解地，也可以采用其他制备方法形成实施例一的器件结构，即只要形成实施例一的器件结构均在实施例一的保护范围内。本实施例的制备方法形成的器件结构所能达到的有益效果可请参见实施例一，以下不再赘述。

如图7及图8所示，所述含铁电材料的混合结终端保护结构的高压器件的制备方法包括：

提供一待制备的半导体晶圆片，所述半导体晶圆片包括一衬底100，所述衬底100内形成有有源区101a，所述有源区101a形成有高压半导体器件102的部分结构；

于所述衬底100上沉积铁电材料，并对该铁电材料进行快速热退火，以使该铁电材料结晶化；

图形化所述铁电材料，形成铁电材料层105；

于所述有源区101a内及所述有源区101a上形成所述高压半导体器件102的剩余部分结构，且在形成所述高压半导体器件102的剩余部分结构的同时形成第一偏置场板104，所述第一偏置场板104位于所述铁电材料层105的上方且与其接触，所述第一偏置场板104与所述有源区101a电连接，所述铁电材料层105及所述第一偏置电压104构成混合结终端保护结构的RESURF结构103。

如图8所示，为一沟槽栅型VDMOS功率器件的截面结构示意图，以此为例，对本实施例的制备方法进行简单说明，该结构为现有沟槽栅型VDMOS功率器件102的基本结构，可以理解的是，本示例的沟槽栅型VDMOS功率器件102还可以在此基本结构的基础上包括其他现有的提高器件性能的设计，其制备步骤也可采用现有常规工艺形成，本实施例主要关注点在于所述RESURF结构103的工艺步骤。

具体地，首先提供一待制备的半导体晶圆片，所述半导体晶圆片包括一衬底100，所述衬底100内形成有有源区101a、结终端区101b，有源区101a及结终端区101b中形成有漂移区114，所述有源区101a的表面形成有栅沟槽；

然后，于所述衬底100上沉积铁电材料，并对该铁电材料进行快速热退火，以使该铁电材料结晶化；接着，图形化所述铁电材料，形成铁电材料层105；

接着，于所述栅沟槽中形成栅介质层109a及栅多晶硅层109b，所述栅介质层109a及栅多晶硅层109b构成栅极109；

接着，于所述有源区101a表面形成体区121，并于所述体区121形成源区123a；

接着，于所述有源区101a表面上形成金属接触；

然后，形成与所述金属接触电连接的图形化金属层，此时该图形化金属层同时还充当第一偏置场板104，该第一偏置场板104与所述栅极109电连接；

最后，进行所述衬底100的背面工艺，包括于所述衬底100的背面形成漏极110及漏极金属层110a的步骤。

作为示例，采用物理气相沉积工艺或原子层沉积工艺形成所述铁电材料，对所述铁电材料进行快速热退火的温度介于400℃～1000℃之间，以保证铁电材料的结晶效果。

作为示例，所述沟槽栅型VDMOS功率器件的混合结终端保护结构还可以包括现有常规的结终端扩展结构(简称JTE结构)、场限环结构(简称FLR结构)、深槽终端结构(简称DT

作为示例，所述第一偏置场板104为多晶硅场板，所述第二偏置场板111为金属场板。

作为示例，所述铁电材料层105的材料可以选择现有任意适合的铁电材料，例如PZS、SBT等，本实施例中优选所述铁电材料层105的材料为包括掺铝和/或锆的氧化铪基铁电材料，该材料为CMOS工艺的环境友好型铁电材料，可有效降低对工艺环境的污染。

作为示例，所述高压半导体器件102可以是采用任意合适的半导体材料制备的纵向功率器件或横向功率器件，例如可以是以硅基、碳化硅基或氮化镓基等半导体材料制备的器件纵向功率器件或横向功率器件。本实施例的具有RESURF结构103的混合结终端保护结构应用在纵向功率器件的结终端区，或应用在横向功率器件的漂移区。较佳地，所述横向功率器件包括LDMOS功率器件，所述纵向功率器件包括PiN功率器件、VDMOS功率器件、IGBT功率器件或JBS功率器件。

综上所述，本发明提供一种含铁电材料的混合结终端保护结构的高压器件及制备方法，该半导体器件结构可以在现有结终端保护结构的基础上进一步提高器件击穿电压BV同时有效降低其导通电阻Ron，更易于实现器件结构的小型化；另外，该器件的制备工艺中只需要在现有器件制备工艺的基础上增加常规的沉积工艺及光刻工艺即可实现，工艺步骤简单，易于实现。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。