具有锁定功能的显示装置及其显示驱动电路

技术领域

本公开涉及一种显示装置，并且更具体地，涉及一种具有锁定功能的显示装置，用于通过显示驱动电路传送锁定信号，并且将锁定信号反馈至时序控制器及其显示驱动电路。

背景技术

通常，显示装置配置成使得显示数据从时序控制器传输到显示驱动电路，显示驱动电路输出与显示数据对应的源信号，并且显示面板响应于源信号显示屏幕。

从时序控制器传输到显示驱动电路的显示数据由数据包组成。显示数据可以包括与用于显示的信息对应的数据和用于驱动该数据的时钟。

显示驱动电路可以从显示数据中恢复数据和时钟，可以通过使用恢复的时钟执行数据处理过程，并且结果，可以输出源信号。

当在时钟中发生错误时，在恢复和正常处理数据方面存在困难。显示驱动电路配置成在时钟的状态正常时将时钟的状态定义为锁定状态，在时钟的状态异常时将时钟的状态定义为解锁状态，并且产生和输出用于指示时钟的状态的锁定信号。

时序控制器可以周期性地检查锁定状态。为此，时序控制器可以向显示驱动电路提供锁定信号。显示驱动电路可以向时序控制器提供反馈锁定信号，即，锁定信号和内部锁定信号的组合。时序控制器可以响应于反馈锁定信号来检查显示驱动电路的锁定状态。

可以根据显示面板的尺寸和分辨率来确定所构造的显示驱动电路的数量。

如果构建多个显示驱动电路，可以通过使用上拉方法或级联方法向多个显示驱动电路提供锁定信号，其中上拉方法使用一条传输线，级联方法通过显示驱动电路传送锁定信号。

在上拉方法的情况下，难以检查显示驱动电路中的每个的锁定状态。

因此，可以使用级联方法来传送锁定信号，以便检查显示驱动电路中的每个的锁定状态。

通常，时序控制器和显示驱动电路可以配置成使用具有不同电平的电压。例如，时序控制器可以使用1.8V的电源作为输入和输出，并且显示驱动电路可以使用3.3V的电源作为输入和输出。

显示驱动电路和时序控制器在共享锁定信号方面具有困难，因为它们使用如上所述的异类电源。即，在显示驱动电路和时序控制器之间可能出现兼容性问题。

发明内容

各种实施方式旨在保证共享在使用异类电源的显示驱动电路和时序控制器之间的锁定信号的兼容性。

在实施方式中，具有锁定功能的显示驱动电路可以包括：比较单元，配置成接收传送锁定信号并且输出通过比较传送锁定信号和内部锁定信号获得的比较信号，内部锁定信号通过确定内部恢复时钟的状态获得；以及输出电路，包括内部输出上拉电路，并且配置成通过内部输出上拉电路以生成具有与比较信号的电平对应的电平的反馈锁定信号，并且将反馈锁定信号输出到外部电源被施加到的锁定信号传输线。

在实施方式中，具有锁定功能的显示驱动电路可以包括：输入电路，包括内部输入上拉电路，并且配置成通过锁定信号传输线接收和传送正向锁定信号，外部电源通过锁定信号传输线施加到内部输入上拉电路；比较单元，配置成输出通过比较通过输入电路传送的正向锁定信号和通过确定内部恢复时钟的状态获得的内部锁定信号获得的比较信号，以及输出电路，配置成生成具有与比较信号的电平对应的电平的传送锁定信号，并且输出传送锁定信号。输入电路可以使用具有与外部电源的电平不同的电平的内部电源通过内部输入上拉电路将正向锁定信号传送到比较单元。

在实施方式中，具有锁定功能的显示装置可以包括：时序控制器，配置成通过第一锁定信号传输线输出正向锁定信号并且通过第二锁定信号传输线接收反馈锁定信号；以及多个显示驱动电路，包括用于通过第一锁定信号传输线接收正向锁定信号的第一显示驱动电路和用于通过第二锁定信号传输线输出反馈锁定信号的第二显示驱动电路，并且配置成分别以级联方式传送传送锁定信号。外部电源可以施加到第一锁定信号传输线和第二锁定信号传输线。第一显示驱动电路可以通过内部输入上拉电路接收正向锁定信号。第二显示驱动电路可以通过内部输出上拉电路输出反馈锁定信号。

当从时序控制器向显示驱动电路提供正向锁定信号或者从显示驱动电路向时序控制器提供反馈锁定信号时，本公开可以通过上拉来缓冲异类电源之间的电压差。

因此，本公开的效果在于，它可以确保共享在使用异类电源的显示驱动电路和时序控制器之间的锁定信号的兼容性。

附图说明

图1是示出根据本公开的实施方式的显示装置的框图。

图2是示出根据本公开的实施方式的在图1中示出的显示驱动电路的电路图。

具体实施方式

为了驱动用于显示屏幕的显示面板，显示装置可以包括时序控制器和驱动器。

参照图1，示出了时序控制器10和显示驱动电路20、22和24。

时序控制器10分别向显示驱动电路20、22和24提供显示数据DL1、DL2和DLn(其中n是大于2的自然数)。为此，数据传输线16、17和18配置在时序控制器10和显示驱动电路20、22和24之间。

更具体地，通过数据传输线16将显示数据DL1提供给显示驱动电路20。通过数据传输线17将显示数据DL2提供给显示驱动电路22。通过数据传输线18将显示数据DLn提供给显示驱动电路24。数据传输线16、17和18中的每个可以配置成包括m个信道。在这种情况下，m表示大于2的自然数。

此外，时序控制器10配置成通过锁定信号传输线12向显示驱动电路20输出正向锁定信号LKF，并且通过锁定信号传输线14接收显示驱动电路24的反馈锁定信号LKL。

锁定信号传输线12配置在时序控制器10和显示驱动电路20之间。锁定信号传输线14配置在时序控制器10和显示驱动电路24之间。锁定信号传输线12和14可以配置成单条线。

时序控制器10可以使用例如用于操作和输入和输出提供1.8V电压的电源。提供1.8V电压的电源可以被理解为显示驱动电路20、22和24的部件上的外部电源。因此，为时序控制器10的操作和输入和输出提供1.8V电压的电源可以被定义为外部电源T_VDD。

在图1中，外部电源T_VDD被示出为被施加到锁定信号传输线12和锁定信号传输线14，时序控制器10通过锁定信号传输线12输出正向锁定信号LKF，时序控制器10通过锁定信号传输线14接收反馈锁定信号LKL。通过该构造，可以使用外部电源T_VDD来传送正向锁定信号LKF和反馈锁定信号LKL。

显示驱动电路20、22和24配置成通过使用级联方法来传送锁定信号。

更具体地，显示驱动电路20配置成通过锁定信号传输线12接收时序控制器10的正向锁定信号LKF，并且通过锁定信号传输线21向显示驱动电路22提供传送锁定信号LK1。此外，显示驱动电路24配置成通过锁定信号传输线25接收先前的显示驱动电路(未示出)的传送锁定信号LKn，并且通过锁定信号传输线14将反馈锁定信号LKL提供给时序控制器10。显示驱动电路20、22和所述先前的显示驱动电路配置成分别通过锁定信号传输线21、23和25顺序地传送传送锁定信号LK1、LK2和LKn。

显示驱动电路20、22和24可以使用内部电源，内部电源例如为操作和输入和输出提供3.3V的电压。内部电源可以被定义为SD_VDD。

显示驱动电路20、22和24之间的传送锁定信号LK1、LK2和LKn通过锁定信号传输线21、23和25传送。内部电源SD_VDD可以被理解为用于通过锁定信号传输线21、23和25传送传送锁定信号LK1、LK2和LKn。

在该结构中，外部电源T_VDD被施加到锁定信号传输线12，用于发送正向锁定信号LKF。即，例如，1.8V的电压被施加到锁定信号传输线12以用于传输正向锁定信号LKF。然而，显示驱动电路20配置成使用内部电源SD_VDD用于内部操作。即，例如，3.3V的电压被用于接收通过锁定信号传输线12发送的正向锁定信号LKF。

在本公开的实施方式中，显示驱动电路20配置成包括内部输入上拉电路，以便确保其中在时序控制器10和显示驱动电路20使用如上所述的异类电压的环境中的兼容性。结果，显示驱动电路20可以使用具有与外部电源T_VDD的电平不同的电平的内部电源SD_VDD通过内部输入上拉电路接收正向锁定信号LKF。

此外，外部电源T_VDD被施加到锁定信号传输线14，用于传输反馈锁定信号LKL。

在本公开的实施方式中，显示驱动电路24配置成包括内部输出上拉电路，以便确保其中在时序控制器10和显示驱动电路24使用如上所述的异类电压的环境中的兼容性。结果，显示驱动电路24可以使用具有与外部电源T_VDD的电平不同的电平的内部电源SD_VDD通过内部输出上拉电路输出反馈锁定信号LKL。

参考图2描述显示驱动电路20、22和24的结构。显示驱动电路20、22和24可以具有相同的结构，并且因此可以基于图2的描述来理解显示驱动电路20、22和24的结构和操作。

首先，描述图2的实施方式用作显示驱动电路20的情况。这种情况对应于用于通过内部输入上拉电路接收正向锁定信号LKF的结构，内部输入上拉电路使用具有与外部电源T_VDD的电平不同的电平的内部电源SD_VDD。正向锁定信号LKF可以被理解为与图2中的LKIN对应。传送锁定信号LK1可以被理解为与图2中的LKOUT对应。

更具体地，显示驱动电路20可以包括输入电路30、时钟数据恢复电路(以下称为“CDR”)40、比较单元50和输出电路32。

输入电路30用于通过外部电源T_VDD所施加到的锁定信号传输线12接收正向锁定信号LKIN。输入电路30可以配置成使用具有与外部电源T_VDD的电平不同的电平的内部电源SD_VDD通过内部输入上拉电路将正向锁定信号LKIN传送到比较单元50。在这种情况下，内部输入上拉电路可以被理解为包括上拉器件Q1和上拉电阻器R1。下面描述内部输入上拉电路的详细结构和操作。

CDR 40配置成从显示数据恢复数据和时钟，并且提供通过确定时钟是否已经正常恢复而获得的内部锁定信号iLK。

比较单元50配置成输出通过比较通过输入电路30传送的正向锁定信号LKIN和已经确定内部恢复时钟的状态的CDR 40的内部锁定信号iLK而获得的比较信号。在这种情况下，比较单元50可以经配置以包括运算正向锁定信号LKIN和内部锁定信号iLK的NAND门。NAND门可以经配置以输出与正向锁定信号LKIN和内部锁定信号iLK的逻辑与非运算的结果对应的比较信号。

输出电路32可以配置成生成具有与比较单元50的比较信号的电平对应的电平的传送锁定信号LKOUT，并且输出传送锁定信号LKOUT。输出电路32的传送锁定信号LKOUT可以被理解为对应于图1中的传送锁定信号LK1。

在该结构中，输入电路30、CDR 40和输出电路32被示为使用内部电源SD_VDD操作。比较单元50也可以被理解为使用内部电源SD_VDD操作。

此外，输入电路30可以被理解为包括如上所述的内部输入上拉电路。尽管在附图中没有指定，但是内部输入上拉电路可以被理解为包括上拉器件Q1和上拉电阻器R1。

在这种情况下，上拉器件Q1可以由NMOS晶体管组成，并且可以通过施加到其栅极的内部电源SD_VDD来维持导通。此外，上拉器件Q1可以被理解为通过锁定信号传输线12接收正向锁定信号LKIN，并且形成用于接收正向锁定信号LKIN的漏极开路。

上拉电阻器R1配置成将通过上拉器件Q1接收的正向锁定信号LKIN传送到比较单元50。上拉电阻器R1可以配置在由NMOS晶体管组成的上拉器件Q1的栅极和源极之间。

通过输入电路30的结构，可以通过上拉器件Q1的源极和上拉电阻器R1之间的节点将正向锁定信号LKIN传送到比较单元50。

输出电路32可以被理解为包括如上所述的内部输出上拉电路。尽管在附图中没有指定，但是内部输出上拉电路可以被理解为包括开关器件Q2和保护电路Q3。

在这种情况下，开关器件Q2可以由NMOS晶体管组成，并且可以配置成基于施加到其栅极的比较单元50的比较信号的电平来切换。此外，保护电路Q3可以由NMOS晶体管组成，并且可以经配置以通过施加到其栅极的内部电源SD_VDD来维持导通。

通过输出电路32的结构，响应于开关器件Q2的开关状态，可以通过保护电路Q3输出传送锁定信号LKOUT。此时，保护电路Q3的NMOS晶体管可以被理解为形成用于传送锁定信号LKOUT的输出的漏极开路。

当已经施加外部电源T_VDD的正向锁定信号LKIN被输入到如图2所构造的显示驱动电路20时，正向锁定信号LKIN通过上拉器件Q1被施加到具有漏极开路的输入电路30的上拉电阻器R1。上拉电阻器R1可以将由内部电源SD_VDD偏置的正向锁定信号LKIN传送到比较单元50。

如上所述，可以通过输入电路30的操作来缓冲异类电压之间的电压差。可以确保用于共享在使用异类电压的时序控制器10和显示驱动电路20之间的锁定信号的兼容性。

如果图2的实施方式被用作显示驱动电路22，则可以理解，相邻的显示驱动电路和显示驱动电路22之间的内部电源基本上没有差别。因此，如果显示驱动电路20、22和24通过使用级联方法传送传送锁定信号LK1、LK2和LKn，在相邻的显示驱动电路之间可以容易地共享传送锁定信号。

此外，显示驱动电路24可以通过使用具有与外部电源T_VDD的电平不同的电平的内部电源SD_VDD通过内部输出上拉电路输出反馈锁定信号LKL来解决可归因于其中使用异类电压的环境的兼容性问题。

如果图2的实施方式被用作显示驱动电路24，则反馈锁定信号LKL可以被理解为与图2中的LKOUT对应，并且传送锁定信号LKn可以被理解为与图2中的LKIN对应。

已经参考图2描述了输出电路32包括具有开关器件Q2和保护电路Q3的内部输出上拉电路。

在内部输出上拉电路中，开关器件Q2可以配置成基于施加到其栅极的比较单元50的比较信号的电平而被切换。保护电路Q3可以配置成通过施加到其栅极的内部电源SD_VDD来维持导通。

使用NMOS晶体管构造的保护电路Q3形成漏极开路以输出反馈锁定信号LKL。

因此，锁定信号传输线14的反馈锁定信号LKOUT可以由开关器件Q2的开关驱动。由于外部电源T_VDD已经被施加到锁定信号传输线14，时序控制器10可以接收由外部电源T_VDD驱动的反馈锁定信号LKL。

如上所述，可以通过输出电路32的操作来缓冲异类电压之间的电压差。可以确保用于共享在使用异类电压的时序控制器10和显示驱动电路24之间的锁定信号的兼容性。

因此，本公开可以通过输入电路或输出电路的上拉来缓冲时序控制器和显示驱动电路的异类电源之间的电压差，并且可以确保用于共享在其中使用异类电源的环境中的锁定信号的兼容性。