像素和包括该像素的显示装置

技术领域

本发明的实施例总体涉及包括在各种电子设备中的显示装置。

背景技术

显示装置可以包括显示面板，该显示面板包括多个像素。像素中的每个可以包括发光元件和驱动晶体管，其中，发光元件配置为发射光，驱动晶体管配置为控制从发光元件发射的光的亮度。

当在施加到驱动晶体管的信号或电压中产生噪声时，可以改变从发光元件发射的光的亮度。当从发光元件发射的光的亮度改变时，由显示面板显示的图像的明度可能不均匀。

在本背景技术部分中公开的上述信息仅仅是为了理解本发明构思的背景，并且因此，其可以包含不构成现有技术的信息。

发明内容

实施例提供一种初始化晶体管正常工作的像素。

实施例提供一种显示装置，该显示装置被配置为显示具有均匀明度的图像。

本发明构思的附加特征将在下面的描述中阐明，并且部分地将从描述中变得显而易见，或者可以通过实践本发明构思来获知。

根据一个实施例的像素可以包括：发光元件；驱动晶体管，配置为控制提供给发光元件的驱动电流；以及初始化晶体管，配置为向驱动晶体管的栅极提供第一初始化电压，并且响应于初始化栅极信号而导通。低频驱动模式的消隐周期中的第一初始化电压的电压电平可以高于高频驱动模式的消隐周期中的第一初始化电压的电压电平。

在一个实施例中，低频驱动模式的激活周期中的第一初始化电压的电压电平可以基本上等于高频驱动模式的激活周期中的第一初始化电压的电压电平。

在一个实施例中，低频驱动模式的消隐周期中的第一初始化电压的电压电平可以高于低频驱动模式的激活周期中的第一初始化电压的电压电平。

在一个实施例中，低频驱动模式的消隐周期中的第一初始化电压的电压电平与高频驱动模式的消隐周期中的第一初始化电压的电压电平之间的差可以基本上等于低频驱动模式的消隐周期中的初始化栅极信号的最大电压增加量。

在一个实施例中，低频驱动模式的消隐周期中的初始化晶体管的Vgs电压(其中，Vgs电压是栅极和源极之间的电压电平差)可以基本上等于高频驱动模式的消隐周期中的初始化晶体管的Vgs电压。

在一个实施例中，低频驱动模式的驱动频率可以小于或等于60Hz，并且高频驱动模式的驱动频率可以大于或等于120Hz。

在一个实施例中，驱动晶体管可以包括PMOS晶体管，并且初始化晶体管可以包括NMOS晶体管。

在一个实施例中，驱动晶体管可以包括多晶硅晶体管，并且初始化晶体管包括氧化物半导体晶体管。

在一个实施例中，像素还可以包括：写入晶体管，配置为向驱动晶体管的源极提供数据信号，并且响应于写入栅极信号而导通；补偿晶体管，连接在驱动晶体管的漏极和栅极之间，并且响应于补偿栅极信号而导通；第一发射控制晶体管，连接在被配置为传输第一电源电压的电源电压线和驱动晶体管的源极之间，并且响应于发射信号而截止；第二发射控制晶体管，连接在驱动晶体管的漏极和发光元件的第一电极之间，并且响应于发射信号而截止；旁路晶体管，配置为向发光元件的第一电极提供第二初始化电压，并且响应于旁路栅极信号而导通；以及存储电容器，连接在驱动晶体管的栅极和电源电压线之间。

在一个实施例中，写入晶体管、第一发射控制晶体管、第二发射控制晶体管和旁路晶体管中的每一个可以包括PMOS晶体管，并且补偿晶体管可以包括NMOS晶体管。

在一个实施例中，写入晶体管、第一发射控制晶体管、第二发射控制晶体管和旁路晶体管中的每一个可以包括多晶硅晶体管，并且补偿晶体管可以包括氧化物半导体晶体管。

在一个实施例中，像素还可以包括偏置晶体管，配置为向驱动晶体管的源极或漏极提供偏置电压，并且响应于旁路栅极信号而导通。

根据一个实施例的显示装置可以包括：显示面板，包括多个像素；栅极驱动器，配置为向像素提供初始化栅极信号；以及电源，配置为向像素提供第一初始化电压。像素中的每个可以包括：发光元件；驱动晶体管，配置为控制提供给发光元件的驱动电流；以及初始化晶体管，配置为向驱动晶体管的栅极提供第一初始化电压，并且响应于初始化栅极信号而导通。低频驱动模式的消隐周期中的第一初始化电压的电压电平可以高于高频驱动模式的消隐周期中的第一初始化电压的电压电平。

在一个实施例中，低频驱动模式的激活周期中的第一初始化电压的电压电平可以基本上等于高频驱动模式的激活周期中的第一初始化电压的电压电平。

在一个实施例中，低频驱动模式的消隐周期中的第一初始化电压的电压电平可以高于低频驱动模式的激活周期中的第一初始化电压的电压电平。

在一个实施例中，低频驱动模式的消隐周期中的第一初始化电压的电压电平与高频驱动模式的消隐周期中的第一初始化电压的电压电平之间的差可以基本上等于低频驱动模式的消隐周期中的初始化栅极信号的最大电压增加量。

在一个实施例中，低频驱动模式的消隐周期中的初始化晶体管的Vgs电压(其中，Vgs电压是栅极和源极之间的电压电平差)可以基本上等于高频驱动模式的消隐周期中的初始化晶体管的Vgs电压。

在一个实施例中，低频驱动模式的驱动频率可以小于或等于60Hz，高频驱动模式的驱动频率可以大于或等于120Hz。

在一个实施例中，显示面板可以包括主显示区域和子显示区域，并且主显示区域的每行的像素的数量可以大于子显示区域的每行的像素的数量。

在一个实施例中，子显示区域可以包括从主显示区域突出的第一子显示区域和第二子显示区域，并且在第一子显示区域和第二子显示区域之间可以形成有凹口区域。

在根据实施例的像素中，初始化晶体管可以在低频驱动模式的消隐周期中不导通，使得初始化晶体管可以正常工作。

在根据实施例的显示装置中，设置在主显示区域和子显示区域中的每一个中的像素的初始化晶体管可以在低频驱动模式的消隐周期中不导通，使得显示面板可以显示具有均匀明度的图像。

应当理解，前面的总体描述和下面的详细描述都是说明性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。

附图说明

附图示出了本发明的说明性实施例，并且与说明书一起用于解释本发明构思，其中，附图被包括以提供对本发明的进一步理解，并且并入本说明书中并构成本说明书的一部分。

通过以下结合附图的详细描述，将更加理解说明性的、非限制性的实施例。

图1是示出根据本发明构思的一个实施例的显示装置的框图。

图2是示出根据本发明构思的一个实施例的时钟信号的时序图。

图3是示出根据本发明构思的一个实施例的显示面板的平面图。

图4是示出根据本发明构思的一个实施例的像素的电路图。

图5是示出根据本发明构思的另一实施例的像素的电路图。

图6是示出根据本发明构思的一个实施例的在高频驱动模式中驱动像素的时序图。

图7是示出根据本发明构思的一个实施例的在低频驱动模式中驱动像素的时序图。

图8是示出根据比较例的在低频驱动模式的消隐周期中的显示面板的平面图。

图9是示出根据本发明构思的实施例的在低频驱动模式的消隐周期中的显示面板的平面图。

图10是示出根据本发明构思的一个实施例的包括显示装置的电子装置的框图。

具体实施方式

在以下描述中，出于解释的目的阐述了许多具体细节，以便提供对本发明的各种实施例或实现方式的透彻理解。如本文中所使用的，“实施例”和“实现方式”是可互换的词语，其是采用本文中公开的一个或多个发明构思的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些具体细节的情况下或者在具有一个或多个等同布置的情况下实践各种实施例。在其它实例中，以框图形式说明众所周知的结构和装置以避免不必要地模糊各种实施例。此外，各种实施例可以是不同的，但不必是排他性的。例如，在不背离本发明构思的情况下，可在另一实施例中使用或实施实施例的特定形状、配置和特性。

除非另有说明，否则所示实施例应理解为提供了可以在实践中实施本发明构思的一些方式的不同细节的说明性特征。因此，除非另有说明，否则各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(下文中单独或共同称为“元件”)可以在不背离本发明构思的情况下以其它方式组合、分离、互换和/或重新排列。

附图中的剖面线和/或阴影的使用通常用于阐明相邻元件之间的边界。因此，除非指定，否则剖面线或阴影的存在与否都不表达或指示对特定材料、材料特性、尺寸、比例、所示元件之间的共性和/或元件的任何其它特征、属性、特性等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大元件的尺寸和相对尺寸。当实施例可以以不同的方式实施时，具体工艺顺序可以被与所述顺序不同地执行。例如，两个连续描述的工艺可以基本上同时执行或者以与所述顺序相反的顺序执行。同样，相同的附图标记表示相同的元件。

当诸如层的元件被称为“在”另一元件或层“上”、“连接到”另一元件或层或者“联接到”另一元件或层时，其可直接在另一元件或层上、连接到另一元件或层或者联接到另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层或者“直接联接到”另一元件或层时，则不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理、电和/或流体连接。此外，D1轴、D2轴和D3轴不限于诸如x轴、y轴和y轴的直角坐标系的三个轴，并且可以以更宽泛的含义来解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示不彼此垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任何组合，诸如，例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。

尽管本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不背离本公开的教导的情况下，下面论及的第一元件可以称为第二元件。

出于描述的目的，本文中可以使用诸如“下面”、“下方”、“下”、“较低”、“上方”、“上面”、“上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并由此描述如附图中所示的一个元件与另一个(多个)元件的关系。除了附图中所描绘的取向之外，空间相对术语旨在涵盖装置在使用、操作和/或制造中的不同取向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将被定向为在其它元件或特征“上方”。因此，术语“下方”可以涵盖上方和下方的取向。此外，设备可以以其它方式取向(例如，旋转90度或在其它取向)，并且据此相应地解释本文中使用的空间相对描述语。

本文所使用的术语用于描述特定实施例的目的，并且不旨在限制。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确指示。此外，当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”指定存在所述特征、整数、步骤、操作、元件、组件和/或其组，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组。还应注意，如本文所使用的，术语“基本上”、“约”和其它类似术语被用作近似的术语而不是用作程度的术语，并且因此被用于解释本领域普通技术人员将认识到的测量、计算和/或提供的值中的固有偏差。

本文参考剖面图和/或分解图描述了各种实施例，该剖面图和/或分解图是理想化的实施例和/或中间结构的示意图。因此，将预料到例如由于制造技术和/或公差而导致的图示形状的变化。因此，在本文中公开的实施例不应被必然解释为限于特定示出的区域的形状，而是包括例如由制造导致的形状上的偏差。以这种方式，附图中所示的区域本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且因此，不必是旨在进行限制的。

如本领域中的惯例，在附图中根据功能块、单元和/或模块来描述和示出一些实施例。本领域的技术人员将了解，这些块、单元和/或模块由可使用基于半导体的装配技巧或其它制造技术来形成的、诸如逻辑电路、离散组件、微处理器、硬接线电路、存储器元件、接线连接等的电子(或光学)电路物理地实施。在块、单元和/或模块由微处理器或其它类似硬件实现的情况下，可以使用软件(例如，微代码)对它们进行编程和控制以执行本文中所讨论的各种功能，并且可以可选地由固件和/或软件驱动。还可以设想，每个块、单元和/或模块可以由专用硬件实现，或者实现为执行某些功能的专用硬件和执行其它功能的处理器(例如，一个或多个编程微处理器和相关电路)的组合。而且，在不背离本发明构思的范围的情况下，一些实施例的每个块、单元和/或模块可以物理地分成两个或更多个交互且离散的块、单元和/或模块。此外，在不背离本发明构思的范围的情况下，一些实施例的块、单元和/或模块可以物理地组合为更复杂的块、单元和/或模块。

除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员的通常理解相同的含义。术语(诸如在常用词典中定义的术语)应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不应当被解释为理想化或过于形式化的含义，除非在本文中明确地如此定义。

在下文中，将参考附图更详细地描述根据本发明构思的实施例的显示装置和像素。在附图中，相同的元件将使用相同或相似的附图标记。

图1是示出根据本发明构思的一个实施例的显示装置100的框图。

参考图1，显示装置100可以包括显示面板110、栅极驱动器120、数据驱动器130、发射驱动器140、电源150和时序控制器160。

显示面板110可以包括多个像素PX。显示面板110可以从栅极驱动器120接收栅极信号GW、GC、GI和GB，从数据驱动器130接收数据信号DS，从发射驱动器140接收发射信号EM，并且从电源150接收电压VINT1、VINT2、ELVDD、ELVSS和VEH。像素PX中的每个可以基于栅极信号GW、GC、GI和GB、数据信号DS、发射信号EM以及电压VINT1、VINT2、ELVDD、ELVSS和VEH发光。

显示面板110可以通过能够改变刷新率的可变刷新率(VRR)方案来显示图像。刷新率可以表示在一秒内显示来自显示面板110的图像的频率。根据一个实施例，显示面板110可以以从1Hz到120Hz的各种刷新率显示图像。根据另一实施例，显示面板110甚至可以以大于120Hz(例如，240Hz、480Hz等)的刷新率显示图像。

可以根据刷新率以高频驱动模式和低频驱动模式驱动显示面板110。根据一个实施例，高频驱动模式的驱动频率可以大于或等于120Hz，低频驱动模式的驱动频率可以小于或等于60Hz。

栅极驱动器120可以从时序控制器160接收栅极控制信号GCS和时钟信号CLK。栅极驱动器120可以基于栅极控制信号GCS和时钟信号CLK产生栅极信号GW、GC、GI和GB。栅极驱动器120可以向像素PX提供栅极信号GW、GC、GI和GB。栅极信号GW、GC、GI和GB可以包括写入栅极信号GW、补偿栅极信号GC、初始化栅极信号GI和旁路栅极信号GB。

数据驱动器130可以从时序控制器160接收数据控制信号DCS和输出图像数据ID2。数据驱动器130可以基于数据控制信号DCS和输出图像数据ID2生成数据信号DS。数据驱动器130可以向像素PX提供数据信号DS。

发射驱动器140可以从时序控制器160接收发射控制信号ECS和时钟信号CLK。发射驱动器140可以基于发射控制信号ECS和时钟信号CLK产生发射信号EM。发射驱动器140可以向像素PX提供发射信号EM。

电源150可以从时序控制器160接收功率控制信号PCS。电源150可以向像素PX提供电压VINT1、VINT2、ELVDD、ELVSS和VEH。电压VINT1、VINT2、ELVDD、ELVSS和VEH可以包括第一初始化电压VINT1、第二初始化电压VINT2、第一电源电压ELVDD、第二电源电压ELVSS和偏置电压VEH。根据一个实施例，电源150可以基于功率控制信号PCS来提高或降低第一初始化电压VINT1的电压电平。

时序控制器160可以从外部主处理器(例如，图形处理单元(GPU)或图形卡)接收输入图像数据ID1和控制信号CS。时序控制器160可以基于输入图像数据ID1和控制信号CS产生栅极控制信号GCS、数据控制信号DCS、发射控制信号ECS、功率控制信号PCS、时钟信号CLK和输出图像数据ID2。

图2是示出根据本发明构思的一个实施例的时钟信号CLK的时序图。

参考图2，时钟信号CLK可以包括具有预定周期PP的脉冲PS。当显示面板110的刷新率减小时，脉冲PS的宽度PW和/或周期PP可以增加。

根据一个实施例，低频驱动模式中的时钟信号CLK的脉冲PS的周期PP可以大于高频驱动模式中的时钟信号CLK的脉冲PS的周期PP。例如，高频驱动模式中的时钟信号CLK的脉冲PS的周期PP可以是4个水平时间(H)，并且低频驱动模式中的时钟信号CLK的脉冲PS的周期PP可以是240H。由于在低频驱动模式中时钟信号CLK的脉冲PS的宽度PW和/或周期PP增加，显示装置100的功耗可以降低。

图3是示出根据本发明构思的一个实施例的显示面板110的平面图。

参考图3，显示面板110可以包括显示区域DA和外围区域PA。像素PX可以设置在显示区域DA中。因此，显示区域DA可以显示图像。

外围区域PA可围绕显示区域DA的至少一部分。外围区域PA可以是不显示图像的非显示区域。根据一个实施例，栅极驱动器120和发射驱动器140可以设置在外围区域PA中。根据另一实施例，数据驱动器130可另外设置在外围区域PA中。

显示区域DA可以包括主显示区域MDA和子显示区域SDA。子显示区域SDA可以从主显示区域MDA突出。例如，子显示区域SDA可以在第一方向DR1上从主显示区域MDA突出。

子显示区域SDA可以包括第一子显示区域SDA1和第二子显示区域SDA2。第二子显示区域SDA2可在与第一方向DR1相交的第二方向DR2上与第一子显示区域SDA1间隔开。在第一子显示区域SDA1和第二子显示区域SDA2之间可以形成凹口区域NA。凹口区域NA可以包括在外围区域PA中。

主显示区域MDA的每行的像素PX的数量可以大于子显示区域SDA的每行的像素PX的数量。根据一个实施例，主显示区域MDA的在第二方向DR2上延伸的每行的像素PX的数量可以大于子显示区域SDA的在第二方向DR2上延伸的每行的像素PX的数量。

被配置为将第一初始化电压VINT1传输到像素PX的多个第一初始化电压线IVL1和IVL2可以设置在显示面板110中。第一初始化电压线IVL1和IVL2中的每一个可在第二方向DR2上延伸，并且第一初始化电压线IVL1和IVL2可以分别连接至位于与第一初始化电压线IVL1和IVL2对应的像素行中的像素PX。

因为主显示区域MDA中的每行的像素PX的数量大于子显示区域SDA中的每行的像素PX的数量，所以设置在主显示区域MDA中的第一初始化电压线IVL1的像素负载可以大于设置在子显示区域SDA中的第一初始化电压线IVL2的像素负载。因此，在主显示区域MDA的第一初始化电压VINT1中可能出现电压降，并且主显示区域MDA的第一初始化电压VINT1的幅值可能小于子显示区域SDA的第一初始化电压VINT1的幅值。例如，在高频驱动模式中，不发生电压降的子显示区域SDA的第一初始化电压VINT1可以是约-4.5V，并且发生电压降的主显示区域MDA的第一初始化电压VINT1可以是约-4.0V。

图4是示出根据本发明构思的一个实施例的像素PX的电路图。

参考图4，像素PX可以包括发光元件LE、多个晶体管T1、T2、T3、T4、T5、T6、T7和T8以及存储电容器CST。

发光元件LE可以连接在第四节点N4和被配置为传输第二电源电压ELVSS的第二电源电压线之间。发光元件LE的第一电极可以连接到第四节点N4，并且发光元件LE的第二电极可以接收第二电源电压ELVSS。根据一个实施例，发光元件LE的第一电极和第二电极可以分别是阳极电极和阴极电极。发光元件LE可以基于驱动电流DC发光。

根据一个实施例，发光元件LE可以是有机发光二极管(OLED)。根据另一实施例，发光元件LE可以是无机发光二极管或量子点发光二极管。

晶体管T1、T2、T3、T4、T5、T6、T7和T8可以包括驱动晶体管T1、写入晶体管T2、补偿晶体管T3、初始化晶体管T4、第一发射控制晶体管T5、第二发射控制晶体管T6、旁路晶体管T7和偏置晶体管T8。

驱动晶体管T1可以连接在第一节点N1和第二节点N2之间，并且可以基于第三节点N3的电压来控制提供给发光元件LE的驱动电流DC。驱动晶体管T1的源极可以连接到第一节点N1，驱动晶体管T1的漏极可以连接到第二节点N2，并且驱动晶体管T1的栅极可以连接到第三节点N3。

驱动晶体管T1可以控制从第一电源电压线流出的驱动电流DC的电流量，第一电源电压线被配置为将第一电源电压ELVDD经由发光元件LE传输到第二电源电压线。因此，第一电源电压ELVDD的电压电平可以高于第二电源电压ELVSS的电压电平。

写入晶体管T2可以连接在被配置为传输数据信号DS的数据线和第一节点N1之间，并且响应于写入栅极信号GW而导通。写入晶体管T2的源极可以接收数据信号DS，写入晶体管T2的漏极可以连接到第一节点N1，并且写入晶体管T2的栅极可以接收写入栅极信号GW。写入晶体管T2可以在写入栅极信号GW被提供时导通，以便将数据信号DS传输到第一节点N1。

补偿晶体管T3可以连接在第二节点N2和第三节点N3之间，并且响应于补偿栅极信号GC而导通。补偿晶体管T3的源极可以连接到第二节点N2，补偿晶体管T3的漏极可以连接到第三节点N3，并且补偿晶体管T3的栅极可以接收补偿栅极信号GC。补偿晶体管T3可以在补偿栅极信号GC被提供时导通，以便二极管连接驱动晶体管T1。因此，可以将补偿了驱动晶体管T1的阈值电压的数据信号DS传输到第三节点N3。

初始化晶体管T4可以连接在被配置为传输第一初始化电压VINT1的第一初始化电压线IVL1和IVL2与第三节点N3之间，并且响应于初始化栅极信号GI而导通。初始化晶体管T4的源极可以接收第一初始化电压VINT1，初始化晶体管T4的漏极可以连接到第三节点N3，并且初始化晶体管T4的栅极可以接收初始化栅极信号GI。初始化晶体管T4可以在初始化栅极信号GI被提供时导通，以便将第一初始化电压VINT1传输到第三节点N3。当第一初始化电压VINT1被传输到第三节点N3时，可以初始化驱动晶体管T1的栅极。

第一发射控制晶体管T5可以连接在第一电源电压线和第一节点N1之间，并且响应于发射信号EM而截止。第一发射控制晶体管T5的源极可以接收第一电源电压ELVDD，第一发射控制晶体管T5的漏极可以连接到第一节点N1，并且第一发射控制晶体管T5的栅极可以接收发射信号EM。

第二发射控制晶体管T6可以连接在第二节点N2和第四节点N4之间，并且响应于发射信号EM而截止。第二发射控制晶体管T6的源极可以连接到第二节点N2，第二发射控制晶体管T6的漏极可以连接到第四节点N4，并且第二发射控制晶体管T6的栅极可以接收发射信号EM。第一发射控制晶体管T5和第二发射控制晶体管T6可以响应于发射信号EM而截止，并且在停止供应发射信号EM时导通。

旁路晶体管T7可以连接在被配置为传输第二初始化电压VINT2的第二初始化电压线和第四节点N4之间，并且响应于旁路栅极信号GB而导通。旁路晶体管T7的源极可以接收第二初始化电压VINT2，旁路晶体管T7的漏极可以连接到第四节点N4，并且旁路晶体管T7的栅极可以接收旁路栅极信号GB。

旁路晶体管T7可以在旁路栅极信号GB被提供时导通，以将第二初始化电压VINT2传输到发光元件LE的第一电极。当第二初始化电压VINT2被传输到发光元件LE的第一电极时，发光元件LE的寄生电容器可以放电。由于充入寄生电容器中的剩余电压被放电，可以防止无意中造成发光元件LE的微弱发光。

偏置晶体管T8可以连接在被配置为传输偏置电压VEH的偏置电压线与第一节点N1之间，并且响应于旁路栅极信号GB而导通。偏置晶体管T8的源极可以接收偏置电压VEH，偏置晶体管T8的漏极可以连接到第一节点N1，并且偏置晶体管T8的栅极可以接收旁路栅极信号GB。

偏置晶体管T8可以在旁路栅极信号GB被提供时导通，以将偏置电压VEH传输到驱动晶体管T1的源极。当偏置电压VEH被施加到驱动晶体管T1的源极时，驱动晶体管T1可以被导通偏置，并且可以补偿驱动晶体管T1的滞后。

根据一个实施例，驱动晶体管T1、写入晶体管T2、第一发射控制晶体管T5、第二发射控制晶体管T6、旁路晶体管T7和偏置晶体管T8中的每一个可以是PMOS晶体管，并且补偿晶体管T3和初始化晶体管T4中的每一个可以是NMOS晶体管。因此，导通驱动晶体管T1、写入晶体管T2、第一发射控制晶体管T5、第二发射控制晶体管T6、旁路晶体管T7和偏置晶体管T8的栅极导通电压可以是逻辑低电压，并且导通补偿晶体管T3和初始化晶体管T4的栅极导通电压可以是逻辑高电压。

根据一个实施例，驱动晶体管T1、写入晶体管T2、第一发射控制晶体管T5、第二发射控制晶体管T6、旁路晶体管T7和偏置晶体管T8中的每一个可以是多晶硅晶体管，并且补偿晶体管T3和初始化晶体管T4中的每一个可以是氧化物半导体晶体管。换言之，驱动晶体管T1、写入晶体管T2、第一发射控制晶体管T5、第二发射控制晶体管T6、旁路晶体管T7和偏置晶体管T8中的每一个可以包括由多晶硅形成的有源层，并且补偿晶体管T3和初始化晶体管T4中的每一个可以包括由氧化物半导体形成的有源层。

存储电容器CST可以连接在第三节点N3和第一电源电压线之间。存储电容器CST的第一电极可以连接到第三节点N3，并且存储电容器CST的第二电极可以接收第一电源电压ELVDD。

图5是示出根据本发明构思的另一实施例的像素PX的电路图。

参考图5，像素PX可以包括发光元件LE、多个晶体管T1、T2、T3、T4、T5、T6、T7和T8以及存储电容器CST。除了偏置晶体管T8的连接之外，将要参考图5进行描述的像素PX可以与参考图4所描述的像素PX基本相同。因此，将省略对组件的冗余描述。

偏置晶体管T8可以连接在被配置为传输偏置电压VEH的偏置电压线与第二节点N2之间，并且响应于旁路栅极信号GB而导通。偏置晶体管T8的源极可以接收偏置电压VEH，偏置晶体管T8的漏极可以连接到第二节点N2，并且偏置晶体管T8的栅极可以接收旁路栅极信号GB。

偏置晶体管T8可以在旁路栅极信号GB被提供时导通，以将偏置电压VEH传输到驱动晶体管T1的漏极。当偏置电压VEH被施加到驱动晶体管T1的漏极时，驱动晶体管T1可以被导通偏置，并且可以补偿驱动晶体管T1的滞后。

图6是示出根据本发明构思的一个实施例的在高频驱动模式HFD中驱动像素PX的时序图。

参考图4、图5和图6，帧周期FP可以包括激活周期AP和至少一个消隐周期BP。

像素PX可以在激活周期AP中接收被配置为显示图像的信号。激活周期AP可以包括截止偏置周期P1、初始化周期P2、补偿和写入周期P3、旁路周期P4和第一发射周期P5。

首先，可以将发射信号EM施加到像素PX。当施加发射信号EM时，第一发射控制晶体管T5和第二发射控制晶体管T6可以截止。当第一发射控制晶体管T5和第二发射控制晶体管T6截止时，可以停止向发光元件LE供应驱动电流DC。

接下来，可以在截止偏置周期P1中将补偿栅极信号GC和旁路栅极信号GB施加到像素PX。当施加补偿栅极信号GC时，补偿晶体管T3可以导通，并且当施加旁路栅极信号GB时，旁路晶体管T7和偏置晶体管T8可以导通。当补偿晶体管T3和偏置晶体管T8导通时，偏置电压VEH可被施加到驱动晶体管T1的栅极，并且驱动晶体管T1可以截止偏置。当旁路晶体管T7导通时，第二初始化电压VINT2可被提供给发光元件LE的第一电极，并且发光元件LE的寄生电容器的电压可被放电。

接着，可以在初始化周期P2中将初始化栅极信号GI施加到像素PX。当施加初始化栅极信号GI时，初始化晶体管T4可以导通。当初始化晶体管T4导通时，第一初始化电压VINT1可被施加到驱动晶体管T1的栅极，并且驱动晶体管T1的栅极可被初始化。

例如，使初始化晶体管T4截止的初始化栅极信号GI的逻辑低电压VGL的电压电平可以是约-8V，并且使初始化晶体管T4导通的初始化栅极信号GI的逻辑高电压VGH的电压电平可以是约6.5V。

接着，可以在补偿和写入周期P3中将补偿栅极信号GC和写入栅极信号GW施加到像素PX。当施加补偿栅极信号GC时，补偿晶体管T3可以导通，并且当施加写入栅极信号GW时，写入晶体管T2可以导通。当补偿晶体管T3和写入晶体管T2导通时，可以将补偿了驱动晶体管T1的阈值电压的数据信号DS提供给驱动晶体管T1的栅极。

接着，可以在旁路周期P4中将旁路栅极信号GB施加到像素PX。当施加旁路栅极信号GB时，旁路晶体管T7和偏置晶体管T8可以导通。当旁路晶体管T7导通时，第二初始化电压VINT2可被提供给发光元件LE的第一电极，并且发光元件LE的寄生电容器的电压可被放电。当偏置晶体管T8导通时，偏置电压VEH可被施加到驱动晶体管T1的源极或漏极，并且驱动晶体管T1可被导通偏置。

接着，可以在第一发射周期P5中停止向像素PX供应发射信号EM。当停止供应发射信号EM时，第一发射控制晶体管T5和第二发射控制晶体管T6可以导通。当第一发射控制晶体管T5和第二发射控制晶体管T6导通时，可以将基于数据信号DS产生的驱动电流DC提供给发光元件LE，并且发光元件LE可以发射具有与驱动电流DC相对应的亮度的光。

像素PX可以在消隐周期BP中接收被配置为维持在激活周期AP中显示的图像的亮度的信号。消隐周期BP可以包括导通偏置周期P6和第二发射周期P7。

首先，可以将发射信号EM施加到像素PX。当施加发射信号EM时，第一发射控制晶体管T5和第二发射控制晶体管T6可以截止。当第一发射控制晶体管T5和第二发射控制晶体管T6截止时，可以停止向发光元件LE供应驱动电流DC。

接着，可以在导通偏置周期P6中将旁路栅极信号GB施加到像素PX。当施加旁路栅极信号GB时，旁路晶体管T7和偏置晶体管T8可以导通。当旁路晶体管T7导通时，第二初始化电压VINT2可被提供给发光元件LE的第一电极，并且发光元件LE的寄生电容器的电压可被放电。当偏置晶体管T8导通时，偏置电压VEH可被施加到驱动晶体管T1的源极或漏极，并且驱动晶体管T1可被导通偏置。

接着，可以在第二发射周期P7中停止向像素PX供应发射信号EM。当停止供应发射信号EM时，第一发射控制晶体管T5和第二发射控制晶体管T6可以导通。当第一发射控制晶体管T5和第二发射控制晶体管T6导通时，发光元件LE可以基于在激活周期AP中提供的数据信号DS而发光。

图7是示出根据本发明构思的一个实施例的在低频驱动模式LFD中驱动像素PX的时序图。

根据将参考图7描述的在低频驱动模式LFD中对像素PX的驱动，将省略与参考图6描述的在高频驱动模式HFD中驱动像素PX的组件基本相同或相似的组件的描述。

参考图4、图5、图6和图7，初始化栅极信号GI的电压电平在高频驱动模式HFD的消隐周期BP中可以是恒定的，并且初始化栅极信号GI的电压电平在低频驱动模式LFD的消隐周期BP中可以周期性地改变。根据一个实施例，低频驱动模式LFD的消隐周期BP中的初始化栅极信号GI可以重复执行从逻辑低电压VGL的电压电平指数增加和下降到逻辑低电压VGL的电压电平的模式。例如，低频驱动模式LFD的消隐周期BP中的初始化栅极信号GI的最大电压增加量MVI可以是约1.0V。

在消隐周期BP中的初始化栅极信号GI可以通过时钟信号CLK的脉冲PS来维持恒定的电压电平。因为时钟信号CLK的脉冲PS的周期PP在高频驱动模式HFD的消隐周期BP中小，所以初始化栅极信号GI的电压电平可以不增加，而因为时钟信号CLK的脉冲PS的周期PP在低频驱动模式LFD的消隐周期BP中大，所以初始化栅极信号GI的电压电平可以周期性地增加。

当初始化栅极信号GI的电压电平在低频驱动模式LFD的消隐周期BP中增加时，可以增加初始化晶体管T4的栅极的电压电平，从而可以增加初始化晶体管T4的Vgs电压(栅极和源极之间的电压电平差)。具体地，因为在向设置在子显示区域SDA中的像素PX提供的第一初始化电压VINT1中没有出现电压降，所以当初始化栅极信号GI的电压电平在低频驱动模式LFD的消隐周期BP中增加时，可以进一步增加设置在子显示区域SDA中的像素PX的初始化晶体管T4的Vgs电压。当初始化晶体管T4的Vgs电压增加时，初始化晶体管T4可以被导通，以便在消隐周期BP中将第一初始化电压VINT1施加到驱动晶体管T1的栅极，从而可以增加从像素PX发射的光的明度。具体地，当从设置在子显示区域SDA中的像素PX发出的光的明度增加时，显示在子显示区域SDA中的图像的明度可以大于显示在主显示区域MDA中的图像的明度。

为了防止初始化晶体管T4在低频驱动模式LFD的消隐周期BP中导通，低频驱动模式LFD的消隐周期BP中的第一初始化电压VINT1的第二电压电平VL2可以高于高频驱动模式HFD的消隐周期BP中的第一初始化电压VINT1的第一电压电平VL1。例如，低频驱动模式LFD的消隐周期BP中的第一初始化电压VINT1的第二电压电平VL2可以是约-3.5V，并且高频驱动模式HFD的消隐周期BP中的第一初始化电压VINT1的第一电压电平VL1可以是约-4.5V。

根据一个实施例，低频驱动模式LFD的消隐周期BP中的第一初始化电压VINT1的第二电压电平VL2与高频驱动模式HFD的消隐周期BP中的第一初始化电压VINT1的第一电压电平VL1之间的差VLD可以基本上等于低频驱动模式LFD的消隐周期BP中的初始化栅极信号GI的最大电压增加量MVI。根据上述实施例，因为在低频驱动模式LFD的消隐周期BP中的初始化晶体管T4的源极的电压电平的增加量(即，上述差VLD)基本上等于初始化晶体管T4的栅极的电压电平的增加量(即，上述最大电压增加量MVI)，所以在低频驱动模式LFD的消隐周期BP中的第一时间点TP1处的初始化晶体管T4的Vgs电压可以基本上等于在高频驱动模式HFD的消隐周期BP中的第一时间点TP1处的初始化晶体管T4的Vgs电压。

即使在低频驱动模式LFD的消隐周期BP中，初始化晶体管T4的栅极的电压电平随着初始化栅极信号GI的电压电平增加而增加时，因为初始化晶体管T4的源极的电压电平随着第一初始化电压VINT1的电压电平增加而增加，所以初始化晶体管T4的Vgs电压可以不增加。具体地，即使在向设置在子显示区域SDA中的像素PX提供的第一初始化电压VINT1中没有出现电压降时，因为第一初始化电压VINT1的电压电平在低频驱动模式LFD的消隐周期BP中增加，所以设置在子显示区域SDA中的像素PX的初始化晶体管T4的Vgs电压可以不增加。因此，从设置在子显示区域SDA中的像素PX发出的光的明度可以基本上等于显示在主显示区域MDA中的图像的明度。

低频驱动模式LFD的激活周期AP中的第一初始化电压VINT1的第一电压电平VL1可以基本上等于高频驱动模式HFD的激活周期AP中的第一初始化电压VINT1的第一电压电平VL1。例如，低频驱动模式LFD的激活周期AP中的第一初始化电压VINT1的第一电压电平VL1可以是约-4.5V，并且高频驱动模式HFD的激活周期AP中的第一初始化电压VINT1的第一电压电平VL1可以是约-4.5V。因此，初始化晶体管T4可以在低频驱动模式LFD的激活周期AP的初始化周期P2中正常导通，从而可以正常地初始化驱动晶体管T1的栅极。

低频驱动模式LFD的消隐周期BP中的第一初始化电压VINT1的第二电压电平VL2可以高于低频驱动模式LFD的激活周期AP中的第一初始化电压VINT1的第一电压电平VL1。例如，低频驱动模式LFD的消隐周期BP中的第一初始化电压VINT1的第二电压电平VL2可以是约-3.5V，并且低频驱动模式LFD的激活周期AP中的第一初始化电压VINT1的第一电压电平VL1可以是约-4.5V。根据一个实施例，当在低频驱动模式LFD中从激活周期AP切换到消隐周期BP时，第一初始化电压VINT1可以从第一电压电平VL1增加到第二电压电平VL2。

【表1】

【表2】

表1示出了根据比较例的在消隐周期BP中的第一时间点TP1处的像素的初始化晶体管的Vgs电压。表2示出了根据本发明构思的实施例的在消隐周期BP中的第一时间点TP1处的像素的初始化晶体管的Vgs电压。图8是示出根据比较例的低频驱动模式LFD的消隐周期BP中的显示面板的平面图。图9是示出根据本发明构思的实施例的低频驱动模式LFD的消隐周期BP中的显示面板的平面图。

参考表1、表2、图8和图9，根据比较例和实施例，子显示区域SDA和主显示区域MDA中的每一个的像素的初始化晶体管的Vgs电压的电压电平在高频驱动模式的消隐周期中可以相对低。因此，根据比较例和实施例，子显示区域SDA和主显示区域MDA中的每一个的像素的初始化晶体管可以在高频驱动模式的消隐周期中正常地截止。

根据比较例，在低频驱动模式的消隐周期中，因为初始化栅极信号的电压电平增加，子显示区域SDA和主显示区域MDA中的每一个的像素的初始化晶体管的Vgs电压的电压电平可以相对高。具体地，因为子显示区域SDA的第一初始化电压不发生电压降，所以子显示区域SDA的像素的初始化晶体管的Vgs电压的电压电平在低频驱动模式的消隐周期中可以较高。因此，根据比较例，子显示区域SDA的像素的初始化晶体管可能在低频驱动模式的消隐周期中异常导通。因此，根据比较例，在低频驱动模式的消隐周期中，显示在子显示区域SDA中的图像的明度可以大于显示在主显示区域MDA中的图像的明度。

根据实施例，因为第一初始化电压的电压电平增加，子显示区域SDA和主显示区域MDA中的每一个的像素的初始化晶体管的Vgs电压的电压电平可以在低频驱动模式的消隐周期中相对低。因此，根据实施例，子显示区域SDA和主显示区域MDA中的每一个的像素的初始化晶体管可以在低频驱动模式的消隐周期中正常地截止。因此，根据实施例，在低频驱动模式的消隐周期中，显示在子显示区域SDA中的图像的明度可以基本上等于显示在主显示区域MDA中的图像的明度。

图10是示出根据本发明构思的一个实施例的包括显示装置1160的电子装置1100的框图。

参考图10，电子装置1100可以包括处理器1110、存储器装置1120、存储装置1130、输入/输出(I/O)装置1140以及显示装置1160。电子装置1100还可以包括能够与视频卡、声卡、存储卡、USB装置等通信或与其它系统通信的各种端口。

处理器1110可以执行特定的计算或任务。根据一个实施例，处理器1110可以是微处理器、中央处理单元等。处理器1110可以通过地址总线、控制总线、数据总线等连接到其它组件。根据一个实施例，处理器1110还可以连接到诸如外围组件互连(PCI)总线的扩展总线。

存储器装置1120可以存储用于电子装置1100的操作的数据。例如，存储器装置1120可以包括诸如可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁性随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)的非易失性存储器装置和/或诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和移动DRAM的易失性存储器装置。

存储装置1130可以包括固态驱动器(SDD)、硬盘驱动器(HDD)、CD-ROM等。I/O装置1140可以包括诸如键盘、小键盘、触摸板、触摸屏和鼠标的输入装置，以及诸如扬声器和打印机的输出装置。显示装置1160可通过总线或其它通信链路连接到其它组件。

根据包括在显示装置1160中的像素，初始化晶体管可以在低频驱动模式的消隐周期中不导通，使得初始化晶体管可以正常操作。另外，根据显示装置1160，设置在主显示区域和子显示区域中的每一个中的像素的初始化晶体管可以在低频驱动模式的消隐周期中不导通，使得显示面板可以显示具有均匀明度的图像。

尽管在本文中已经描述了特定实施例和实现方式，但是根据本说明书，其它实施例和修改将是显而易见的。因此，本发明构思不限于这样的实施例，而是限于所附权利要求以及本领域普通技术人员显而易见的各种明显的修改和等效布置的更宽泛的范围。