显示设备及其驱动方法

技术领域

本申请涉及显示技术领域，尤其涉及一种显示设备及其驱动方法。

背景技术

随着显示技术的快速发展以及消费者要求的日益增高，显示器的刷新率越来越高，目前主流的高刷显示分辨率以120Hz、144Hz、165Hz、240Hz为主，但是高刷的显示器对于显示驱动有更高的要求，须使用对应高刷新率的芯片，相应的生产成本也会增加。

由于高刷显示器昂贵的价格，目前例如办公、家用等对刷新率要求不高的使用场景仍然采用常规的刷新率（48HZ以及60Hz）显示器。因此，如何在不升级硬件的前提下，提高显示器的刷新率，实现高刷应用，是行业内需要解决的一项难题。

发明内容

本申请的目的是提供一种显示设备及其驱动方法，可以在不升级硬件的前提下，提高显示设备的刷新率。

本申请公开了一种显示设备，所述显示设备包括显示面板以及用于驱动所述显示面板的驱动电路，所述驱动电路包括接收模块和驱动模块，所述接收模块用于接收设定刷新率为F的设定信号，所述驱动模块与所述接收模块连接，用于驱动所述显示面板中的数据线和扫描线；当（H×V×F）/N>T1时，所述驱动模块以H’作为总的所述扫描线行数驱动所述显示面板，以V’作为总的所述数据线列数驱动所述显示面板，所述的H’×V’＜H×V，且T1’=（H’×V’×F）/N≤T1；所述的H×V满足H×V＜T×N/F，所述F≥48hz；

其中，H为所述显示面板中扫描线数量的总数，等于所述显示面板中有效区的扫描线数量和所述显示面板中空白区的扫描线数量之和；V为所述显示面板中数据线数量的总数，等于所述显示面板中有效区的数据线数量和所述显示面板中空白区的数据线数量之和；T1为所述驱动电路中输入信号的时钟频率，N为显示信号通道数。

可选的，当（H×V×F）/N>T1时，所述驱动模块同时减少所述空白区中扫描线的驱动数量和所述空白区中数据线的驱动数量。

可选的，当所述设定刷新率F变化时，所述驱动模块自动调节所述空白区中的扫描线的驱动数量和所述空白区中数据线的驱动数量。

可选的，当所述设定刷新率F变小时，所述驱动模块提高所述空白区中扫描线的驱动数量和/或所述空白区中数据线的驱动数量；其中，H×V×F的值保持不变。

可选的，1940≤H’＜3000，1090≤V’＜2465。

可选的，所述驱动电路包括连接器和时序控制芯片，所述连接器通过多条输入信号走线与所述时序控制芯片连接，为所述时序控制芯片提供低压差分信号，T1为所述低压差分信号的时钟频率；相邻两条所述输入信号走线之间的间距大于等于两倍所述输入信号走线的宽度。

可选的，所述时序控制芯片包括色深减弱模块和灰阶增强模块，所述色深减弱模块接收所述低压差分信号，降低所述低压差分信号显示的色深，所述灰阶增强模块与所述色深减弱模块连接，提供感应灰阶以补偿因所述色深减弱模块降低的色深。

可选的，所述的H×V除了满足H×V＜T×N/F外，还满足H×V＜T2×2N/（F×M）；其中，T2为所述时序控制芯片输出的微型低压差分信号的时钟频率，M为所述时序控制芯片对所述微型低压差分信号处理后的色深。

本申请还公开了一种显示设备，所述显示设备包括显示面板以及用于驱动所述显示面板的驱动电路，所述驱动电路包括时序控制芯片，所述时序控制芯片接收低压差分信号，输出微型低压差分信号，所述驱动电路包括接收模块和驱动模块，所述接收模块用于接收设定刷新率为F的设定信号，所述驱动模块与所述接收模块连接，用于驱动所述显示面板中的数据线和扫描线；所述显示面板包括有效区和空白区，所述有效区和所述空白区都包括多条数据线和多条扫描线；其中，F包括48HZ、60HZ，75HZ，90HZ或100HZ，所述空白区中的扫描线数量为20-1080，所述空白区中的数据线数量为10-1380。

本申请还公开了一种显示设备的驱动方法，用于驱动如上所述的显示设备，包括步骤：

接收设定刷新率的设定信号；

检测公式（H×V×F）/N的结果是否大于输入信号的时钟频率；以及

当公式（H×V×F）/N的结果大于输入信号的时钟频率时，驱动显示面板中所有的数据线和所有的扫描线；当公式（H×V×F）/N的结果小于输入信号的时钟频率时，减少驱动显示面板中的数据线和/或扫描线；

其中，H为所述显示面板中扫描线数量的总数，等于有效区中扫描线数量和空白区中扫描线数量之和；V为所述显示面板中数据线数量的总数，等于有效区中数据线数量和空白区中数据线数量之和；F为设定刷新率的大小，N为显示信号通道数。

相对于目前通过提升显示设备硬件水平来提高显示设备刷新率的方案来说，本申请在不改变显示设备硬件的前提下，当显示设备需要显示高刷新率画面时，若对应输入信号的时钟频率超出驱动电路的接收范围，则显示设备中的驱动模块会通过减小显示面板中总的数据线和/或总的扫描线的驱动数量来降低输入信号的时钟频率，使得输入信号的时钟频率在驱动电路能够接收的范围内，进而实现高刷新率画面显示；由于这一过程只是改变显示面板中数据线、扫描线的驱动数量，不需要对显示驱动方面的芯片硬件进行升级，因此不会增加成本，从而使得低配置显示驱动硬件达到与高配置显示驱动硬件相同的高刷新率显示效果，进而能够减小产品的成本，提高产品的市场竞争力。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请实施例提供的一种显示设备的示意图；

图2是本申请实施例中一实施方式提供的驱动电路的示意图；

图3是本申请实施例中一实施方式提供的另一种驱动电路的示意图；

图4是本申请实施例提供的一种驱动电路的局部示意图；

图5是本申请实施例提供的一种显示设备的驱动方法的流程图。

其中，10、显示设备；100、显示面板；110、有效区；120、空白区；130、数据线、140、扫描线；200、驱动电路；210、接收模块；220、驱动模块；230、连接器；231、输入信号走线；240、时序控制芯片；241、色深减弱模块；242、灰阶增强模块；243、选择模块；250、伽马模块；260、数据驱动芯片；270、第一寄存器；280、第二寄存器；290、扫描驱动芯片。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

下面参考附图和可选的实施例对本申请作详细说明。

如图1所示，图1是本申请实施例提供的一种显示设备的示意图，作为本申请实施例提供的显示设备10，所述显示设备10包括显示面板100以及用于驱动所述显示面板100的驱动电路200，所述驱动电路200包括连接器230、时序控制芯片240、数据驱动芯片260和扫描驱动芯片290，所述时序控制芯片240上设有信号输入接口和信号输出接口，所述连接器230通过输入信号线与所述信号输入接口连接，向时序控制芯片240提供低压差分信号（Low-Voltage Differential Signaling，LVDS），所述时序控制芯片240通过信号输出接口向所述数据驱动芯片260提供微型低压差分信号(mini Low Voltage DifferentialSignaling,Mini-LVDS)，所述数据驱动芯片260和扫描驱动芯片290与显示面板100连接。

所述驱动电路200还包括接收模块210和驱动模块220，所述接收模块210设置在所述连接器230中，或者作为独立的结构位于所述连接器230和时序控制芯片240外，所述驱动模块220位于所述时序控制芯片240中。所述接收模块210用于接收设定刷新率为F的设定信号，所述设定刷新率指令由用户通过显示界面或遥控器调控；所述驱动模块220与所述接收模块210连接，用于驱动所述显示面板100中的数据线130和扫描线140。

当（H×V×F）/N>T1时，所述驱动模块220以H’作为总的所述扫描线140行数驱动所述显示面板100，以V’作为总的所述数据线130列数驱动所述显示面板100，其中，H’表示的是部分扫描线140，V’表示的是部分数据线130。此时，所述的H’×V’＜H×V，且T1’=（H’×V’×F）/N≤T1；所述的H×V满足公式H×V＜T×N/F，所述F≥48hz。即当刷新率过大导致时钟频率超出驱动电路200的接收范围时，可通过减小驱动的扫描线140和/或数据线130的数量，来使得在高刷新率的情况下降低接收信号的时钟频率，使得该时钟频率在驱动电路200的接收范围内。

其中，H为所述显示面板100中扫描线140数量的总数，等于所述显示面板100中有效区110的扫描线140数量和所述显示面板100中空白区120的扫描线140数量之和；V为所述显示面板100中数据线130数量的总数，等于所述显示面板100中有效区110的数据线130数量和所述显示面板100中空白区120的数据线130数量之和；T1为所述驱动电路200中输入信号的时钟频率，N为显示信号通道数；而H’等于所述显示面板100中有效区110的扫描线140数量和部分所述显示面板100中空白区120的扫描线140数量之和；V’等于所述显示面板100中有效区110的数据线130数量和部分所述显示面板100中空白区120的数据线130数量之和。

相对于目前通过提升显示设备硬件水平来提高显示设备刷新率的方案来说，本申请在不改变显示设备10硬件的前提下，当显示设备10需要显示高刷新率画面时，若对应输入信号的时钟频率超出驱动电路200的接收范围，则显示设备10中的驱动模块220会通过减小显示面板100中总的数据线130和/或总的扫描线140的驱动数量来降低输入信号的时钟频率，使得输入信号的时钟频率在驱动电路200能够接收的范围内，进而实现高刷新率画面显示；由于这一过程只是改变显示面板100中数据线130、扫描线140的驱动数量，不需要对显示驱动方面的芯片硬件进行升级，因此不会增加成本，从而使得低配置显示驱动硬件达到与高配置显示驱动硬件相同的高刷新率显示效果，进而能够减小产品的成本，提高产品的市场竞争力。

其中，H’×V’＜H×V，表示只要减少所驱动的有效区110的扫描线140数量、空白区120的扫描线140数量、有效区110中的数据线130数量、空白区120的数据线130数量，这四者当中的一者即可。但是为了不影响显示区中画面的显示效果，以及满足更高刷新率的应用，本申请实施例优选当（H×V×F）/N>T1时，所述驱动模块220同时减少所述空白区120中扫描线140的驱动数量和所述空白区120中数据线130的驱动数量。

为了方便阐述，本申请实施例提供一具体示例，在本示例中，显示面板100的分辨率采用1920*1080（此时有效区110的扫描线140数量为1920，有效区110的数据线130数量为1080），时序控制芯片所能支持接受的输入LVDS时钟频率为100MHz，时序控制芯片240输出Mini-LVDS和数据驱动芯片260能接受的时钟频率为400MHz，显示色深为8bit，显示信号通道数为2。

由于LVDS时钟频率的计算公式为T1=（H×V×F）/N，当画面刷新率为60HZ、空白区120的扫描线140数量为280、空白区120中的数据线130为45时，LVDS时钟频率=（2200×1125×60）/2Hz=74.25MHz，LVDS时钟频率满足时序控制芯片240所能支持接受的要求；当将画面刷新率调整为75HZ时，LVDS时钟频率=（2200×1125×75）/2Hz=92.816MHz，LVDS时钟频率同样满足时序控制芯片240所能支持接受的要求；但若是继续将刷新率增加至90HZ，此时LVDS时钟频率=（2200×1125×90）/2Hz=111.375MHz，超出了时序控制芯片240所能支持接受的范围，会导致画面无法显示。因此这一示例的显示器只能够显示不超过75HZ刷新率的画面，无法进行90Hz、100Hz甚至更高的刷新率应用。在常规方法中，若要进行更高刷新率的应用，则必须更换时序控制芯片及相关硬件，从而导致成本增加。

采用本申请实施例中的方案后，同样以上述示例中的显示面板100为例，此时，可以将空白区120中扫描线140的驱动数量减少至80，将空白区120中数据线130驱动数量减少至20，此时即使将刷新率增加至90HZ，LVDS时钟频率=（2000×1100×90）/2Hz=99MHz，不超过时序控制芯片240所能支持接受的输入LVDS时钟频率，从而能够满足刷新率为90HZ的应用。

需要说明的是，上述示例中的LVDS时钟频率要求、空白区120数据线130的数量和空白区120扫描线140的数量只是为了方便说明的一种示意，并不是说明本申请实施例中的LVDS时钟频率为100，现有显示设备10中的空白区120数据线130的数量为45、现有显示设备10中的空白区120扫描线140的数量为280，也不是说明本申请实施例优选空白区120数据线130的驱动数量为80、空白区120扫描线140的驱动数量优选为20。具体的空白区120数据线130驱动数量和空白区120扫描线140驱动数量根据实际情况进行选择。

当采用的显示面板100分辨率为1920*1080时，在本申请实施例中，1940≤H’＜3000，1090≤V’＜2465，进一步的，空白区120的数据线130数量大于10而少于485，空白区120的扫描线140数量大于20而少于1080；由于目前在分辨率为1920*1080的显示面板100中，空白区120的数据线130数量一般都在2465以上，空白区120的扫描线140数量一般都在3000以上，且在驱动时，会同时将所有有效区110和空白区120中的数据线130和扫描线140都一同驱动，但只有有效区110中的数据线130和扫描线140参与画面显示。因此，本申请实施例中同时减少空白区120中数据线130和扫描线140的驱动数量，少于常规的数量，从而能够减小输入信号的时钟频率，进而提高显示设备10的刷新率应用。而由于空白区120（Blank）是上一帧和下一帧的有效信号切换间隙，由于未影响有效区110信号，适当减小并不会影响显示效果并且可降低信号速率。

由于在分辨率为1920*1080的显示面板100中，行驱动信号HS的总时间为HTotal，HTotal由HS的低电平脉冲宽度HSM、显示前段空余时间HBP、显示后端空余时间HFP以及行驱动有效时间HSV组成，为了保证数据的有序传输和画面的正常显示，HSM、HBP、HFP必须满足一定的时间，HSM最小要满足2clk，HBP和HFP最小满足4clk，HSM、HBP、HFP共同组成行驱动的空白区120（HBlank），根据IC的特性最小值可能会更大。由于一般FHD分辨率的显示器中，行驱动信号分左右两个Port进行传输，则HBlank的值最小需要保证20clk，由于HSV为1920，则Htotal最小需要保证1940。

同样的，垂直同步信号VS的总时间为VTotal，VTotal由VS的低电平脉冲宽度VSM、显示前段空余时间VBP、显示后端空余时间VFP以及行驱动有效时间VSV组成，为了保证数据的有序传输和画面的正常显示，VSM、VBP、VFP必须满足一定的时间，HSM最小要满足2H，HBP和HFP最小满足4H，HSM、HBP、HFP共同组成行驱动的空白区120（VBlank）根据IC的特性最小值可能会更大。则VBlank的值最小需要保证10H，由于VSV为1080，则Vtotal最小需要保证1090。

而在GDL驱动电路200中，通常还要结合GDL驱动时序进行判断Vtotal最小值，为了提升时钟信号的驱动稳定性，采用多组时钟循环进行扫描驱动，垂直扫描驱动起始脉冲信号STV的上升沿到第一个时钟信号的上升沿时间最少为1H，则STV上升沿到第n个clk上升沿的时间为nH，另外为了防止液晶极化，每一帧需要对极性做一次变化，由POL信号控制，为了不影响画面显示，POL需要在Blank区间进行翻转，其距离时钟信号和STV信号的时间间隔至少为2H，则VTotal最小为1080+n+4（如n=6时，VTotal最小值为1090）。

需要说明的是，上述空白区120中数据线130和扫描线140的具体驱动数量只是基于分辨率为1920*1080的显示面板100，当显示面板100的分辨率变化时，空白区120中数据线130和扫描线140的驱动数量则会随之变化。

另外，本申请实施例进一步兼顾驱动电路200中输出信号的时钟频率，由于时序控制芯片240的信号输出接口输出Mini-LVDS，且Mini-LVDS时钟频率=（H×V×F×3×M）/6N，其中M为色深。同样以上述示例作为参考，当刷新率为90HZ，且时序控制芯片240能接受的输出Mini-LVDS时钟频率为400MHz时，Mini-LVDS时钟频率=（2200×1125×90×3×8）/（6×2）Hz=445.5MHz，因此显示面板100无法显示出刷新率为90HZ的画面。而当将空白区120中扫描线140的驱动数量减少至80，将空白区120中数据线130驱动数量减少至20时，即使将刷新率增加至90HZ，此时Mini-LVDS时钟频率=（2000×1100×90×3×8）/（6×2）Hz=396MHz，同样能够满足时序控制芯片240能接受的输出Mini-LVDS时钟频率，进而实现刷新率为90HZ的应用。

因此，作为本申请实施例的一种实施方式，所述的H×V除了满足H×V＜T×N/F外，还满足H×V＜T2×2N/（F×M）；其中，T2为所述时序控制芯片240输出的微型低压差分信号（Mini-LVDS）的时钟频率。一般情况下，当提高刷新率导致超出了时序控制芯片240所能支持接受的输入LVDS时钟频率，在不改变色深的情况下，同样会超出了时序控制芯片240所能支持接受的输出Mini-LVDS时钟频率；因此只需要计算是否满足输入LVDS时钟频率即可，不需要同时计算输入LVDS时钟频率和输出Mini-LVDS时钟频率，从而减少计算量。但是为了避免部分特殊情况下，刷新率、扫描线140驱动总数和数据线130驱动总数，三者的选择导致只能满足时序控制芯片240中输入LVDS时钟频率或输出Mini-LVDS时钟频率的其中一者要求，若只考虑一者会导致无法显示对应的画面；因此本申请实施例优选需要同时满足时序控制芯片240的输入LVDS时钟频率要求和输出Mini-LVDS时钟频率要求。

在本实施方式中，当调整刷新率时，即当所述设定刷新率F变化时，驱动电路200能够自动根据设定的刷新率、时序控制芯片240中相关时钟频率要求、显示信号通道数以及色深计算出符合显示条件的扫描线140总数和数据线130总数，进而使得驱动模块220调节所述空白区120中的扫描线140的驱动数量和所述空白区120中数据线130的驱动数量，而用户则在分辨率的调控选项中进行选择即可。

为了进一步提高显示设备10的刷新率，本申请实施例还进一步提供如下实施方式：

在一实施方式中，不以标引的LVDS时钟频率为实际的LVDS时钟频率，而以测试的实际可支持的LVDS时钟频率作为公式中实际的LVDS时钟频率。

可以理解为：所述显示设备10在安装时序控制芯片240之前，在时序控制芯片240的封测阶段筛选出对信号追锁能力较强的芯片批次或者对LVDS信号接收模块210进行提升使接收时钟频率达到更高的要求。以目前主流时序控制芯片240的LVDS接收的时钟频率为100MHz为例，通过本实施方式，可以筛选出能够接收115MHzLVDS时钟频率的时序控制芯片240，从而可以使得增加刷新率时，即使LVDS时钟频率达到115MHz，也仍然处于时序控制芯片240的接收范围。

在另一实施方式中，如图2所示，所述时序控制芯片240包括色深减弱模块241和灰阶增强模块242，所述色深减弱模块241接收所述低压差分信号，降低所述低压差分信号显示的色深，所述灰阶增强模块242与所述色深减弱模块241连接，提供感应灰阶以补偿因所述色深减弱模块241降低的色深。

作为一具体示例，本实施方式中的Mini-LVDS信号在经过色深减弱模块241之前采用8bit显示，色深减弱模块241将Mini-LVDS信号由8bit变更为6bit显示，接着灰阶增强模块242开启灰阶增强技术FRC（Frame Rate Control）增加2bit感应灰阶，利用6bit+2FRC技术代替原有8bit实现相同的色深。

在本实施方式中，由于色深减弱模块241减弱了原Mini-LVDS信号的色深，因此能够降低Mini-LVDS时钟频率，避免Mini-LVDS时钟频率导致刷新率超出了应用条件，通过结合本实施方式，本申请实施例能够进一步提高刷新率的应用。结合本实施例方式，本申请实施例中的显示设备还能够支持100HZ刷新率应用。

并且，如图3所示，本实施方式还通过双寄存器模式实现8bit/75Hz模式与6bit+2FRC/100Hz模式兼容切换，具体的，时序控制芯片240连接有第一寄存器270和第二寄存器280，第一寄存器270内存储有8bit/75Hz模式对应的数据，第二寄存器280内存储有6bit+2FRC/100Hz模式对应的数据，第一寄存器270和第二寄存器280使用同一种数据总线，但是有不同的地址，时序控制芯片240通过不同的地址读取对应的工作模式；接收模块210接收设定信号后，当设定信号为高电平时，时序控制芯片240通过一选择模块243连接第一寄存器270，采用8bit/75Hz模式进行显示；当设定信号为低电平时，时序控制芯片240通过所述选择模块243连接第二寄存器280，采用6bit+2FRC/100Hz模式进行显示；当然，也可以反过来在设定信号为低电平时，采用6bit+2FRC/100Hz模式进行显示，在设定信号为高电平时采用8bit/75Hz模式进行显示，具体根据实际情况进行执行，另外与时序控制芯片240连接的伽马模块250（P-gamma）中的编码对应调整。

而且，为了保证较好的显示效果，不同的显示模式还对应不同的Gamma电压，此部分需将P-gamma编码也和时序控制芯片240的编码同步存储在相对应的寄存器中，使用时经由时序控制芯片240从对应的寄存器中读取，然后通过与伽马模块250连接的总线将编码数据导入伽马模块250中。

另外，如图4所示，在本申请实施例中，为了提高显示效果，还将相邻两条所述输入信号走线231之间的间距设计为大于等于两倍所述输入信号走线231的宽度，还可以进一步使得时序控制芯片240的厚度大于相邻输入信号走线231之间的间距，也可以使得两个相邻差分对之间的距离大于或者等于两倍相邻输入信号走线231之间的间距。通过上述设计使得LVDS的驱动器和接收器尽可能靠近连接器230放置，最大程度降低输入信号走线231的走线长度，降低因信号速率提高造成的信号衰减、电磁辐射、信号。

而且，为了避免本申请实施例中由于刷新率切换出现显示不同步问题，具体的，整机用户在静态画面显示时，对刷新率要求较低，显示系统需要由高刷新率显示模式切换到低刷新率显示模式，刷新率变低时会导致显示面板100的像素充电时间增加，从而使显示亮度发生变化，容易产生闪烁现象。

基于此，本申请实施例在将刷新率调低时通过驱动模块220提高所述空白区120中扫描线140的驱动数量和/或所述空白区120中数据线130的驱动数量；其中，H×V×F的值保持不变；进一步，使得空白区120数据线130驱动数量同步增加以维持时钟频率恒定，实现同步显示，对应值设定如下表所示：

对应的，如图5所示，本申请实施例还提供了一种显示设备的驱动方法，用于驱动上述实施例中的显示设备，包括步骤：

S1：接收设定刷新率的设定信号；

S2：检测公式（H×V×F）/N的结果是否大于输入信号的时钟频率；

S3：当公式（H×V×F）/N的结果大于输入信号的时钟频率时，驱动显示面板中所有的数据线和所有的扫描线；当公式（H×V×F）/N的结果小于输入信号的时钟频率时，减少驱动显示面板中的数据线和/或扫描线。

本申请还提供了另一种显示设备，作为本申请提供的另一实施例，所述显示设备，包括显示面板以及用于驱动所述显示面板的驱动电路，所述驱动电路包括时序控制芯片，所述时序控制芯片接收低压差分信号，输出微型低压差分信号，所述驱动电路包括接收模块和驱动模块，所述接收模块用于接收设定刷新率为F的设定信号，所述驱动模块与所述接收模块连接，用于驱动所述显示面板中的数据线和扫描线；所述显示面板包括有效区和空白区，所述有效区和所述空白区都包括多条数据线和多条扫描线；其中，F包括48HZ、60HZ，75HZ，90HZ或100HZ，所述空白区中的扫描线数量为20-1080，所述空白区中的数据线数量为10-1380。

采用本实施例中的显示设备后，可以直接选用48HZ、60HZ这一类型的低配置芯片硬件，然后通过选定的刷新率显示模式，驱动模块能够自动在空白区中20-1080行扫描线数量范围和10-1380行数据线数量范围中进行搭配选择，使得显示设备能够显示出75HZ，90HZ或100HZ的刷新率画面，极大地提高产品的市场竞争力。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，不同实施例的方案，在不相冲突的情况下可以进行结合应用，只要能实施本方案，都应当视为属于本申请的保护范围。

另外，本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。