一种显示面板及显示装置

技术领域

本公开涉及显示技术领域，特别涉及一种显示面板及显示装置。

背景技术

在诸如液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管(OrganicLight-Emitting Diode，OLED)显示器中，一般包括多个像素单元。每个像素单元可以包括：多个不同颜色的子像素。通过控制每个子像素对应的亮度，从而混合出所需显示的色彩来显示彩色图像。

发明内容

本公开实施例提供的显示面板，包括：

衬底基板；

栅极驱动电路，位于所述衬底基板上；

多条时钟信号线，位于所述栅极驱动电路一侧；所述多条时钟信号线中的每一条时钟信号线用于传输时钟信号；

其中，所述多条时钟信号线包括：第一时钟信号线和第二时钟信号线；所述第一时钟信号线与所述栅极驱动电路电连接，所述第二时钟信号线不与所述栅极驱动电路电连接，且所述第二时钟信号线设置于所有所述第一时钟信号线的至少一侧。

在一些可能的实施方式中，所有所述第一时钟信号线的两侧分别设置有一条所述第二时钟信号线。

在一些可能的实施方式中，所述显示面板还包括：帧起始信号线，所述帧起始信号线与所述栅极驱动电路电连接，且所述帧起始信号线用于传输帧起始信号；

所述帧起始信号线位于所述多条时钟信号线远离所述栅极驱动电路一侧。

在一些可能的实施方式中，所述显示面板还包括：公共电压补偿线，所述公共电压补偿线与所述显示面板中的公共电极电连接，且所述公共电压补偿线用于向所述公共电极传输补偿信号；

所述公共电压补偿线位于所述帧起始信号线远离所述栅极驱动电路一侧。

在一些可能的实施方式中，所述显示面板还包括：公共电压反馈线，所述公共电压反馈线与所述显示面板中的公共电极电连接，且所述公共电压反馈线用于传输所述公共电极上的信号；

所述公共电压反馈线位于所述公共电压补偿线远离所述栅极驱动电路一侧。

在一些可能的实施方式中，所述显示面板还包括：接地线；

所述接地线位于所述公共电压反馈线远离所述栅极驱动电路一侧。

在一些可能的实施方式中，所述显示面板还包括：降噪信号线，所述降噪信号线与所述栅极驱动电路电连接，且所述降噪信号线用于传输降噪信号；

所述降噪信号线位于所述多条时钟信号线与所述栅极驱动电路之间。

在一些可能的实施方式中，所述降噪信号线包括第一降噪信号线和第二降噪信号线；所述第一降噪信号线和所述第二降噪信号线传输的降噪信号分别为高低电平交替出现的信号；

所述第一降噪信号线传输的降噪信号和所述第二降噪信号线传输的降噪信号在同一时刻的电平相反。

在一些可能的实施方式中，所述显示面板还包括：参考电压信号线，所述参考电压信号线与所述栅极驱动电路电连接，且所述参考电压信号线用于传输参考电压信号；

所述参考电压信号线位于所述降噪信号线与所述栅极驱动电路之间。

在一些可能的实施方式中，所述第二时钟信号线上的时钟信号与所述第一时钟信号线上的时钟信号具有相同的频率和相同的占空比。

在一些可能的实施方式中，所述第二时钟信号线上的时钟信号的低电平对应的电压与所述第一时钟信号线上的时钟信号的低电平对应的电压相同。

在一些可能的实施方式中，所述第二时钟信号线上的时钟信号的高电平对应的电压与所述第一时钟信号线上的时钟信号的高电平对应的电压相同。

在一些可能的实施方式中，所述第二时钟信号线上的时钟信号与其相邻的第一时钟信号线上的时钟信号具有第一相位差；

每相邻两条所述第一时钟信号线上的时钟信号具有第二相位差；

所述第一相位差与所述第二相位差相同。

本公开实施例还提供了显示装置，包括上述的显示面板。

附图说明

图1为本公开实施例提供的一些显示装置的结构示意图；

图2为本公开实施例提供的一些显示面板的结构示意图；

图3为本公开实施例提供的一些移位寄存器的结构示意图；

图4为本公开实施例提供的一些信号时序图；

图5为本公开实施例提供的又一些信号时序图；

图6为本公开实施例提供的一些通过示波器得到的时钟信号的实际测试波形示意图；

图7为本公开实施例提供的又一些显示面板的结构示意图；

图8为本公开实施例提供的又一些信号时序图；

图9为本公开实施例提供的又一些显示面板的结构示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

如图1所示，显示装置可以包括显示面板100、电平转换(Level Shift)电路200、时序控制器300以及系统控制器400。其中，显示面板100可以包括衬底基板，位于衬底基板上的多个阵列排布的像素单元，多条栅线(例如，GA1、GA2、GA3、GA4)、多条数据线(例如，DA1、DA2、DA3)、栅极驱动电路110以及源极驱动电路120。栅极驱动电路110分别与栅线GA1、GA2、GA3、GA4电连接，源极驱动电路120分别与数据线DA1、DA2、DA3电连接。

示例性地，每个像素单元包括多个不同颜色的子像素SPX。例如，像素单元可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。

示例性地，系统控制器(例如系统级芯片(System on Chip，SOC))400可以在每一个显示帧中获取待显示画面的原始显示数据(该原始显示数据包括每一个子像素一一对应的携带有相应灰阶值的数据电压的数字信号形式)，在将原始显示数据进行一系列处理后，发送给时序控制器300。时序控制器300通过时钟信号线向显示面板中的栅极驱动电路输入时钟信号，使栅极驱动电路向电连接的栅线输出栅极扫描信号，驱动显示面板中的栅线，以打开子像素中的晶体管。并且，时序控制器300将接收到的原始显示数据进行一些列的相应处理后，发送给源极驱动电路120，以使源极驱动电路120根据接收到的原始显示数据向显示面板中的数据线加载数据电压，从而对子像素充电，使各子像素中的像素电极充入相应的数据电压，实现画面显示功能。

示例性地，可以使一行子像素对应电连接一条栅线或两条栅线或更多条栅线，在此不作限定。本公开以一行子像素对应电连接一条栅线为例。

示例性地，可以使一列子像素对应电连接一条数据线或两条数据线或更多条数据线，在此不作限定。本公开以一行列子像素对应电连接一条数据线为例。

在本公开一些实施例中，源极驱动电路120可以设置为1个或多个，不同源极驱动电路电连接不同的数据线。例如，如图1所示，源极驱动电路120可以设置为1个。当然，源极驱动电路120也可以设置为2个，其中一个源极驱动电路120电连接一半数量的数据线，另一个源极驱动电路120电连接另一半数量的数据线。当然，源极驱动电路120也可以设置3个、4个、或更多个，其可以根据实际应用的需求进行设计确定，在此不作限定。

另外，需要说明的是，栅极驱动电路可以如图1所示在显示面板的一侧设置栅极驱动电路。当然，栅极驱动电路也可以设置为显示面板两侧设置，并且显示面板两侧的栅极驱动电路可以共同驱动同一条栅线，或者也可以是显示面板两侧的栅极驱动电路分别驱动不同行子像素对应的栅线。本公开实施例中，显示面板中设置的栅极驱动电路的个数在此不做进一步的限定，其可以根据实际应用的需求进行确定。

示例性地，本公开实施例中的显示面板可以为液晶显示面板。示例性地，液晶显示面板一般包括对盒的上基板和下基板，以及封装在上基板和下基板之间的液晶分子。在显示画面时，由于加载在各子像素的像素电极上的数据电压和公共电极上的公共电极电压之间具有电压差，该电压差可以形成电场，从而使液晶分子在该电场的作用下进行偏转。由于不同强度的电场使液晶分子的偏转程度不同，从而导致子像素的透过率不同，以使子像素实现不同灰阶的亮度，进而实现画面显示。

示例性地，如图1所示，每个子像素PX中包括晶体管01和像素电极02。其中，一行子像素对应一条栅线，一列子像素对应一条数据线。晶体管01的栅极与对应的栅线电连接，晶体管01的源极与对应的数据线电连接，晶体管01的漏极与像素电极02电连接。

需要说明的是，本公开像素阵列结构还可以是双栅结构，即相邻两行像素之间设置两条栅极线，此排布方式可以减少一半的数据线，即有的相邻两列子像素之间包含有数据线，有的相邻两列子像素之间不包括数据线，具体像素排布结构和数据线，扫描线的排布方式不限定。

在本公开一些实施例中，如图2所示，显示面板还可以包括多条时钟信号线CK1～CK10，并且该多条时钟信号线CK1～CK10与栅极驱动电路110电连接。这样可以通过时钟信号线CK1～CK10向栅极驱动电路110输入相应的时钟信号，从而使栅极驱动电路110对栅线输出栅极扫描信号。

本公开一些实施例中，栅极驱动电路可以包括级联的多个移位寄存器。其中，第一级移位寄存器的输入信号端接收帧起始信号，其余级移位寄存器的输入信号端接收与其电连接的上一级移位寄存器的输出信号端输出的栅极扫描信号。并且，每一个移位寄存器的输出信号端一一对应电连接一条栅线，这样可以使每一个移位寄存器向电连接的栅线输出栅极扫描信号。示例性地，如图3所示，移位寄存器包括晶体管M1～M15、电容CST、输入信号端IP、复位信号端RE、第一降噪信号端VNO、第二降噪信号端VNE、时钟信号端CK、参考电压信号端VREF以及输出信号端GOUT。该移位寄存器对应的信号时序图，如图4所示。VDDO代表第一降噪信号端VNO的第一降噪信号，VDDE代表第二降噪信号端VNE的第二降噪信号，ip代表输入信号端IP的输入信号，ck代表时钟信号端CLK的时钟信号，re代表复位信号端RE的复位信号，gout代表输出信号端GOUT的栅极扫描信号。其中，图3所示的移位寄存器结合图4所示的信号时序图的工作过程可以与相关技术中的基本相同，在此不作赘述。

示例性地，第一降噪信号端VNO还可以控制某些晶体管，在控制这些晶体管导通时，对移位寄存器中的上拉节点或下拉节点进行降噪。

示例性地，第二降噪信号端VNE还可以控制某些晶体管，在控制这些晶体管导通时，对移位寄存器中的上拉节点或下拉节点进行降噪。

需要说明的是，本公开实施例仅是以图3示意的移位寄存器的结构为例，本公开对移位寄存器的具体结构不作限定，其还可以是其他结构。

在具体实施时，第一降噪信号和第二降噪信号可以分别为高电平和低电平交替出现的信号，并且，第一降噪信号的电平和第一降噪信号的电平相反。例如，如图4所示，在T10阶段中，第一降噪信号为高电平信号，第二降噪信号为低电平信号。在T20阶段中，第一降噪信号为低电平信号，第一降噪信号为高电平信号。示例性地，可以使T10阶段的维持时长与T20阶段的维持时长相同。例如将T10阶段的维持时长与T20阶段的维持时长分别设置为1个显示帧的时长、多个显示帧的时长、2s、1h或24h等，在此不作限定。

本公开一些实施例中，显示面板还包括位于栅极驱动电路一侧的多条时钟信号线。该多条时钟信号线中的每一条时钟信号线用于传输时钟信号。示例性地，栅极驱动电路背离栅线的一侧设置有多条时钟信号线。并且，每一个栅极驱动电路可以连接多条时钟信号线。示例性地，若显示面板采用单个栅极驱动电路设计，则该栅极驱动电路可以电连接多条时钟信号线。若显示面板采用双栅极驱动电路设计，则每一个栅极驱动电路可以电连接多条时钟信号线。

示例性地，该多条时钟信号线中包括多条第二时钟信号线。例如，如图3至图5所示，显示面板还可以包括10条第二时钟信号线clk1～clk10，该10条第二时钟信号线clk1～clk10与栅极驱动电路110电连接，以通过第二时钟信号线clk1～clk10向栅极驱动电路110中的移位寄存器的时钟信号端输入时钟信号ck。图3仅是以10条第二时钟信号线为例进行说明，在实际应用中，第二时钟信号线的具体数量可以根据实际应用的需求进行确定，在此不作限定，例如也可以是2的整数倍的其他数量的第二时钟信号线，如2、4、6、8、12等条数的第二时钟信号线。

本公开一些实施例中，如图5所示，STV代表向栅极驱动电路输入的帧起始信号，CLK1代表第二时钟信号线clk1传输的时钟信号，CLK2代表第二时钟信号线clk2传输的时钟信号，CLK3代表第二时钟信号线clk3传输的时钟信号，……CLK10代表第二时钟信号线clk10传输的时钟信号。VDDO代表向移位寄存器传输的第一降噪信号，VDDE代表向移位寄存器传输的第二降噪信号，LVGL代表向移位寄存器的参考电压端传输的信号。

结合图2与图5，第二时钟信号线clk1～clk10依次排列，边缘两侧分别为第二时钟信号线clk1和第二时钟信号线clk10。第二时钟信号线clk2～clk10的两侧均设置有其余第二时钟信号线，而第二时钟信号线clk1仅其右侧设置有第二时钟信号线clk2，其左侧未设置有第二时钟信号线，因此，第二时钟信号线clk1上的时钟信号CLK1仅受单侧的第二时钟信号线clk2上的时钟信号拉动。并且，第二时钟信号线clk10仅其左侧设置有第二时钟信号线clk9，其右侧未设置有第二时钟信号线，因此，第二时钟信号线clk10上的时钟信号CLK10仅受单侧的第二时钟信号线clk9上的时钟信号拉动。

并且，在实际应用中，时钟信号CLK1和CLK10的拉动方向不同。如图6所示，图6示意出了通过示波器得到的时钟信号CLK1～CLK10的实际测试波形。如图6所示，时钟信号CLK2-CLK9延迟基本相同，时钟信号CLK1延迟相比时钟信号CLK2-CLK9偏大，时钟信号CLK10相比时钟信号CLK2-CLK9延迟偏小。由于时钟信号CLK1-CLK10可以产生栅极扫描信号的高电平脉冲，因此，通过时钟信号CLK1产生的栅极扫描信号的高电平脉冲的延迟相对偏大，通过时钟信号CLK10产生的栅极扫描信号的高电平脉冲的延迟相对偏小。从而由于两侧第二时钟信号线的时钟信号的拉动不同，导致栅极扫描信号的高电平脉冲的延迟存在差异，引起显示横纹不良，进而影响显示效果。

为了提高显示效果，本公开实施例中设置了不与栅极驱动电路电连接的第二时钟信号线，并将第二时钟信号线设置于所有第一时钟信号线的至少一侧，以及对第二时钟信号线加载时钟信号，使第二时钟信号线传输时钟信号。这样可以使两侧的第一时钟信号线上的时钟信号能够受其左右的时钟信号拉动，从而使不同第二时钟信号线上的时钟信号都能够受其左右的时钟信号拉动，进而使不同第二时钟信号线上的时钟信号的延迟尽可能相同，降低栅极扫描信号的高电平脉冲的延迟存在的差异，改善横纹不良，提高显示效果。

如图7至图7所示，本公开实施例中，多条时钟信号线还包括第二时钟信号线clk0和clk11。其中，第二时钟信号线clk0和clk11不与栅极驱动电路110电连接，且第二时钟信号线设置于所有第一时钟信号线clk1～clk10的至少一侧。

在一些示例中，如图7所示，多条时钟信号线还包括两条第二时钟信号线clk0和clk11，第二时钟信号线clk0设置于所有第一时钟信号线clk1～clk10的左侧，第二时钟信号线clk11设置于所有第一时钟信号线clk1～clk10的右侧。即，所有第一时钟信号线的两侧分别设置有一条第二时钟信号线。

在又一些示例中，如图7所示，多条时钟信号线还包括一条第二时钟信号线clk0，第二时钟信号线clk0设置于所有第一时钟信号线clk1～clk10的左侧。即，所有第一时钟信号线的左侧设置有一条第二时钟信号线。

在又一些示例中，如图7所示，多条时钟信号线还包括一条第二时钟信号线clk11，第二时钟信号线clk11设置于所有第一时钟信号线clk1～clk10的右侧。即，所有第一时钟信号线的右侧设置有一条第二时钟信号线。

在本公开一些实施例中，可以使第二时钟信号线上的时钟信号与第一时钟信号线上的时钟信号具有相同的频率和相同的占空比。

在本公开一些实施例中，可以使第二时钟信号线上的时钟信号的低电平对应的电压与第一时钟信号线上的时钟信号的低电平对应的电压相同。

在本公开一些实施例中，可以使第二时钟信号线上的时钟信号的高电平对应的电压与第一时钟信号线上的时钟信号的高电平对应的电压相同。

在本公开一些实施例中，可以使第二时钟信号线上的时钟信号与其相邻的第一时钟信号线上的时钟信号具有第一相位差；相邻两条第一时钟信号线上的时钟信号具有第二相位差；第一相位差与第二相位差相同。

本公开一些实施例中，如图8所示，STV代表向栅极驱动电路输入的帧起始信号，CLK0代表第一时钟信号线clk0传输的时钟信号，CLK1代表第二时钟信号线clk1传输的时钟信号，CLK2代表第二时钟信号线clk2传输的时钟信号，CLK3代表第二时钟信号线clk3传输的时钟信号，……CLK10代表第二时钟信号线clk10传输的时钟信号，CLK11代表第一时钟信号线clk11传输的时钟信号。VDDO代表向移位寄存器传输的第一降噪信号，VDDE代表向移位寄存器传输的第二降噪信号，LVGL代表向移位寄存器的参考电压端传输的信号。

示例性地，如图8所示，第二时钟信号线clk0上的时钟信号CLK0与第一时钟信号线clk1～clk10上的时钟信号CLK1～CLK10具有相同的频率和相同的占空比。

示例性地，如图8所示，第二时钟信号线clk0上的时钟信号CLK0的低电平对应的电压与第一时钟信号线clk1～clk10上的时钟信号CLK1～CLK10的低电平对应的电压相同。

示例性地，如图8所示，第二时钟信号线clk0上的时钟信号CLK0的高电平对应的电压与第一时钟信号线clk1～clk10上的时钟信号CLK1～CLK10的高电平对应的电压相同。

示例性地，如图8所示，第二时钟信号线clk0上的时钟信号CLK0与其相邻的第一时钟信号线clk1上的时钟信号CLK1具有第一相位差β11；每相邻两条第一时钟信号线(如clk1和clk2)上的时钟信号具有第二相位差β2，第一相位差β11与第二相位差β2相同。

示例性地，如图8所示，第二时钟信号线clk11上的时钟信号CLK11与第一时钟信号线clk1～clk10上的时钟信号CLK1～CLK10具有相同的频率和相同的占空比。

示例性地，如图8所示，第二时钟信号线clk11上的时钟信号CLK11的低电平对应的电压与第一时钟信号线clk1～clk10上的时钟信号CLK1～CLK10的低电平对应的电压相同。

示例性地，如图8所示，第二时钟信号线clk11上的时钟信号CLK11的高电平对应的电压与第一时钟信号线clk1～clk10上的时钟信号CLK1～CLK10的高电平对应的电压相同。

示例性地，如图8所示，第二时钟信号线clk11上的时钟信号CLK11与其相邻的第一时钟信号线clk10上的时钟信号CLK10具有第一相位差β12；每相邻两条第一时钟信号线(如clk1和clk2)上的时钟信号具有第二相位差β2，第一相位差β12与第二相位差β2相同。

在本公开一些实施例中，如图9所示，显示面板还包括：帧起始信号线stv，帧起始信号线stv与栅极驱动电路110电连接，且帧起始信号线stv用于传输帧起始信号STV，以将帧起始信号STV输入栅极驱动电路110的第一级移位寄存器的输入信号端。

示例性地，如图9所示，帧起始信号线stv位于多条时钟信号线clk0～clk11远离栅极驱动电路110一侧。当然，帧起始信号线stv也可以位于多条时钟信号线clk0～clk11与栅极驱动电路110之间，在此不作限定。

在本公开一些实施例中，如图9所示，显示面板还包括：公共电压补偿线VCOB，公共电压补偿线VCOB与显示面板中的公共电极电连接，且公共电压补偿线VCOB用于向公共电极传输补偿信号，在公共电极上的公共电极电压不稳定时，通过公共电压补偿线VCOB向公共电极传输补偿信号，提高公共电极上的公共电极电压的稳定性。

示例性地，如图9所示，公共电压补偿线VCOB可以位于帧起始信号线stv远离栅极驱动电路110一侧。当然，公共电压补偿线VCOB也可以位于多条时钟信号线clk0～clk11与栅极驱动电路110之间，在此不作限定。

在本公开一些实施例中，如图9所示，显示面板还包括：公共电压反馈线VCOF，公共电压反馈线VCOF与显示面板中的公共电极电连接，且公共电压反馈线VCOF用于传输公共电极上的信号(即公共电极电压)。这样可以通过公共电压反馈线VCOF将公共电极上的信号传输给外部电路，通过外部电路进行数据处理，来确定是否需要对公共电极上的公共电极电压进行补偿。

示例性地，如图9所示，公共电压反馈线VCOF可以位于公共电压补偿线VCOB远离栅极驱动电路110一侧。当然，公共电压反馈线也可以位于多条时钟信号线clk0～clk11与栅极驱动电路110之间。

在本公开一些实施例中，如图9所示，显示面板还包括：接地线GND，该接地线GND用于实现显示面板中相关电路的接地效果，例如实现静电释放电路的接地效果。

示例性地，如图9所示，接地线GND可以位于公共电压反馈线VCOF远离栅极驱动电路110一侧。当然，GND也可以位于多条时钟信号线clk0～clk11与栅极驱动电路110之间。

在本公开一些实施例中，如图9所示，显示面板还包括：降噪信号线(如vdde、vddo)，降噪信号线(如vdde、vddo)与栅极驱动电路110电连接，且降噪信号线用于传输降噪信号，以通过降噪信号线对栅极驱动电路输入降噪信号。并且，降噪信号线(如vdde、vddo)可以位于多条时钟信号线clk0～clk11与栅极驱动电路110之间。当然，降噪信号线(如vdde、vddo)也可以位于多条时钟信号线clk0～clk11背离栅极驱动电路110一侧。

在本公开一些实施例中，如图9所示，降噪信号线包括第一降噪信号线vddo和第二降噪信号线vdde；第一降噪信号线vddo和第二降噪信号线vdde传输的降噪信号分别为高低电平交替出现的信号。并且，第一降噪信号线vddo传输的降噪信号和第二降噪信号线vdde传输的降噪信号在同一时刻的电平相反。例如，第一降噪信号线vddo传输第一降噪信号VDDO，第二降噪信号线vdde传输第二降噪信号VDDE。这样可以通过第一降噪信号线vddo和第二降噪信号线vdde分别向移位寄存器传输第一降噪信号VDDO和第二降噪信号VDDE。

在本公开一些实施例中，如图9所示，显示面板还包括：参考电压信号线lvgl，参考电压信号线与栅极驱动电路电连接，且参考电压信号线用于传输参考电压信号LVGL。这样可以通过参考电压信号线向移位寄存器传输参考电压信号LVGL。

示例性地，如图9所示，参考电压信号线lvgl可以位于降噪信号线(如第一降噪信号线vddo)与栅极驱动电路110之间。当然，参考电压信号线lvgl也可以位于多条时钟信号线clk0～clk11背离栅极驱动电路110一侧。

基于同一公开构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。

在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。

本公开实施例提供的显示面板及显示装置，通过设置了不与栅极驱动电路电连接的第二时钟信号线，并将第二时钟信号线设置于所有第一时钟信号线的至少一侧，以及对第二时钟信号线加载时钟信号，使第二时钟信号线传输时钟信号。这样可以使两侧的第一时钟信号线上的时钟信号能够受其左右的时钟信号拉动，从而使不同第二时钟信号线上的时钟信号都能够受其左右的时钟信号拉动，进而使不同第二时钟信号线上的时钟信号的延迟尽可能相同，降低栅极扫描信号的高电平脉冲的延迟存在的差异，改善横纹不良，提高显示效果。

尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。

显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。