信号生成器、生成信号的方法和显示装置

技术领域

实施例涉及显示装置。更具体地，实施例涉及信号生成器、生成信号的方法和包括信号生成器的显示装置。

背景技术

显示装置可以生成用于与外部输入的图像数据同步的同步信号。同步信号可以包括水平同步信号和垂直同步信号。可以基于由时钟振荡器生成的时钟信号生成同步信号。例如，可以通过对时钟信号进行计数来生成水平同步信号，并且可以通过对水平同步信号进行计数来生成垂直同步信号。

由于水平同步信号是通过对时钟信号进行计数而生成的并且垂直同步信号是通过对水平同步信号进行计数而生成的，因此理想的垂直同步信号的频率与通过对水平同步信号进行计数而生成的垂直同步信号的频率之间的偏差可能由于垂直同步信号的计算而出现。具体地，随着时钟信号的频率降低，理想的垂直同步信号的频率与通过对水平同步信号进行计数而生成的垂直同步信号的频率之间的偏差可能增大。

由时钟振荡器生成的时钟信号的长度可以根据显示装置的温度等而变化。由于水平同步信号是通过对时钟信号进行计数而生成的并且垂直同步信号是通过对水平同步信号进行计数而生成的，因此理想的垂直同步信号的频率与通过对水平同步信号进行计数而生成的垂直同步信号的频率之间的偏差可能由于显示装置的温度等而出现。

发明内容

实施例提供了生成准确的垂直同步信号的信号生成器和包括该信号生成器的显示装置。

实施例提供了用于生成准确的垂直同步信号的生成信号的方法。

根据实施例的信号生成器可以包括：基于每水平时间的时钟信号的数量来生成参考水平同步信号的参考水平同步信号生成块；基于每水平时间的时钟信号的数量来计算第一帧时钟数量的帧时钟计算块；通过将第一帧时钟数量和基于每帧时间的时钟信号的数量而生成的第二帧时钟数量进行比较来计算时钟偏移的帧时钟比较块；通过将与时钟偏移对应的时钟信号的数量分配到参考水平同步信号来生成水平同步信号的时钟分配块；以及基于水平同步信号来生成垂直同步信号的垂直同步信号生成块。

在实施例中，信号生成器还可以包括：通过将时钟信号和从外部提供的参考时钟信号进行比较来生成时钟增益的偏差检测块；以及通过将时钟增益乘以每帧时间的时钟信号的数量来计算第二帧时钟数量的时钟补偿块。

在实施例中，时钟增益可以是每单位时间的时钟信号的数量与每单位时间的参考时钟信号的数量的比率。

在实施例中，时钟偏移可以是第一帧时钟数量与第二帧时钟数量之间的差。

在实施例中，时钟分配块可以每两个水平时间(2H)将与时钟偏移对应的时钟信号分配到参考水平同步信号。

在实施例中，时钟分配块可以每一个水平时间(1H)或每三个水平时间(3H)将与时钟偏移对应的时钟信号分配到参考水平同步信号。

在实施例中，时钟分配块可以将与时钟偏移对应的时钟信号分别分配到参考水平同步信号之中的分配有时钟信号的参考水平同步信号。

在实施例中，时钟分配块可以将与时钟偏移对应的时钟信号中的两个时钟信号或三个时钟信号分配到参考水平同步信号之中的分配有时钟信号的每个参考水平同步信号。

在实施例中，分配到参考水平同步信号之中的分配有时钟信号的每个参考水平同步信号的时钟信号的数量可以是相同的。

在实施例中，分配到参考水平同步信号之中的至少两个参考水平同步信号的时钟信号的数量可以是不同的。

在实施例中，帧时间可以包括激活时段和边沿时段。时钟分配块可以将与时钟偏移对应的时钟信号分配到参考水平同步信号之中的在边沿时段中的参考水平同步信号。

根据实施例的生成信号的方法可以包括：基于每水平时间的时钟信号的数量来生成参考水平同步信号；基于每水平时间的时钟信号的数量来计算第一帧时钟数量；通过将第一帧时钟数量和基于每帧时间的时钟信号的数量而生成的第二帧时钟数量进行比较来计算时钟偏移；通过将与时钟偏移对应的时钟信号的数量分配到参考水平同步信号来生成水平同步信号；以及基于水平同步信号来生成垂直同步信号。

在实施例中，该方法还可以包括：通过将时钟信号和从外部提供的参考时钟信号进行比较来生成时钟增益；以及通过将时钟增益乘以每帧时间的时钟信号的数量来计算第二帧时钟数量。

在实施例中，将时钟信号分配到参考水平同步信号可以包括：每一个水平时间(1H)、每两个水平时间(2H)或每三个水平时间(3H)将与时钟偏移对应的时钟信号分配到参考水平同步信号。

在实施例中，将时钟信号分配到参考水平同步信号可以包括：将与时钟偏移对应的时钟信号中的一个时钟信号、两个时钟信号或三个时钟信号分配到参考水平同步信号之中的分配有时钟信号的每个参考水平同步信号。

在实施例中，在将时钟信号分配到参考水平同步信号中，分配到参考水平同步信号之中的分配有时钟信号的每个参考水平同步信号的时钟信号的数量可以是相同的。

在实施例中，帧时间可以包括激活时段和边沿时段。将与时钟偏移对应的时钟信号分配到参考水平同步信号可以包括：将与时钟偏移对应的时钟信号分配到参考水平同步信号之中的在边沿时段中的参考水平同步信号。

根据实施例的显示装置可以包括：包括多个像素的显示面板；向像素提供扫描信号的扫描驱动器；向像素提供数据信号的数据驱动器；控制扫描驱动器的驱动和数据驱动器的驱动的时序控制器；以及信号生成器，信号生成器通过将基于每水平时间的时钟信号的数量而生成的第一帧时钟数量和基于每帧时间的时钟信号的数量而生成的第二帧时钟数量进行比较来计算时钟偏移，通过将与时钟偏移对应的时钟信号的数量分配到参考水平同步信号来生成水平同步信号，基于水平同步信号生成垂直同步信号，并且向时序控制器提供水平同步信号和垂直同步信号。

在实施例中，信号生成器可以包括：基于每水平时间的时钟信号的数量来生成参考水平同步信号的参考水平同步信号生成块；基于每水平时间的时钟信号的数量来计算第一帧时钟数量的帧时钟计算块；通过将第一帧时钟数量和第二帧时钟数量进行比较来计算时钟偏移的帧时钟比较块；通过将与时钟偏移对应的时钟信号的数量分配到参考水平同步信号来生成水平同步信号的时钟分配块；以及基于水平同步信号来生成垂直同步信号的垂直同步信号生成块。

在实施例中，信号生成器还可以包括：通过将时钟信号和从外部提供的参考时钟信号进行比较来生成时钟增益的偏差检测块；以及通过将时钟增益乘以每帧时间的时钟信号的数量来计算第二帧时钟数量的时钟补偿块。

在根据实施例的信号生成器、生成信号的方法和显示装置中，可以通过将基于每水平时间的时钟信号的数量而生成的第一帧时钟数量和基于每帧时间的时钟信号的数量而生成的第二帧时钟数量进行比较来计算时钟偏移，并且可以基于通过将与时钟偏移对应的时钟信号的数量分配到参考水平同步信号而生成的水平同步信号来生成垂直同步信号，使得可以生成其中计算偏差、温度偏差等被补偿的垂直同步信号。

附图说明

通过下面结合附图而作出的详细描述，将更清楚地理解说明性的非限制性实施例。

图1是示出根据实施例的显示装置的框图。

图2是示出包含在图1中的显示装置中的像素的电路图。

图3是示出根据实施例的信号生成器的框图。

图4和图5是用于描述根据实施例的时钟信号的分配的图。

图6是用于描述根据实施例的时钟信号的分配的图。

图7是用于描述根据实施例的时钟信号的分配的图。

图8是用于描述根据实施例的时钟信号的分配的图。

图9是用于描述根据实施例的时钟信号的分配的图。

图10是用于描述根据实施例的时钟信号的分配的图。

图11是用于描述根据实施例的时钟信号的分配的图。

图12是示出根据实施例的生成信号的方法的流程图。

具体实施方式

在下文中，将参考附图详细解释根据实施例的信号生成器、生成信号的方法和显示装置。

图1是示出根据实施例的显示装置100的框图。

参考图1，显示装置100可以包括显示面板110、扫描驱动器120、数据驱动器130、时序控制器140、信号生成器150和时钟振荡器160。

显示面板110可以显示图像。显示面板110可以包括多个像素PX。像素PX可以以大致矩阵形式排列，并且因此，像素PX可以排列在像素行和像素列中。像素PX中的每个可以发射光，并且显示面板110可以显示其中光被组合的图像。在实施例中，像素PX中的每个可以发射红光、绿光、蓝光和白光中的至少一种。

扫描驱动器120可以基于扫描控制信号SCS生成扫描信号SS。扫描驱动器120可以向像素PX提供扫描信号SS。扫描驱动器120可以向像素行顺序地提供扫描信号SS。在实施例中，扫描驱动器120可以以电路的形式形成在显示面板110上。

数据驱动器130可以基于从时序控制器140接收的数据控制信号DCS和输出图像数据ID'生成数据信号DS。数据驱动器130可以向像素PX提供数据信号DS。数据驱动器130可以向由扫描信号SS选择的像素行提供数据信号DS。在实施例中，数据驱动器130可以以驱动芯片的形式安装在显示面板110或与显示面板110电连接的电路板上。

时序控制器140可以控制扫描驱动器120的驱动和数据驱动器130的驱动。时序控制器140可以基于控制信号和输入图像数据ID生成扫描控制信号SCS、数据控制信号DCS和输出图像数据ID'。控制信号可以包括时钟信号CLK、水平同步信号HSYNC和垂直同步信号VSYNC。时序控制器140可以向扫描驱动器120提供扫描控制信号SCS，并且可以向数据驱动器130提供数据控制信号DCS和输出图像数据ID'。在实施例中，时序控制器140可以以驱动芯片的形式安装在电连接到显示面板110的电路板上。

信号生成器150可以基于时钟信号CLK和参考时钟信号CLK_R生成水平同步信号HSYNC和垂直同步信号VSYNC。具体地，信号生成器150可以对时钟信号CLK进行计数以生成水平同步信号HSYNC，并且可以对水平同步信号HSYNC进行计数以生成垂直同步信号VSYNC。信号生成器150可以向时序控制器140提供水平同步信号HSYNC和垂直同步信号VSYNC。在实施例中，信号生成器150可以以驱动芯片的形式安装在电连接到显示面板110的电路板上。

时钟振荡器160可以生成具有预定频率的时钟信号CLK。时钟振荡器160可以向时序控制器140和信号生成器150提供时钟信号CLK。

图2是示出包含在图1中的显示装置100中的像素PX的电路图。

参考图2，在实施例中，像素PX可以包括第一晶体管T1、第二晶体管T2、存储电容器CST和发光元件LE。

第一晶体管T1可以向发光元件LE提供驱动电流。第一晶体管T1的第一电极可以接收第一电源电压ELVDD，并且第一晶体管T1的第二电极可以连接到发光元件LE。第一晶体管T1的栅电极可以连接到第二晶体管T2。

第二晶体管T2可以响应于扫描信号SS向第一晶体管T1提供数据信号DS。第二晶体管T2的第一电极可以接收数据信号DS，并且第二晶体管T2的第二电极可以连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以接收扫描信号SS。

在实施例中，如图2中所示，第一晶体管T1和第二晶体管T2中的每个可以是P型晶体管。在另一实施例中，第一晶体管T1和第二晶体管T2中的至少一个可以是N型晶体管。

存储电容器CST可以保持第一晶体管T1的第一电极与栅电极之间的电压。存储电容器CST的第一电极可以连接到第一晶体管T1的第一电极，并且存储电容器CST的第二电极可以连接到第一晶体管T1的栅电极。

发光元件LE可以基于驱动电流发射光。发光元件LE的第一电极可以连接到第一晶体管T1，并且发光元件LE的第二电极可以接收第二电源电压ELVSS。

在实施例中，发光元件LE可以是有机发光二极管。在另一实施例中，发光元件LE可以是无机发光二极管或量子点发光二极管。

图2示出了其中像素PX包括两个晶体管和一个电容器的实施例，然而，本公开并不限于此。在另一实施例中，像素PX可以包括三个或更多个晶体管和/或两个或更多个电容器。

图3是示出根据实施例的信号生成器150的框图。

参考图3，信号生成器150可以通过将基于每水平时间的时钟信号的数量NUM_CLK_H生成的第一帧时钟数量NUM_CLK_FRM1与基于每帧时间的时钟信号的数量NUM_CLK_FRM生成的第二帧时钟数量NUM_CLK_FRM2进行比较来计算时钟偏移O_CLK，可以通过将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R来生成水平同步信号HSYNC，并且可以基于水平同步信号HSYNC生成垂直同步信号VSYNC。

信号生成器150可以包括参考水平同步信号生成块151、帧时钟计算块152、帧时钟比较块153、时钟分配块154、垂直同步信号生成块155、偏差检测块156和时钟补偿块157。

参考水平同步信号生成块151可以基于每水平时间的时钟信号的数量NUM_CLK_H生成参考水平同步信号HSYNC_R。每水平时间的时钟信号的数量NUM_CLK_H可以是在一个水平时间(1H)期间生成或传输的时钟信号CLK的数量。参考水平同步信号HSYNC_R中的每个可以是补偿之前的水平同步信号。参考水平同步信号生成块151可以向时钟分配块154提供参考水平同步信号HSYNC_R。

帧时钟计算块152可以基于每水平时间的时钟信号的数量NUM_CLK_H计算第一帧时钟数量NUM_CLK_FRM1。具体地，帧时钟计算块152可以通过将每水平时间的时钟信号的数量NUM_CLK_H乘以每帧时间的水平时间的数量来计算第一帧时钟数量NUM_CLK_FRM1。例如，帧时钟计算块152可以通过将每水平时间的时钟信号的数量NUM_CLK_H乘以每激活时段的水平时间的数量与每边沿时段的水平时间的数量之和来计算第一帧时钟数量NUM_CLK_FRM1。帧时钟计算块152可以向帧时钟比较块153提供第一帧时钟数量NUM_CLK_FRM1。

偏差检测块156可以通过将时钟信号CLK和参考时钟信号CLK_R进行比较来生成时钟增益G_CLK。时钟信号CLK可以从时钟振荡器160提供，并且因此，时钟信号CLK的长度或频率可以根据显示装置100的温度等而变化。参考时钟信号CLK_R可以从显示装置100的外部提供，并且可以保持恒定长度或恒定频率，而不管显示装置100的温度等如何。例如，参考时钟信号CLK_R可以从外部移动行业处理器接口(MIPI)或外部参考时钟振荡器提供。时钟增益G_CLK可以是每单位时间的时钟信号CLK的数量与每单位时间的参考时钟信号CLK_R的数量的比率。单位时间可以是诸如1水平时间(H)、1毫秒(ms)、1微秒(μs)等的预定时间。时钟增益G_CLK可以意味着根据显示装置100的温度等的时钟信号CLK的变化程度。例如，当显示装置100的温度升高时，时钟信号CLK的频率可能增大。当在时钟信号CLK中没有出现偏差时，时钟增益G_CLK可以是1，并且当在时钟信号CLK中出现偏差时，时钟增益G_CLK可以小于或大于1。偏差检测块156可以向时钟补偿块157提供时钟增益G_CLK。

时钟补偿块157可以通过将每帧时间的时钟信号的数量NUM_CLK_FRM乘以时钟增益G_CLK来计算第二帧时钟数量NUM_CLK_FRM2。每帧时间的时钟信号的数量NUM_CLK_FRM可以是在一个帧时间期间生成或传输的时钟信号CLK的数量。当时钟增益G_CLK为1时，第二帧时钟数量NUM_CLK_FRM2可以等于每帧时间的时钟信号的数量NUM_CLK_FRM，并且当时钟增益G_CLK小于或大于1时，第二帧时钟数量NUM_CLK_FRM2可以与每帧时间的时钟信号的数量NUM_CLK_FRM不同。时钟补偿块157可以向帧时钟比较块153提供第二帧时钟数量NUM_CLK_FRM2。

如上所述，时钟信号CLK的长度或频率可以根据显示装置100的温度等而变化。然而，反映了不管显示装置100的温度如何而保持恒定长度或频率的参考时钟信号CLK_R与时钟信号CLK的比率的时钟增益G_CLK可以乘以每帧时间的时钟信号的数量NUM_CLK_FRM，使得其中根据显示装置100的温度来生成偏差的每帧时间的时钟信号的数量NUM_CLK_FRM可以被补偿以生成第二帧时钟数量NUM_CLK_FRM2。

帧时钟比较块153可以通过将第一帧时钟数量NUM_CLK_FRM1与第二帧时钟数量NUM_CLK_FRM2进行比较来计算时钟偏移O_CLK。第一帧时钟数量NUM_CLK_FRM1可以是对其未补偿时钟信号CLK的偏差的每帧时间的时钟信号CLK的数量，并且第二帧时钟数量NUM_CLK_FRM2可以是对其补偿了时钟信号CLK的偏差的每帧时间的时钟信号CLK的数量。时钟偏移O_CLK可以是第一帧时钟数量NUM_CLK_FRM1与第二帧时钟数量NUM_CLK_FRM2之间的差。帧时钟比较块153可以向时钟分配块154提供时钟偏移O_CLK。

时钟分配块154可以通过将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R来生成水平同步信号HSYNC。当时钟偏移O_CLK为N时，时钟分配块154可以通过将N个时钟信号CLK分配到参考水平同步信号HSYNC_R来生成水平同步信号HSYNC。下面将参考图4至图11详细描述时钟信号CLK的分配。

在基于每水平时间的时钟信号的数量NUM_CLK_H计算的第一帧时钟数量NUM_CLK_FRM1与基于每帧时间的时钟信号的数量NUM_CLK_FRM计算的第二帧时钟数量NUM_CLK_FRM2之间可能出现偏差。然而，可以计算与第一帧时钟数量NUM_CLK_FRM1和第二帧时钟数量NUM_CLK_FRM2的偏差对应的时钟偏移O_CLK，并且与时钟偏移O_CLK对应的时钟信号CLK的数量可以被分配到参考水平同步信号HSYNC_R，基于每水平时间的时钟信号的数量NUM_CLK_H生成的参考水平同步信号HSYNC_R可以被补偿以生成水平同步信号HSYNC。

垂直同步信号生成块155可以基于水平同步信号HSYNC生成垂直同步信号VSYNC。垂直同步信号生成块155可以生成与每帧时间的水平时间的数量一样多的水平同步信号HSYNC对应的一个垂直同步信号VSYNC。

下面的表1示出了根据实施例的理想的时钟信号的数量和补偿之前的时钟信号的数量。

[表1]

/>

在表1中，帧的频率为60Hz，垂直后边沿(VBP)时段为24个水平时间(H)，激活时段为2800个水平时间(H)，垂直前边沿(VFP)时段为4个水平时间(H)，并且时钟信号CLK的频率为41.5MHz。在此情况下，与理想的水平同步信号对应的时钟信号的数量为244.5780292(＝41.5*10

在表1的实施例中，每水平时间的时钟信号的数量NUM_CLK_H可以是244，并且每帧时间的时钟信号的数量NUM_CLK_FRM可以是691,667(＝41.5*10

在表1的实施例中，信号生成器150可以通过补偿基于每水平时间的时钟信号的数量NUM_CLK_H计算的第一帧时钟数量NUM_CLK_FRM1与等于每帧时间的时钟信号的数量NUM_CLK_FRM的第二帧时钟数量NUM_CLK_FRM2之间的偏差，来生成水平同步信号HSYNC，使得可以生成其中计算偏差被补偿的垂直同步信号VSYNC。

在实施例中，第一帧时钟数量NUM_CLK_FRM1可以是9,974，每帧时间的时钟信号的数量NUM_CLK_FRM可以是10,000，并且参考时钟信号CLK_R与时钟信号CLK的比率可以是100.02％。在以上实施例中，在偏差检测块156中生成的时钟增益G_CLK可以是1.0002，在时钟补偿块157中计算的第二帧时钟数量NUM_CLK_FRM2可以是10,002(＝10,000*1.0002)，并且在帧时钟比较块153中计算的时钟偏移O_CLK可以是28(＝10,002-9,974)。在以上实施例中，时钟分配块154可以通过将28个时钟信号CLK分配到参考水平同步信号HSYNC_R来生成水平同步信号HSYNC。在以上实施例中，当每帧时间的时钟信号的数量NUM_CLK_FRM没有根据参考时钟信号CLK_R与时钟信号CLK的比率被补偿时，时钟偏移O_CLK可以是26(＝10,000-9,974)。

在以上实施例中，信号生成器150可以通过对基于每水平时间的时钟信号的数量NUM_CLK_H而计算的第一帧时钟数量NUM_CLK_FRM1与通过基于参考时钟信号CLK_R和时钟信号CLK的比率来补偿每帧时间的时钟信号的数量NUM_CLK_FRM而计算的第二帧时钟数量NUM_CLK_FRM2之间的偏差进行补偿，来生成水平同步信号HSYNC，使得可以生成其中计算偏差和温度偏差被补偿的垂直同步信号VSYNC。

在下文中，将参考图4至图11描述根据本公开的实施例的时钟信号的分配。

图4和图5是根据实施例的用于描述时钟信号的分配的图。

参考图4和图5，在实施例中，时钟分配块154可以每两个水平时间(2H)将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。例如，时钟分配块154可以每奇数编号的水平时间将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R，并且可以每偶数编号的水平时间不分配时钟信号CLK。

在实施例中，时钟分配块154可以将一个时钟信号CLK分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个。

在实施例中，分配到向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个的时钟信号CLK的数量可以是相同的。例如，时钟分配块154可以每两个水平时间(2H)分配一个时钟信号CLK。

如图5中所示，在理想的每水平时间的时钟信号CLK的数量与补偿之前的每水平时间的时钟信号CLK的数量之间可能存在偏差。因此，在基于理想的每水平时间的时钟信号CLK的数量而生成的垂直同步信号VSYNC与基于补偿之前的每水平时间的时钟信号CLK的数量而生成的垂直同步信号VSYNC之间可能出现偏差。然而，根据本公开的实施例的信号生成器150可以通过将基于每水平时间的时钟信号的数量NUM_CLK_H而生成的第一帧时钟数量NUM_CLK_FRM1与基于每帧时间的时钟信号的数量NUM_CLK_FRM而生成的第二帧时钟数量NUM_CLK_FRM2进行比较来计算时钟偏移O_CLK，可以通过将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R来生成水平同步信号HSYNC，并且可以基于水平同步信号HSYNC生成垂直同步信号VSYNC，使得可以生成其与基于理想的每水平时间的时钟信号CLK的数量而生成的垂直同步信号VSYNC的偏差被减小或实质上防止的垂直同步信号VSYNC。

图6是用于描述根据实施例的时钟信号的分配的图。

参考图6，在实施例中，时钟分配块154可以每一个水平时间(1H)将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。例如，时钟分配块154可以在每水平时间将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。

在实施例中，时钟分配块154可以从第一水平时间将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。例如，当一个帧时间包括第一水平时间至第2828水平时间时，被分配的时钟信号CLK的数量为N，并且一个时钟信号CLK被分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个，时钟分配块154可以将一个时钟信号CLK分配到第一水平时间至第N水平时间中的参考水平同步信号HSYNC_R中的每个，并且可以不将时钟信号CLK分配到第N+1水平时间至第2828水平时间中的参考水平同步信号HSYNC_R。

图7是用于描述根据实施例的时钟信号的分配的图。

参考图7，在实施例中，时钟分配块154可以每3个水平时间(3H)将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。例如，时钟分配块154可以每第(3N-2)水平时间将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R，并且可以每第(3N-1)水平时间和第3N水平时间不分配时钟信号CLK，其中N为大于0的自然数。

在参考图4至图7描述的时钟信号的分配中，描述了其中时钟分配块154每1个水平时间(1H)、每2个水平时间(2H)或每3个水平时间(3H)将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R的实施例，然而，其中时钟信号CLK被分配的时段并不限于此。在其他实施例中，时钟分配块154可以每大于或等于4个水平时间(4H)的水平时间将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。

图8是用于描述根据实施例的时钟信号的分配的图。

参考图8，在实施例中，时钟分配块154可以将两个时钟信号CLK分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个。例如，时钟分配块154可以每两个水平时间(2H)将两个时钟信号CLK分配到向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个。

图9是用于描述根据实施例的时钟信号的分配的图。

参考图9，在实施例中，时钟分配块154可以将三个时钟信号CLK分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个。例如，时钟分配块154可以每两个水平时间(2H)将三个时钟信号CLK分配到向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个。

图10是用于描述根据实施例的时钟信号的分配的图。

参考图10，在实施例中，分配到向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的至少两个参考水平同步信号HSYNC_R的时钟信号CLK的数量可以是不同的。例如，时钟分配块154可以向作为向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的一些的第一参考水平同步信号中的每个分配两个时钟信号CLK，可以向作为向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的一些的第二参考水平同步信号中的每个分配一个时钟信号CLK，并且可以不向其他的参考水平同步信号HSYNC_R分配时钟信号CLK。

图11是用于描述根据实施例的时钟信号的分配的图。

参考图11，帧时间可以包括激活时段和边沿时段，并且边沿时段可以包括垂直后边沿(VBP)时段和垂直前边沿(VFP)时段。在实施例中，时钟分配块154可以将时钟信号CLK分配到参考水平同步信号HSYNC_R之中的在边沿时段内的参考水平同步信号HSYNC_R。时钟分配块154可以不将时钟信号CLK分配到参考水平同步信号HSYNC_R之中的在激活时段中的参考水平同步信号HSYNC_R。在以上实施例中，由于时钟信号CLK没有被分配到在激活时段中的参考水平同步信号HSYNC_R，因此在激活时段中的参考水平同步信号HSYNC_R中的每个的时钟信号CLK的数量可以是相等的。因此，可以防止在其中像素PX发射光的激活时段中在像素行之间的亮度偏差的发生。

图12是示出根据实施例的生成信号的方法的流程图。

参考图3和图12，参考水平同步信号生成块151可以基于每水平时间的时钟信号的数量NUM_CLK_H生成参考水平同步信号HSYNC_R(S110)。每水平时间的时钟信号的数量NUM_CLK_H可以是在一个水平时间(1H)期间生成或传输的时钟信号CLK的数量。

帧时钟计算块152可以基于每水平时间的时钟信号的数量NUM_CLK_H计算第一帧时钟数量NUM_CLK_FRM1(S120)。具体地，帧时钟计算块152可以通过将每水平时间的时钟信号的数量NUM_CLK_H乘以每帧时间的水平时间的数量来计算第一帧时钟数量NUM_CLK_FRM1。

偏差检测块156可以通过将时钟信号CLK与从外部提供的参考时钟信号CLK_R进行比较来生成时钟增益G_CLK(S130)。时钟增益G_CLK可以是每单位时间的时钟信号CLK的数量与每单位时间的参考时钟信号CLK_R的数量的比率。

时钟补偿块157可以通过将每帧时间的时钟信号的数量NUM_CLK_FRM乘以时钟增益G_CLK来计算第二帧时钟数量NUM_CLK_FRM2(S140)。每帧时间的时钟信号的数量NUM_CLK_FRM可以是在一个帧时间期间生成或传输的时钟信号CLK的数量。

帧时钟比较块153可以通过将第一帧时钟数量NUM_CLK_FRM1与第二帧时钟数量NUM_CLK_FRM2进行比较来计算时钟偏移O_CLK(S150)。时钟偏移O_CLK可以是第一帧时钟数量NUM_CLK_FRM1与第二帧时钟数量NUM_CLK_FRM2之间的差。

时钟分配块154可以通过将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R来生成水平同步信号HSYNC(S160)。

在实施例中，时钟分配块154可以每两个水平时间(2H)将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。在另一实施例中，时钟分配块154可以每一个水平时间(1H)或每三个水平时间(3H)将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。在又一实施例中，时钟分配块154可以每大于或等于四个水平时间(4H)的水平时间将与时钟偏移O_CLK对应的时钟信号CLK的数量分配到参考水平同步信号HSYNC_R。

在实施例中，时钟分配块154可以将一个时钟信号CLK分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个。在另一实施例中，时钟分配块154可以将两个或三个时钟信号CLK分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个。

在实施例中，分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个的时钟信号CLK的数量可以是相同的。在另一实施例中，分配到参考水平同步信号HSYNC_R之中的向其分配时钟信号CLK的参考水平同步信号HSYNC_R中的每个的时钟信号CLK的数量可以是可变的。

在实施例中，时钟分配块154可以将时钟信号CLK分配到参考水平同步信号HSYNC_R之中的在边沿时段中的参考水平同步信号HSYNC_R。时钟分配块154可以不将时钟信号CLK分配到参考水平同步信号HSYNC_R之中的在激活时段中的参考水平同步信号HSYNC_R。

垂直同步信号生成块155可以基于水平同步信号HSYNC生成垂直同步信号VSYNC(S170)。垂直同步信号生成块155可以生成与每帧时间的水平时间的数量一样多的水平同步信号HSYNC对应的一个垂直同步信号VSYNC。

在现有技术中，为了生成准确的垂直同步信号，可以使用诸如锁相环(PLL)电路、延迟锁定环(DLL)电路等的时钟恢复电路。在此情况下，包括信号生成器的驱动芯片的尺寸可能增大，并且驱动芯片的功耗可能增大。

在本公开的实施例中，可以通过将基于每水平时间的时钟信号的数量而生成的第一帧时钟数量与基于每帧时间的时钟信号的数量而生成的第二帧时钟数量进行比较来计算时钟偏移，并且可以基于通过将与时钟偏移对应的时钟信号的数量分配到参考水平同步信号而生成的水平同步信号来生成垂直同步信号，使得可以生成准确的垂直同步信号，而不增加包括信号生成器的驱动芯片的尺寸和功耗。

根据实施例的显示装置可以应用于包含在计算机、笔记本计算机、移动电话、智能电话、智能平板、PMP、PDA、MP3播放器等中的显示装置。

尽管已经参考附图描述了根据实施例的信号生成器、生成信号的方法和显示装置，但是示出的实施例是示例，并且可以在不脱离所附权利要求中描述的技术精神的情况下由相关技术领域中的普通技术人员进行修改和改变。