像素电路及其驱动方法、显示基板、显示装置

本公开涉及但不限于显示技术领域，具体涉及一种像素电路及其驱动方法、显示基板、显示装置。

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

发明概述

以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

第一方面，本公开提供了一种像素电路，设置为驱动发光元件发光，所述像素电路包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路；所述像素电路的工作过程包括：第一初始化阶段、数据写入阶段、第二初始化阶段和发光阶段；

所述第一节点控制子电路，分别与第一电源端、第一复位信号端、第一初始信号端、扫描信号端、数据信号端、第一节点、第二节点和第三节点电连接，设置为在第一复位信号端的控制下，向第一节点提供第一初始信号端的信号，在扫描信号端的控制下，向第一节点提供第三节点的信号，且向第二节点提供数据信号端的信号；

所述第二节点控制子电路，分别与第二复位信号端、第二初始信号端和第四节点电连接，设置为在第二复位信号端的控制下，向第四节点提供第二 初始信号端的信号；

所述驱动子电路，分别与第一节点、第二节点和第三节点电连接，设置为在第一节点和第二节点的控制下，向第三节点提供驱动电流；

所述发光控制子电路，分别与发光信号端、第一电源端、第二节点、第三节点和第四节点电连接，设置为在发光信号端的控制下，向第二节点提供第一电源端的信号，向第四节点提供第三节点的信号；

所述发光元件，分别与第四节点和第二电源端电连接；

所述第二初始化阶段发生在所述数据写入阶段和所述发光阶段之间，所述第二复位信号端的信号在第二初始化阶段为有效电平信号，在所述第二初始化阶段，所述第二复位信号端的信号与所述发光信号端的信号互为反相信号。

在一些可能的实现方式中，所述第二节点控制子电路，还与所述第三节点电连接，还设置为在第二复位信号端的控制下，向第三节点提供第二初始信号端的信号。

在一些可能的实现方式中，所述第一复位信号端在所述第一初始化阶段为有效电平信号，所述扫描信号端在所述数据写入阶段为有效电平信号，所述发光信号端在所述发光阶段为有效电平信号；

当所述第二复位信号端的信号为有效电平信号时，所述发光信号端的信号为无效电平信号，当所述发光信号端的信号为有效电平信号时，所述第二复位信号端的信号为无效电平信号；

所述发光信号端的信号为有效电平信号的频率与所述第二复位信号端的信号为有效电平信号的频率相同。

在一些可能的实现方式中，所述第一节点控制子电路包括：第一晶体管、第二晶体管、第四晶体管和电容，所述电容包括：第一极板和第二极板；所述驱动子电路包括：第三晶体管，所述发光控制子电路包括：第五晶体管和第六晶体管；

第一晶体管的控制极与第一复位信号端电连接，第一晶体管的第一极与第一初始信号端电连接，第一晶体管的第二极与第一节点电连接；

第二晶体管的控制极与扫描信号端电连接，第二晶体管的第一极与第一节点电连接，第二晶体管的第二极与第三节点电连接；

第三晶体管的控制极与第一节点电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第三节点电连接；

第四晶体管的控制极与扫描信号端电连接，第四晶体管的第一极与数据信号端电连接，第四晶体管的第二极与第二节点电连接；

第五晶体管的控制极与发光信号端电连接，第五晶体管的第一极与第一电源端电连接，第五晶体管的第二极与第二节点电连接；

第六晶体管的控制极与发光信号端电连接，第六晶体管的第一极与第三节点电连接，第六晶体管的第二极与第四节点电连接；

电容的第一极板与第一节点电连接，电容的第二极板与第一电源端电连接。

在一些可能的实现方式中，所述第二节点控制子电路包括：第七晶体管；

第七晶体管的控制极与第二复位信号端电连接，第七晶体管的第一极与第二初始信号端电连接，第七晶体管的第二极与第四节点电连接。

在一些可能的实现方式中，所述第二节点控制子电路包括：第七晶体管和第八晶体管；

第七晶体管的控制极与第二复位信号端电连接，第七晶体管的第一极与第二初始信号端电连接，第七晶体管的第二极与第四节点电连接；

第八晶体管的控制极与第二复位信号端电连接，第八晶体管的第一极与第二初始信号端电连接，第八晶体管的第二极与第三节点电连接。

在一些可能的实现方式中，所述第一节点控制子电路包括：第一晶体管、第二晶体管、第四晶体管和电容，所述电容包括：第一极板和第二极板；所述驱动子电路包括：第三晶体管，所述发光控制子电路包括：第五晶体管和第六晶体管，所述第二节点控制子电路包括：第七晶体管；

第一晶体管的控制极与第一复位信号端电连接，第一晶体管的第一极与第一初始信号端电连接，第一晶体管的第二极与第一节点电连接；

第二晶体管的控制极与扫描信号端电连接，第二晶体管的第一极与第一节点电连接，第二晶体管的第二极与第三节点电连接；

第三晶体管的控制极与第一节点电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第三节点电连接；

第四晶体管的控制极与扫描信号端电连接，第四晶体管的第一极与数据信号端电连接，第四晶体管的第二极与第二节点电连接；

第五晶体管的控制极与发光信号端电连接，第五晶体管的第一极与第一电源端电连接，第五晶体管的第二极与第二节点电连接；

第六晶体管的控制极与发光信号端电连接，第六晶体管的第一极与第三节点电连接，第六晶体管的第二极与第四节点电连接；

第七晶体管的控制极与第二复位信号端电连接，第七晶体管的第一极与第二初始信号端电连接，第七晶体管的第二极与第四节点电连接；

电容的第一极板与第一节点电连接，电容的第二极板与第一电源端电连接。

在一些可能的实现方式中，所述第一节点控制子电路包括：第一晶体管、第二晶体管、第四晶体管和电容，所述电容包括：第一极板和第二极板；所述驱动子电路包括：第三晶体管，所述发光控制子电路包括：第五晶体管和第六晶体管，所述第二节点控制子电路包括：第七晶体管和第八晶体管；

第一晶体管的控制极与第一复位信号端电连接，第一晶体管的第一极与第一初始信号端电连接，第一晶体管的第二极与第一节点电连接；

第二晶体管的控制极与扫描信号端电连接，第二晶体管的第一极与第一节点电连接，第二晶体管的第二极与第三节点电连接；

第三晶体管的控制极与第一节点电连接，第三晶体管的第一极与第二节点电连接，第三晶体管的第二极与第三节点电连接；

第四晶体管的控制极与扫描信号端电连接，第四晶体管的第一极与数据信号端电连接，第四晶体管的第二极与第二节点电连接；

第五晶体管的控制极与发光信号端电连接，第五晶体管的第一极与第一电源端电连接，第五晶体管的第二极与第二节点电连接；

第六晶体管的控制极与发光信号端电连接，第六晶体管的第一极与第三节点电连接，第六晶体管的第二极与第四节点电连接；

第七晶体管的控制极与第二复位信号端电连接，第七晶体管的第一极与第二初始信号端电连接，第七晶体管的第二极与第四节点电连接；

第八晶体管的控制极与第二复位信号端电连接，第八晶体管的第一极与第二初始信号端电连接，第八晶体管的第二极与第三节点电连接；

电容的第一极板与第一节点电连接，电容的第二极板与第一电源端电连接。

第二方面，本公开还提供了一种显示基板，包括：基底以及依次设置在所述基底上的电路结构层和发光结构层，所述发光结构层包括：发光元件，所述电路结构层包括：阵列排布的上述的像素电路。

在一些可能的实现方式中，还包括：沿第一方向延伸，且沿第二方向排布的多条第一复位信号线、多条第二复位信号线、多条扫描信号线、多条发光信号线、多条第一初始信号线和多条第二初始信号线以及沿所述第二方向延伸，且沿所述第一方向排布的多条第一电源线和多条数据信号线；所述第一方向与所述第二方向相交；

所述像素电路的第一复位信号端与第一复位信号线电连接，第二复位信号端与第二复位信号线电连接，扫描信号端与扫描信号线电连接，发光信号端与发光信号线电连接，第一初始信号端与第一初始信号线电连接，第二初始信号端与第二初始信号线电连接，第一电源端与第一电源线电连接，数据信号端与数据信号线电连接。

在一些可能的实现方式中，当所述像素电路包括：第一晶体管至第八晶体管以及电容时，所述电路结构层包括：依次叠设在所述基底上的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、平坦层和第四导电层；

所述半导体层包括：位于至少一个像素电路中的第一晶体管的有源层至第八晶体管的有源层；

所述第一导电层包括：第一复位信号线、第二复位信号线、扫描信号线、 发光信号线以及位于至少一个像素电路的电容的第一极板和第一晶体管的控制极至第八晶体管的控制极；

所述第二导电层包括：第一初始信号线、第二初始信号线以及位于至少一个像素电路中的电容的第二极板，其中，位于同一行的相邻像素电路的电容的第二极板连接；

所述第三导电层包括：第一晶体管的第一极和第二极、第二晶体管的第一极、第四晶体管的第一极、第五晶体管的第一极、第六晶体管的第二极、第七晶体管的第一极和第二极以及第八晶体管的第一极和第二极；

所述第四导电层包括：第一电源线和数据信号线。

在一些可能的实现方式中，所述晶体管的有源层包括：沟道区域以及分别位于所述沟道区域的两侧的第一电极连接部和第二电极连接部；

所述第三晶体管的有源层的第一电极连接部复用为第三晶体管的第一极、第四晶体管的第二极和第五晶体管的第二极；

所述第三晶体管的有源层的第二电极连接部复用为第二晶体管的第二极、第三晶体管的第二极和第六晶体管的第一极。

在一些可能的实现方式中，像素电路所连接的第一复位信号线和扫描信号线位于像素电路的第一极板的同一侧，且第一复位信号线位于扫描信号线远离像素电路的第一极板的一侧；

像素电路所连接的发光信号线和第二复位信号线位于像素电路的第一极板远离扫描信号线的一侧，且第二复位信号线位于发光信号线远离像素电路的第一极板的一侧；

像素电路所连接的第一初始信号线和第二初始信号线分别位于像素电路的电容的第二极板的相对设置的两侧，第i-1行像素电路所连接的第二初始信号线位于第i行像素电路所连接的第一初始信号线和第i行像素电路的电容的第二极板之间；

第i行像素电路所连接的第一复位信号线在基底上的正投影位于第i行像素电路所连接的第一初始信号线在基底上的正投影和第i-1行像素电路所连接的第二初始信号线在基底上的正投影之间；

第i行像素电路所连接的扫描信号线在基底上的正投影位于第i-1行像素电路所连接的第二初始信号线在基底上的正投影和第i行像素电路的电容的第二极板在基底上的正投影之间。

在一些可能的实现方式中，所述第一初始信号线包括：间隔设置，且沿第一方向排布的多个第一初始主体部和多个第一初始连接部，所述第一初始连接部设置为连接相邻两个第一初始主体部；

所述第一初始主体部沿第二方向的长度大于所述第一初始连接部沿第二方向的长度；

所述第一初始主体部在基底上的正投影与第一晶体管的有源层在基底上的正投影部分交叠，所述第一初始连接部在基底上的正投影与第一晶体管的有源层在基底上的正投影不存在交叠区域。

在一些可能的实现方式中，所述第二初始信号线包括：沿第一方向延伸的第二初始主体部以及位于第二初始主体部第一侧的第一连接部和位于第二初始主体部第二侧的第二连接部和第三连接部，其中，所述第一侧和所述第二侧相对设置，所述第一侧为靠近所述第二初始信号线连接的像素电路的电容的第二极板的一侧；

所述第一连接部沿第二方向延伸，且在基底上的正投影与第一晶体管的有源层在基底上的正投影至少部分交叠；

所述第二连接部沿第二方向延伸，且在基底上的正投影与第二晶体管的有源层在基底上的正投影至少部分交叠；

所述第三连接部沿第二方向延伸，且在基底上的正投影与第一晶体管的有源层和第二晶体管的有源层在基底上的正投影不存在交叠区域；

所述第二初始信号线的第三连接部在基底上的正投影位于第二晶体管的第一极在基底上的正投影和数据信号线在基底上的正投影之间。

在一些可能的实现方式中，所述第一绝缘层、所述第二绝缘层和所述第三绝缘层开设有第一过孔至第八过孔，第三过孔暴露出第三晶体管的有源层的第二电极连接部，第四过孔暴露出第四晶体管的有源层，第八过孔暴露出第八晶体管的有源层；

所述第八晶体管的第二极包括：相互连接的电极主体部和电极延伸部，其中，所述电极主体部沿第二方向延伸，所述电极主体部与所述电极延伸部之间的夹角大于或者等于90度，或者小于180度；

所述电极主体部通过第八过孔与第八晶体管的有源层电连接，且在基底上的正投影与像素电路所连接的发光信号线和电容的第二极板在基底上的正投影部分交叠；

所述电极延伸部通过第三过孔与第三晶体管的有源层的第二电极连接部电连接。

在一些可能的实现方式中，与像素电路位于同一行的相邻像素电路包括：第一相邻像素电路和第二相邻像素电路，所述第一相邻像素电路位于像素电路所连接的第一电源线远离数据信号线的一侧，所述第二相邻像素电路位于像素电路所连接的数据信号线远离第一电源线的一侧；

沿第二方向延伸的一条虚拟直线分别穿过像素电路的所述第八晶体管的有源层和第一相邻像素电路的第四过孔；

沿第二方向延伸的一条虚拟直线分别穿过像素电路的所述电极主体部和第一相邻像素电路的第四过孔。

在一些可能的实现方式中，像素电路所连接的第一电源线在基底上的正投影位于像素电路所连接的数据信号线在基底上的正投影与像素电路的第一晶体管的第二极在基底上的正投影之间；

所述第一电源线在基底上的正投影与所述第二初始信号线的第三连接部在基底上的正投影至少部分交叠；

所述数据信号线在基底上的正投影与所述数据信号线所连接的像素电路的第一相邻像素电路的电极主体部在基底上的正投影至少部分交叠。

在一些可能的实现方式中，至少一个发光元件包括：阳极、有机发光层和阴极；所述发光结构层包括：依次叠设在所述基底上的阳极层、像素定义层、有机结构层和阴极层；所述阳极层包括：阳极，所述有机结构层包括：有机发光层，所述阴极层包括：阴极；

所述发光元件包括：第一发光元件、第二发光元件、第三发光元件和第 四发光元件，所述第一发光元件发红光，所述第二发光元件发蓝光，所述第三发光元件和所述第四发光元件发绿光；所述第二发光元件的阳极的面积大于所述第一发光元件的阳极的面积，所述第三发光元件的阳极与所述第四发光元件的阳极关于沿所述第一方向延伸的一条虚拟直线对称；

沿第一方向延伸的一条虚拟直线经过所述第一发光元件的阳极和所述第二发光元件的阳极，沿第二方向延伸的一条虚拟直线经过所述第一发光元件的阳极和所述第二发光元件的阳极，沿第一方向延伸的一条虚拟直线经过所述第三发光元件的阳极和所述第四发光元件的阳极，沿第二方向延伸的一条虚拟直线经过所述第三发光元件的阳极和所述第四发光元件的阳极，所述第一发光元件的阳极的周围设置有四个第二发光元件的阳极以及两个第三发光元件的阳极和两个第四发光元件的阳极；

至少一个第二发光元件的阳极的边界的形状包括至少一个圆角；

所述像素定义层包括：第一阳极过孔至第四阳极过孔，所述第一阳极过孔暴露出第一发光元件的阳极，所述第二阳极过孔暴露出第二发光元件的阳极，所述第三阳极过孔暴露出第三发光元件的阳极，所述第四阳极过孔暴露出第四发光元件的阳极；

所述第二阳极过孔的边界的形状包括：多个圆角，多个圆角中的其中一个圆角位于第二阳极过孔远离所围设的第一阳极过孔的一侧，围设在所述第一阳极过孔周围的四个所述第二阳极过孔的远离所述第一阳极过孔的圆角组成圆角棱形的四个圆角，且所述第一阳极过孔经过所述圆角棱形的中线。

第三方面，本公开还提供了一种显示装置，包括：上述显示基板。

第四方面，本公开还提供了一种像素电路的驱动方法，设置为驱动上述像素电路，所述方法包括：

在第一初始化阶段，第一节点控制子电路在第一复位信号端的控制下，向第一节点提供第一初始信号端的信号；

在数据写入阶段，第一节点控制子电路在扫描信号端的控制下，向第一节点提供第三节点的信号，且向第二节点提供数据信号端的信号；

在第二初始化阶段，第二节点控制子电路在第二复位信号端的控制下， 向第四节点提供第二初始信号端的信号；

在发光阶段，驱动子电路在第一节点和第二节点的控制下，向第三节点提供驱动电流，发光控制子电路在发光信号端的控制下，向第二节点提供第一电源端的信号，且向第四节点提供第三节点的信号。

在一些可能的实现方式中，还包括：在第二初始化阶段，第二节点控制子电路在第二复位信号端的控制下，向第三节点提供第二初始信号端的信号。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图概述

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为本公开实施例提供的显示基板中的像素电路的结构示意图；

图2为一种示例性实施例提供的像素电路的结构示意图；

图3为一种示例性实施例提供的像素电路的等效电路图；

图4为另一示例性实施例提供的像素电路的等效电路图；

图5为像素电路的工作时序图；

图6为形成半导体层图案后的示意图；

图7A为第一导电层图案的示意图；

图7B为形成第一导电层图案后的示意图；

图8A为第二导电层图案的示意图；

图8B为形成第二导电层图案后的示意图；

图9A为第三绝缘层图案的示意图；

图9B为形成第三绝缘层图案后的示意图；

图10A为第三导电层图案的示意图；

图10B为形成第三导电层图案后的示意图；

图11A为平坦层图案的示意图；

图11B为形成平坦层图案后的示意图；

图12A为第四导电层图案的示意图；

图12B为形成第四导电层图案后的示意图；

图13A为阳极层图案的示意图；

图13B为形成阳极层图案后的示意图；

图14A为像素定义层图案的示意图；

图14B为形成像素定义层图案后的示意图。

详述

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计

在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参 照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

显示装置包括驱动发光元件发光的像素电路。显示装置显示面板具有两种驱动模式。第一驱动模式和第二驱动模式，第一驱动模式的刷新率(又称显示频率)低于第二驱动模式的刷新率。该第一驱动模式可被称为低频驱动模式，第二驱动模式可被称为高频驱动模式。在低频驱动模式中，一个显示帧包括一个刷新帧(refresh frame)(又称写入帧)和至少一个保持帧。在该驱动模式下，显示面板在刷新帧中刷新显示数据，在保持帧中保持在刷新帧中刷新的显示数据。当显示装置从高频驱动模式切换到低频驱动模式时，尤其是在低灰阶显示时，由于像素电路中的部分节点的在写入帧和保持帧的电位差异较大，使得发光元件的发光亮度不一致，导致显示装置存在闪烁的问题，显示效果不佳。

图1为本公开实施例提供的显示基板中的像素电路的结构示意图。如图1所示，本公开实施例提供的像素电路，设置为驱动发光元件发光，像素电路包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路；像素电路的工作过程包括：第一初始化阶段、数据写入阶段、第二初始化阶段和发光阶段。

在一种示例性实施例中，第一节点控制子电路，分别与第一电源端VDD、第一复位信号端Reset1、第一初始信号端INIT1、扫描信号端Gate、数据信号端Data、第一节点N1、第二节点N2和第三节点N3电连接，设置为在第一复位信号端Reset1的控制下，向第一节点N1提供第一初始信号端INIT1的信号，在扫描信号端Gate的控制下，向第一节点N1提供第三节点N3的信号，且向第二节点N2提供数据信号端Data的信号；第二节点控制子电路，分别与第二复位信号端Reset2、第二初始信号端INIT2和第四节点N4电连接，设置为在第二复位信号端Reset2的控制下，向第四节点N4提供第二初始信号端INIT2的信号；驱动子电路，分别与第一节点N1、第二节点N2和第三节点N3电连接，设置为在第一节点N1和第二节点N2的控制下，向第 三节点N3提供驱动电流；发光控制子电路，分别与发光信号端EM、第一电源端VDD、第二节点N2、第三节点N3和第四节点N4电连接，设置为在发光信号端EM的控制下，向第二节点N2提供第一电源端VDD的信号，向第四节点N4提供第三节点N3的信号。

本公开中，第二初始化阶段发生在数据写入阶段和发光阶段之间，第二复位信号端Reset2的信号在第二初始化阶段为有效电平信号。

本公开中，在第二初始化阶段，第二复位信号端Reset2的信号与发光信号端EM的信号互为反相信号。即第二复位信号端Reset2的信号为高电平信号时，发光信号端EM的信号为低电平信号，当第二复位信号端Reset2的信号为低电平信号时，发光信号端EM的信号为高电平信号。

在一种示例性实施例中，发光元件，分别与第四节点N4和第二电源端VSS电连接。

在一种示例性实施例中，第一电源端VDD持续提供高电平信号，第二电源端VSS持续提供低电平信号。

在一种示例性实施例中，像素电路在一帧显示时包括：一个第一初始化阶段、一个数据写入阶段、多个第二初始化阶段和多个发光阶段。其中，写入帧可以为第一个发光信号端EM的信号为无效电平信号的时间段，即在写入帧会写入数据信号，保持帧可以为其余的发光信号端EM的信号为无效电平信号的时间段，即在保持帧，不会写入数据信号。

在一种示例性实施例中，当发光信号端EM的信号为有效电平时，第二复位信号端为无效电平，当发光信号端为无效电平时，第二复位信号端为有效电平。

在一种示例性实施例中，无论是在写入帧还是保持帧，每个发光阶段发生之前，都会发生第二初始化阶段，即发光信号端的信号为有效电平信号的频率与第二复位信号端的信号为有效电平信号的频率相同。

在一种示例性实施例中，当第二复位信号端Reset2的信号为有效电平信号时，发光信号端EM的信号为无效电平信号。

在一种示例性实施例中，当发光信号端EM的信号为有效电平信号时， 第二复位信号端Reset2的信号为无效电平信号。当发光信号端EM的信号为无效电平信号时，第二复位信号端Reset2的信号在第一时间段为有效电平信号，其中，第一时间段位于发光信号端EM的信号为无效电平信号的持续时间内，且第一时间段的持续时间小于发光信号端EM的信号为无效电平信号的持续时间。

在一种示例性实施例中，在第一初始化阶段，第一复位信号端Reset1的信号为有效电平信号，第二复位信号端Reset2、扫描信号端Gate和发光信号端EM的信号为无效电平信号。

在一种示例性实施例中，在数据写入阶段，扫描信号端Gate的信号为有效电平信号，第一复位信号端Reset1、第二复位信号端Reset2和发光信号端EM的信号为无效电平信号。

在一种示例性实施例中，在第二初始化阶段，第一复位信号端Reset1、扫描信号端Gate和发光信号端EM的信号为无效电平信号。

在一种示例性示例中，在发光阶段，发光信号端EM的信号为有效电平信号，第一复位信号端Reset1、第二复位信号端Reset2和扫描信号端Gat的信号为无效电平信号。

在一种示例性实施例中，发光元件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。

在一种示例性实施例中，有机发光层可以包括叠设的空穴注入层(Hole Injection Layer，简称HIL)、空穴传输层(Hole Transport Layer，简称HTL)、电子阻挡层(Electron Block Layer，简称EBL)、发光层(Emitting Layer，简称EML)、空穴阻挡层(Hole Block Layer，简称HBL)、电子传输层(Electron Transport Layer，简称ETL)和电子注入层(Electron Injection Layer，简称EIL)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。

在一种示例性实施例中，有机发光二极管的阳极与第四节点N4电连接，有机发光元件的阴极与第二电源端VSS电连接。

本公开实施例提供的像素电路设置为驱动发光元件发光，像素电路包括：第一节点控制子电路、第二节点控制子电路，发光控制子电路和驱动子电路；像素电路的工作过程包括：第一初始化阶段、数据写入阶段、第二初始化阶段和发光阶段；第一节点控制子电路，分别与第一电源端、第一复位信号端、第一初始信号端、扫描信号端、数据信号端、第一节点、第二节点和第三节点电连接，设置为在第一复位信号端的控制下，向第一节点提供第一初始信号端的信号，在扫描信号端的控制下，向第一节点提供第三节点的信号，且向第二节点提供数据信号端的信号；第二节点控制子电路，分别与第二复位信号端、第二初始信号端和第四节点电连接，设置为在第二复位信号端的控制下，向第四节点提供第二初始信号端的信号；驱动子电路，分别与第一节点、第二节点和第三节点电连接，设置为在第一节点和第二节点的控制下，向第三节点提供驱动电流；发光控制子电路，分别与发光信号端、第一电源端、第二节点、第三节点和第四节点电连接，设置为在发光信号端的控制下，向第二节点提供第一电源端的信号，向第四节点提供第三节点的信号；发光元件，分别与第四节点和第二电源端电连接；第二初始化阶段发生在数据写入阶段和发光阶段之间，第二复位信号端的信号在第二初始化阶段为有效电平信号，在第二初始化阶段，第二复位信号端的信号与发光信号端的信号互为反相信号。本公开中在发生在数据写入阶段和发光阶段之间的第二初始阶段对第四节点进行复位，可以保证第四节点在写入帧和保持帧的电位一致性，保证显示基板在写入帧和保持帧的发光元件的亮度的均一性，可以提升显示基板的显示效果。

图2为一种示例性实施例提供的像素电路的结构示意图。如图2所示，在一种示例性实施例中，第二节点控制子电路，还与第三节点N3电连接，还设置为在第二复位信号端Reset2的控制下，向第三节点N3提供第二初始信号端INIT2的信号。本公开中在发生在数据写入阶段和发光阶段之间的第二初始阶段对第三节点进行复位，可以保证第三节点在写入帧和保持帧的电位一致性，保证显示基板在写入帧和保持帧的发光元件的亮度的均一性，可 以提升显示基板的显示效果。

图3为一种示例性实施例提供的像素电路的等效电路图，图4为另一示例性实施例提供的像素电路的等效电路图。如图3和图4所示，在一种示例性实施例中，第一节点控制子电路可以包括：第一晶体管T1、第二晶体管T2、第四晶体管T4和电容C，电容C包括：第一极板C1和第二极板C2。其中，第一晶体管T1的控制极与第一复位信号端Reset1电连接，第一晶体管T1的第一极与第一初始信号端INIT1电连接，第一晶体管T1的第二极与第一节点N1电连接；第二晶体管T2的控制极与扫描信号端Gate电连接，第二晶体管T2的第一极与第一节点N1电连接，第二晶体管T2的第二极与第三节点N3电连接；第四晶体管T4的控制极与扫描信号端Gate电连接，第四晶体管T4的第一极与数据信号端Data电连接，第四晶体管T4的第二极与第二节点N2电连接，电容C的第一极板C1与第一节点N1电连接，电容C的第二极板C2与第一电源端VDD电连接。

在一种示例性实施例中，第一节点控制子电路可以包括：两个串联的第一晶体管，两个第一晶体管可以减少像素电路的漏电流，避免其中一个第一晶体管无法正常工作时造成了像素电路的异常，提升了像素电路的可靠性，第一节点控制子电路还可以包括一个第一晶体管，可以实现其功能即可。

在一种示例性实施例中，第一节点控制子电路可以包括：两个串联的第二晶体管，两个第二晶体管可以减少像素电路的漏电流，避免其中一个第二晶体管无法正常工作时造成了像素电路的异常，提升了像素电路的可靠性，第一节点控制子电路还可以包括一个第二晶体管，可以实现其功能即可。

在一种示例性实施例中，如图3和图4所示，驱动子电路可以包括：第三晶体管T3。其中，第三晶体管T3的控制极与第一节点N1电连接，第三晶体管T3的第一极与第二节点N2电连接，第三晶体管T3的第二极与第三节点N3电连接。

第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源端VDD与第二电源端VSS之间流经的驱动电流。

在一种示例性实施例中，如图3和图4所示，发光控制子电路可以包括： 第五晶体管T5和第六晶体管T6。其中，第五晶体管T5的控制极与发光信号端EM电连接，第五晶体管T5的第一极与第一电源端VDD电连接，第五晶体管T5的第二极与第二节点N2电连接；第六晶体管T6的控制极与发光信号端EM电连接，第六晶体管T6的第一极与第三节点N3电连接，第六晶体管T6的第二极与第四节点N4电连接。

第五晶体管T5和第六晶体管T6可以称为发光晶体管。当发光信号端EM的信号为有效电平信号时，第五晶体管T5和第六晶体管T6通过在第一电源端VDD与第二电源端VSS之间形成驱动电流路径而使发光元件发光。

图3和图4中示出了第一节点控制子电路、发光控制子电路和驱动子电路的一个示例性结构。本领域技术人员容易理解是，第一节点控制子电路、发光控制子电路和驱动子电路的实现方式不限于此。

在一种示例性实施例中，如图3所示，第二节点控制子电路可以包括：第七晶体管T7。其中，第七晶体管T7的控制极与第二复位信号端Reset2电连接，第七晶体管T7的第一极与第二初始信号端INIT2电连接，第七晶体管T7的第二极与第四节点N4电连接。

在一种示例性实施例中，如图4所示，第二节点控制子电路可以包括：第七晶体管T7和第八晶体管T8。其中，第七晶体管T7的控制极与第二复位信号端Reset2电连接，第七晶体管T7的第一极与第二初始信号端INIT2电连接，第七晶体管T7的第二极与第四节点N4电连接；第八晶体管T8的控制极与第二复位信号端Reset2电连接，第八晶体管T8的第一极与第二初始信号端INIT2电连接，第八晶体管T8的第二极与第三节点N3电连接。

在一种示例性实施例中，如图3所示，第一晶体管T1至第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。第一晶体管T1至第七晶体管T7的晶体管类型相同，像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。

在一种示例性实施例中，第一晶体管T1至第七晶体管T7可以包括P型晶体管和N型晶体管。

在一种示例性实施例中，第一晶体管T1至第七晶体管T7可以为低温多晶硅晶体管。

在一种示例性实施例中，第一晶体管T1至第七晶体管T7中的部分晶体管可以为氧化物晶体管，部分晶体管可以为低温多晶硅晶体管。氧化物晶体管可以减少漏电流，提升像素电路的性能，可以降低像素电路的功耗。

在一种示例性实施例中，如图4所示，第一晶体管T1至第八晶体管T8可以是P型晶体管，或者可以是N型晶体管。第一晶体管T1至第八晶体管T8的晶体管类型相同，像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。

在一种示例性实施例中，第一晶体管T1至第八晶体管T8可以包括P型晶体管和N型晶体管。

在一种示例性实施例中，第一晶体管T1至第八晶体管T8可以为低温多晶硅晶体管。

在一种示例性实施例中，第一晶体管T1至第八晶体管T8部分晶体管可以为氧化物晶体管，部分晶体管可以为低温多晶硅晶体管。氧化物晶体管可以减少漏电流，提升像素电路的性能，可以降低像素电路的功耗。

下面通过图3示例的像素电路的工作过程说明本公开示例性实施例。

图5为像素电路的工作时序图，图5是以第一晶体管T1至第七晶体管T7为P型晶体管为例进行说明的，图3中的像素电路包括第一晶体管T1到第七晶体管T7、1个电容C和9个信号端(数据信号端Data、扫描信号端Gate、第一复位信号端Reset1、第二复位信号端Reset2、发光信号端EM、第一初始信号端INIT1、第二初始信号端INIT2、第一电源端VDD和第二电源端VSS)。图3的像素电路的工作过程可以包括：

第一阶段S1，称为第一初始化阶段，第一复位信号端Reset1为低电平信号，扫描信号端Gate、第二复位信号端Reset2和发光信号端EM的信号均为高电平信号。第一复位信号端Reset1的信号为低电平信号，第一晶体管T1导通，第一初始信号端INIT1的信号提供至第一节点N1，对第一节点N1进行进行初始化(复位)，清空其内部的预存电压，完成初始化。扫描信号端Gate、第二复位信号端Reset2和发光信号端EM的信号均为高电平信号，第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶 体管T7截止，此阶段，发光元件L不发光。

第二阶段S2、称为数据写入阶段或者阈值补偿阶段，扫描信号端Gate的信号为低电平信号，第一复位信号端Reset1、第二复位信号端Reset2和发光信号端EM的信号为高电平信号，数据信号端Data输出数据电压。此阶段由于第一节点N1为低电平信号，因此第三晶体管T3导通。扫描信号端Gate的信号为低电平信号，第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4使得数据信号端Data输出的数据电压经过第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第一节点N1，并将数据信号端Data输出的数据电压与第三晶体管T3的阈值电压之差充入电容C，直至第一节点N1的电压为Vd-|Vth|，Vd为数据信号端Data输出的数据电压，Vth为第三晶体管T3的阈值电压。第一复位信号端Reset1、第二复位信号端Reset2和发光信号端EM的信号为高电平信号，第一晶体管T1、第五晶体管T5、第六晶体管T6和第七晶体管T7截止。此阶段，发光元件L不发光。

第三阶段S3，称为第二初始化阶段，第二复位信号端Reset2为低电平信号，扫描信号端Gate、第一复位信号端Reset1和发光信号端EM的信号均为高电平信号。第二复位信号端Reset2的信号为低电平信号，第七晶体管T7导通，第二初始信号端INIT2的信号提供至第四节点N4，对发光元件的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。扫描信号端Gate、第一复位信号端Reset1和发光信号端EM的信号均为高电平信号，第一晶体管T1、第二晶体管T2、第四晶体管T4和第五晶体管T5截止，此阶段，发光元件L不发光。

第四阶段S4、称为发光阶段，发光信号端EM的信号为低电平信号，第一复位信号端Reset1、第二复位信号端Reset2和扫描信号端Gate的信号为高电平信号。第一复位信号端Reset1、第二复位信号端Reset2和扫描信号端Gate的信号为高电平信号，第一晶体管T1、第二晶体管T2、第四晶体管T4和第七晶体管T7截止。发光信号端EM的信号为低电平信号，第五晶体管T5和第六晶体管T6导通，第一电源端VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光元件L的第一极提供 驱动电压，驱动发光元件L发光。

在像素电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由控制极和第一极之间的电压差决定。由于第一节点N1的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的控制极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号端Data输出的数据电压，Vdd为第一电源端VDD输出的电源电压。

图3提供的像素电路将第四节点的初始化设置在数据写入阶段之后，保证在发光阶段之前，第四节点的电位被初始化，使得像素电路在写入帧和保持帧的第四节点的电位保持一致，减小了第四节点的电位的跳变量，保证了写入帧和保持帧的显示均一性，改善了显示基板的闪烁问题，提升了显示基板的显示效果。

图4提供的像素电路的工作时序如图5所示，图4提供的像素电路的工作过程与图3提供的像素电路的工作过程不同之处在于，图4提供的像素电路在第二初始化阶段，第八晶体管T8导通，第二初始信号端INIT2的信号提供至第三节点N3，对第三节点N3进行初始化(复位)，清空其内部的预存电压，完成初始化。即图4在第二初始化阶段，对第三节点N3和第四阶段N4均进行了初始化。

图4提供的像素电路将第三节点和第四节点的初始化设置在数据写入阶段之后，保证在发光阶段之前，第三节点和第四节点的电位被初始化，使得像素电路在写入帧和保护帧的第三节点的电位保持一致以及第四节点的电位保持一致，减小了第三节点和第四节点的电位的跳变量，保证了写入帧和保持帧的显示均一性，改善了显示基板的闪烁问题，提升了显示基板的显示效果。

经过测试，图4提供的像素电路对于显示基板的闪烁问题的改善效果要强于图3提供的像素电路对于显示基板的闪烁问题的改善效果。

本公开实施例还提供一种显示基板，包括：基底以及依次设置在基底上的电路结构层和发光结构层，发光结构层包括：发光元件，电路结构层包括：阵列排布的，且设置为驱动发光元件发光的像素电路。

其中，像素电路为前述任一个实施例提供的像素电路，实现原理和实现效果类似，在此不再赘述。

在一种示例性实施例中，显示基板可以为低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板或低温多晶硅(Low Temperature Poly-silicon，简称LTPS)显示基板。

在一种示例性实施例中，基底可以为刚性基底或柔性基底，其中，刚性基底可以为但不限于玻璃、导电箔片中的一种或多种；柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在一种示例性实施例中，发光结构层包括：依次叠设在基底上的阳极层、像素定义层、有机结构层和阴极层；所述阳极层包括：阳极，所述有机结构层包括：有机发光层，所述阴极层包括：阴极。

在一种示例性实施例中，发光元件包括：第一发光元件、第二发光元件、第三发光元件和第四发光元件，所述第一发光元件发红光，所述第二发光元件发蓝光，所述第三发光元件和所述第四发光元件发绿光；所述第二发光元件的阳极的面积大于所述第一发光元件的阳极的面积，所述第三发光元件的阳极与所述第四发光元件的阳极关于沿所述第一方向延伸的一条虚拟直线对称。

在一种示例性实施例中，沿第一方向延伸的一条虚拟直线经过所述第一发光元件的阳极和所述第二发光元件的阳极，沿第二方向延伸的一条虚拟直线经过所述第一发光元件的阳极和所述第二发光元件的阳极，沿第一方向延伸的一条虚拟直线经过所述第三发光元件的阳极和所述第四发光元件的阳极，沿第二方向延伸的一条虚拟直线经过所述第三发光元件的阳极和所述第四发光元件的阳极，所述第一发光元件的阳极的周围设置有四个第二发光元件的阳极以及两个第三发光元件的阳极和两个第四发光元件的阳极。

在一种示例性实施例中，至少一个第二发光元件的阳极的边界的形状包 括至少一个圆角。

在一种示例性实施例中，像素定义层包括：第一阳极过孔至第四阳极过孔，所述第一阳极过孔暴露出第一发光元件的阳极，所述第二阳极过孔暴露出第二发光元件的阳极，所述第三阳极过孔暴露出第三发光元件的阳极，所述第四阳极过孔暴露出第四发光元件的阳极；

在一种示例性实施例中，第二阳极过孔的边界的形状包括：多个圆角，多个圆角中的其中一个圆角位于第二阳极过孔远离所围设的第一阳极过孔的一侧，围设在所述第一阳极过孔周围的四个所述第二阳极过孔的远离所述第一阳极过孔的圆角组成圆角棱形的四个圆角，且所述第一阳极过孔经过所述圆角棱形的中线。

在一种示例性实施例中，显示基板还可以包括：沿第一方向延伸，且沿第二方向排布的多条第一复位信号线、多条第二复位信号线、多条扫描信号线、多条发光信号线、多条第一初始信号线和多条第二初始信号线以及沿第二方向延伸，且沿第一方向排布的多条第一电源线和多条数据信号线；第一方向与第二方向相交。

在一种示例性实施例中，像素电路的第一复位信号端与第一复位信号线电连接，第二复位信号端与第二复位信号线电连接，扫描信号端与扫描信号线电连接，发光信号端与发光信号线电连接，第一初始信号端与第一初始信号线电连接，第二初始信号端与第二初始信号线电连接，第一电源端与第一电源线电连接，数据信号端与数据信号线电连接。

在一种示例性实施例中，当像素电路为图4提供的像素电路时，电路结构层可以包括：依次叠设在基底上的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、平坦层和第四导电层。

在一种示例性实施例中，半导体层可以包括：位于至少一个像素电路中的第一晶体管的有源层至第八晶体管的有源层。

在一种示例性实施例中，第一导电层可以包括：第一复位信号线、第二复位信号线、扫描信号线、发光信号线以及位于至少一个像素电路的电容的第一极板和第一晶体管的控制极至第八晶体管的控制极。

在一种示例性实施例中，第二导电层可以包括：第一初始信号线、第二初始信号线以及位于至少一个像素电路中的电容的第二极板，其中，位于同一行的相邻像素电路的电容的第二极板电连接；

在一种示例性实施例中，第三导电层可以包括：第一晶体管的第一极和第二极、第二晶体管的第一极、第四晶体管的第一极、第五晶体管的第一极、第六晶体管的第二极、第七晶体管的第一极和第二极和第八晶体管的第一极和第二极。

在一种示例性实施例中，第四导电层可以包括：第一电源线和数据信号线。

在一种示例性实施例中，晶体管的有源层包括：沟道区域以及分别位于沟道区域的两侧的第一电极连接部和第二电极连接部。其中，第三晶体管的有源层的第一电极连接部复用为第三晶体管的第一极、第四晶体管的第二极和第五晶体管的第二极；第三晶体管的有源层的第二电极连接部复用为第二晶体管的第二极、第三晶体管的第二极和第六晶体管的第一极。

在一种示例性实施例中，像素电路所连接的第一复位信号线和扫描信号线位于像素电路的第一极板的同一侧，且第一复位信号线位于扫描信号线远离像素电路的第一极板的一侧。

在一种示例性实施例中，像素电路所连接的发光信号线和第二复位信号线位于像素电路的第一极板远离扫描信号线的一侧，且第二复位信号线位于发光信号线远离像素电路的第一极板的一侧。

在一种示例性实施例中，像素电路所连接的第一初始信号线和第二初始信号线分别位于像素电路的电容的第二极板的相对设置的两侧，第i-1行像素电路所连接的第二初始信号线位于第i行像素电路所连接的第一初始信号线和第i行像素电路的电容的第二极板之间。

在一种示例性实施例中，第i行像素电路所连接的第一复位信号线在基底上的正投影位于第i行像素电路所连接的第一初始信号线在基底上的正投影和第i-1行像素电路所连接的第二初始信号线在基底上的正投影之间。

在一种示例性实施例中，第i行像素电路所连接的扫描信号线在基底上 的正投影位于第i-1行像素电路所连接的第二初始信号线在基底上的正投影和第i行像素电路的电容的第二极板在基底上的正投影之间。

在一种示例性实施例中，第一初始信号线包括：间隔设置，且沿第一方向排布的多个第一初始主体部和第一初始连接部，第一初始连接部设置为连接相邻两个第一初始主体部。

在一种示例性实施例中，第一初始主体部沿第二方向的长度大于第一初始连接部沿第二方向的长度。

在一种示例性实施例中，第一初始主体部在基底上的正投影与第一晶体管的有源层在基底上的正投影部分交叠，第一初始连接部在基底上的正投影与第一晶体管的有源层在基底上的正投影不存在交叠区域。

在一种示例性实施例中，第二初始信号线包括：沿第一方向延伸的第二初始主体部以及位于第二初始主体部第一侧的第一连接部和位于第二初始主体部第二侧的第二连接部和第三连接部，其中，第一侧和第二侧相对设置，第i-1条第二初始信号线的第一侧为靠近第i条第一初始信号线的一侧。

在一种示例性实施例中，第一连接部沿第二方向延伸，且在基底上的正投影与第一晶体管的有源层在基底上的正投影至少部分交叠；

在一种示例性实施例中，第二连接部沿第二方向延伸，且在基底上的正投影与第二晶体管的有源层在基底上的正投影至少部分交叠；

在一种示例性实施例中，第三连接部沿第二方向延伸，且在基底上的正投影与第一晶体管的有源层和第二晶体管的有源层在基底上的正投影不存在交叠区域。

在一种示例性实施例中，第二初始信号线的第三连接部在基底上的正投影位于第二晶体管的第一极在基底上的正投影和数据信号线在基底上的正投影之间。

在一种示例性实施例中，第一绝缘层、第二绝缘层和第三绝缘层开设有第一过孔至第八过孔，第三过孔暴露出第三晶体管的有源层的第二电极连接部，第四过孔暴露出第四晶体管的有源层，第八过孔暴露出第八晶体管的有源层。

在一种示例性实施例中，第八晶体管的第二极包括：相互连接的电极主体部和电极延伸部，其中，电极主体部沿第二方向延伸，电极主体部与电极延伸部之间的夹角大于或者等于90度，或者小于180度。

在一种示例性实施例中，电极主体部通过第八过孔与第八晶体管的有源层电连接，且在基底上的正投影与像素电路所连接的发光信号线和电容的第二极板在基底上的正投影部分交叠。

在一种示例性实施例中，电极延伸部通过第三过孔与第三晶体管的有源层的第二电极连接部电连接。

在一种示例性实施例中，与像素电路位于同一行的相邻像素电路包括：第一相邻像素电路和第二相邻像素电路，所述第一相邻像素电路位于像素电路所连接的第一电源线远离数据信号线的一侧，所述第二相邻像素电路位于像素电路所连接的数据信号线远离第一电源线的一侧。

在一种示例性实施例中，沿第二方向延伸的一条虚拟直线分别穿过像素电路的所述第八晶体管的有源层和第一相邻像素电路的第四过孔。

在一种示例性实施例中，沿第二方向延伸的一条虚拟直线分别穿过像素电路的所述电极主体部和第一相邻像素电路的第四过孔。

本公开通过沿第二方向延伸的一条虚拟直线分别穿过像素电路的所述第八晶体管的有源层和第一相邻像素电路的第四过孔以及沿第二方向延伸的一条虚拟直线分别穿过像素电路的所述电极主体部和第一相邻像素电路的第四过孔可以通过对准工艺保证显示基板的可靠性。

在一种示例性实施例中，像素电路所连接的第一电源线在基底上的正投影位于像素电路所连接的数据信号线在基底上的正投影与像素电路的第一晶体管的第二极在基底上的正投影之间。

在一种示例性实施例中，第一电源线在基底上的正投影与第二初始信号线的第三连接部在基底上的正投影至少部分交叠。

在一种示例性实施例中，数据信号线在基底上的正投影与数据信号线所连接的像素电路的第一相邻像素电路的电极主体部在基底上的正投影至少部分交叠。本公开中的第一相邻像素电路的电极主体部可以垫平像素电路的数 据信号线。

下面通过显示基板的制备过程的示例说明显示基板的结构。本公开所说的“图案化工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶处理。沉积可以采用溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用喷涂和旋涂中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成。

图6至图14B为一个示例性实施例提供的显示基板的制备过程示意图。图6至图14B是以一行两列像素电路为例进行说明的。如图6至图14B所示，一种示例性实施例提供的显示基板的制作过程可以包括：

(1)在基底上形成半导体层图案，包括：在基底上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成半导体层图案，如图6所示，图6为形成半导体层图案后的示意图。

在一种示例性实施例中，如图6所示，半导体层包括：位于至少一个像素电路的第一晶体管的有源层T11、第二晶体管的有源层T21、第三晶体管的有源层T31、第四晶体管的有源层T41、第五晶体管的有源层T51、第六晶体管的有源层T61、第七晶体管的有源层T71和第八晶体管的有源层T81。

在一种示例性实施例中，第一晶体管的有源层T11至第八晶体管的有源层T81可以为一体成型结构。

在一种示例性实施例中，第三晶体管的有源层的侧面包括：第一侧、第二侧和第三侧，其中，第一侧和第二侧相对设置。其中，第二晶体管的有源层T21、第六晶体管的有源层T61至第八晶体管的有源层T81位于第三晶体管的有源层T31的第一侧，第四晶体管的有源层T41和第五晶体管的有源层T51位于第三晶体管的有源层T31的第二侧，第一晶体管的有源层T11位于第三晶体管的有源层T31的第三侧。

在一种示例性实施例中，第八晶体管的有源层T81位于第七晶体管的有源层T71远离第三晶体管的有源层T31的一侧。

(2)形成第一导电层图案，包括：在形成前述图案的基底上，依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一绝缘薄膜和第一导电薄膜进行图案化，形成第一绝缘层图案以及位于第一绝缘层上的第一导电层图案，如图7A和图7B所示，其中，图7A为第一导电层图案的示意图，图7B为形成第一导电层图案后的示意图。

在一种示例性实施例中，如图7A所示，第一导电层可以包括：沿第一方向延伸，且沿第二方向排布多条第一复位信号线RL1、多条第一复位信号线RL2、多条扫描信号线GL、多条发光信号线EL以及位于至少一个像素电路的电容的第一极板C1、第一晶体管的栅电极T12、第二晶体管的栅电极T22、第三晶体管的栅电极T32、第四晶体管的栅电极T42、第五晶体管的栅电极T52、第六晶体管的栅电极T62、第七晶体管的栅电极T72和第八晶体管的栅电极T82。图7A中RL1(i)为第i条第一复位信号线，RL2(i)为第i条第二复位信号线，GL(i)为第i条扫描信号线，EL(i)为第i条发光信号线。

在一种示例性实施例中，如图7A和图7B所示，像素电路所连接的第一复位信号线RL1和扫描信号线GL位于像素电路的第一极板C1的同一侧，且第一复位信号线RL1位于扫描信号线GL远离像素电路的第一极板C1的一侧。像素电路所连接的发光信号线EL和第二复位信号线RL2位于像素电路的第一极板C1远离扫描信号线GL的一侧，且第二复位信号线RL2位于发光信号线EL远离像素电路的第一极板C1的一侧。

在一种示例性实施例中，如图7A和图7B所示，对于像素电路，第一晶体管的栅电极T12与像素电路所连接的第一复位信号线RL1为一体成型结构，第二晶体管的栅电极T22和第四晶体管的栅电极T42与像素电路所连接的的扫描信号线GL为一体成型结构，第三晶体管的栅电极T32和电容的第一极板C1为一体成型结构，第五晶体管的栅电极T52和第六晶体管的栅电极T62与像素电路所连接的发光信号线EL为一体成型结构。第七晶体管的栅电极T72和第八晶体管的栅电极T82与像素电路所连接的第二复位信号线RL2为 一体成型结构。

在一种示例性实施例中，第一晶体管的栅电极T12跨设在第一晶体管的有源层上，第二晶体管的栅电极T22跨设在第二晶体管的有源层上，第三晶体管的栅电极T32跨设在第三晶体管的有源层上，第四晶体管的栅电极T42跨设在第四晶体管的有源层上，第五晶体管的栅电极T52跨设在第五晶体管的有源层上，第六晶体管的栅电极T62跨设在第一晶体管的有源层上，第七晶体管的栅电极T72跨设在第七晶体管的有源层上，第八晶体管的栅电极T82跨设在第八晶体管的有源层上，也就是说，至少一个晶体管的栅电极的延伸方向与有源层的延伸方向相互垂直。

在一种示例性实施例中，本次工艺还包括导体化处理。导体化处理是在形成第一导电层图案后，利用多个晶体管的控制极遮挡区域的半导体层(即半导体层与控制极交叠的区域)作为晶体管的沟道区域，未被第一导电层遮挡区域的半导体层被处理成导体化层，形成晶体管的第一电极连接部和第二电极连接部。如图7B所示，第三晶体管的有源层的第二电极连接部可以复用为第六晶体管的第一极T63、第二晶体管的第二极T24和第三晶体管的第二极T34，第三晶体管的有源层的第二电极连接部可以复用为第五晶体管的第二极T54、第三晶体管的第一极T33和第四晶体管的第二极T44。

(3)形成第二导电层图案，包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二绝缘薄膜和第二导电薄膜进行图案化，形成第二绝缘层图案以及位于第二绝缘层上的第二导电层图案，图8A和图8B所示，图8A为第二导电层图案的示意图，图8B为形成第二导电层图案后的示意图。

在一种示例性实施例中，如图8A和图8B所示，第二导电层可以包括：沿第一方向延伸，且沿第二方向排布的多条第一初始信号线INL1、多条第二初始信号线INL2以及位于至少一个像素电路中的电容的第二极板C2，图8A中INL1(i)为第i条第一初始信号线，INL2(i)为第i条第二初始信号线。

在一种示例性实施例中，如图8A和图8B所示，像素电路所连接的第一初始信号线和第二初始信号线分别位于像素电路的电容的第二极板的相对设置的两侧，即像素电路所连接的第一初始信号线位于像素电路的电容的第二 极板的一侧，像素电路所连接的第二初始信号线位于像素电路的电容的第二极板的另一侧。

在一种示例性实施例中，第i-1行像素电路所连接的第二初始信号线INL2(i-1)位于第i行像素电路所连接的第一初始信号线INL1(i)和第i行像素电路的电容的第二极板C2之间。

在一种示例性实施例中，第i行像素电路所连接的第一复位信号线在基底上的正投影位于第i行像素电路所连接的第一初始信号线在基底上的正投影和第i-1行像素电路所连接的第二初始信号线在基底上的正投影之间。

在一种示例性实施例中，第i行像素电路所连接的扫描信号线在基底上的正投影位于第i-1行像素电路所连接的第二初始信号线在基底上的正投影和第i行像素电路的电容的第二基板在基底上的正投影之间。

在一种示例性实施例中，像素电路的电容的第二极板在基底上的正投影与电容的第一极板在基底上的正投影至少部分交叠，且电容的第二极板设置有暴露出的电容的第一极板的过孔。

在一种示例性实施例中，位于同一行的相邻像素电路的电容的第二极板C2连接。位于同一行的相邻像素电路的电容的第二极板C2电连接可以提升显示基板显示的均一性。

在一种示例性实施例中，第一初始信号线包括：间隔设置，且沿第一方向排布的多个第一初始主体部INL1_M和多个第一初始连接部INL1_C，其中，第一初始连接部设置为连接相邻两个第一初始主体部。

在一种示例性实施例中，第一初始主体部沿第二方向的长度大于第一初始连接部沿第二方向的长度。

在一种示例性实施例中，第一初始主体部在基底上的正投影与第一晶体管的有源层在基底上的正投影部分交叠，第一初始连接部在基底上的正投影与第一晶体管的有源层在基底上的正投影不存在交叠区域。

在一种示例性实施例中，第二初始信号线包括：沿第一方向延伸的第二初始主体部INL2_M以及位于第二初始主体部INL2_M第一侧的第一连接部INL2A和位于第二初始主体部INL2_M第二侧的第二连接部INL2B和第三 连接部INL2C，其中，第一侧和第二侧相对设置。第一侧为靠近第二初始信号线连接的像素电路的电容的第二极板的一侧。

在一种示例性实施例中，第一连接部INL2A沿第二方向延伸，且在基底上的正投影与第一晶体管的有源层在基底上的正投影至少部分交叠。第一连接部INL2A在基底上的正投影与第一晶体管的有源层在基底上的正投影至少部分交叠可以保证第一晶体管的电流的稳定性，提升了显示面板的显示效果。

在一种示例性实施例中，第二连接部INL2B沿第二方向延伸，且在基底上的正投影与第二晶体管的有源层在基底上的正投影至少部分交叠。第二连接部在基底上的正投影与第二晶体管的有源层在基底上的正投影至少部分交叠可以保证第二晶体管的电流的稳定性，提升了显示面板的显示效果。

在一种示例性实施例中，第三连接部INL2C沿第二方向延伸，且在基底上的正投影与第一晶体管的有源层和第二晶体管的有源层在基底上的正投影不存在交叠区域。

在一种示例性实施例中，第一连接部INL2A沿第二方向的长度至第三连接部INL2C沿第二方向的长度均大于第二初始主体部沿第二方向的长度。

(4)形成第三绝缘层图案，包括：在形成有前述图案的基底上，沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成覆盖前述图案的第三绝缘层图案，第三绝缘层开设有多个过孔图案，如图9A至图9B所示，图9A为第三绝缘层图案的示意图，图9B为形成第三绝缘层图案后的示意图。

在一种示例性实施例中，如图9A和图9B所示，多个过孔图案包括：设置在第一绝缘层、第二绝缘层和第三绝缘层的第一过孔V1至第八过孔V8、设置在第二绝缘层和第三绝缘层的第九过孔V9以及设置在第三绝缘层上的第十过孔V10至第十二过孔V12。其中，对于至少一个像素电路，第一过孔V1暴露出第一晶体管的有源层，第二过孔V2暴露出第二晶体管的有源层，第三过孔V3暴露出第三晶体管的有源层的第二电极连接部，第四过孔V4暴露出第四晶体管的有源层，第五过孔V5暴露出第五晶体管的有源层，第六过孔V6暴露出第六晶体管的有源层，第七过孔V7暴露出第七晶体管的有 源层，第八过孔V8暴露出第八晶体管的有源层，第九过孔V9暴露出电容的第一极板，第十过孔V10暴露出像素电路所连接的第一初始信号线，第十一过孔V11暴露出电容的第二极板，第十二过孔V12暴露出像素电路所连接的第二初始信号线。

在一种示例性实施例中，沿第二方向延伸的一条虚拟直线分别穿过像素电路的第八晶体管的有源层和第一相邻像素电路的第四过孔。

(5)形成第三导电层图案，包括：在形成前述图案的基底上，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，形成第一导电层图案，如图10A和图10B所示，图10A为第三导电层图案的示意图，图10B为形成第三导电层图案后的示意图。

在一种示例性实施例中，如图10A和图10B所示，第三导电层可以包括：第一晶体管的第一极T13和第二极T14、第二晶体管的第一极T23、第四晶体管的第一极T43、第五晶体管的第一极T53、第六晶体管的第二极T64、第七晶体管的第一极T73和第二极T74和第八晶体管的第一极T83和第二极T84。

在一种示例性实施例中，第一晶体管的第二极T14和第二晶体管的第一极T23为一体成型结构，第六晶体管的第二极T64和第七晶体管的第二极T74为一体成型结构，第七晶体管的第一极T73和第八晶体管的第一极T83为一体成型结构。

在一种示例性实施例中，第一晶体管的第一极T13、第二晶体管的第一极T23、第四晶体管的第一极T43、第五晶体管T53、第七晶体管的第一极T73和第二极T74均沿第二方向延伸。

在一种示例性实施例中，第一晶体管的第一极T13在基底上的正投影与像素电路所连接的第一初始信号线和第一复位信号线在基底上的正投影部分交叠。

在一种示例性实施例中，第二晶体管的第一极T23在基底上的正投影与像素电路所连接的扫描信号线和电容的第一极板在基底上的正投影部分交叠。

在一种示例性实施例中，第四晶体管的第一极T43在基底上的正投影与 相邻行像素电路所连接的第二初始信号线在基底上的正投影部分交叠。其中，第四晶体管的第一极T43在基底上的正投影与相邻行像素电路所连接第二初始信号线的第二初始主体部在基底上的正投影部分交叠，且与相邻行像素电路所连接第二初始信号线的第三连接部在基底上的正投影不存在交叠区域。

在一种示例性实施例中，第五晶体管T53在基底上的正投影与像素电路所连接的发光信号线和电容的第二极板在基底上的正投影部分交叠。

在一种示例性实施例中，第七晶体管的第一极T73在基底上的正投影与下一行像素电路所连接的第一初始信号线和第一复位信号线在基底上的正投影部分交叠。

在一种示例性实施例中，第八晶体管的第二极T84在基底上的正投影与像素电路所连接的发光信号线和电容的第二极板在基底上的正投影部分交叠。

在一种示例性实施例中，第八晶体管的第二极T84包括：相互连接的电极主体部T84A和电极延伸部T84B，其中，电极主体部T84A沿第二方向延伸，电极主体部T84A与电极延伸部T84B之间的夹角大于或者等于90度，或者小于180度。

在一种示例性实施例中，电极主体部T84A通过第八过孔与第八晶体管的有源层电连接，且在基底上的正投影与像素电路所连接的发光信号线和电容的第二极板在基底上的正投影部分交叠.

在一种示例性实施例中，电极延伸部T84B通过第三过孔与第三晶体管的有源层的第二电极连接部电连接。

在一种示例性实施例中，沿第二方向延伸的一条虚拟直线分别穿过像素电路的所述电极主体部T84A和第一相邻像素电路的第四过孔。

在一种示例性实施例中，第一晶体管的第一极T13通过第一过孔V1与第一晶体管的有源层连接，且通过第十过孔V10与像素电路所连接的第一初始信号线电连接，第二晶体管的第一极T23通过第二过孔与第二晶体管的有源层电连接，且通过第九过孔与电容的第一极板电连接，第八晶体管的第二极通过第八过孔与第八晶体管的有源层电连接，且通过第三过孔与第三晶体管的有源层的第二电极连接部电连接，第四晶体管的第一极T43通过第四过 孔与第四晶体管的有源层电连接，第五晶体管的第一极T53通过第五过孔V5与第五晶体管的有源层电连接，且通过第十一过孔与电容的第二极板电连接，第六晶体管的第二极T64通过第六过孔与第六晶体管的有源层电连接，第七晶体管的第一极T73通过第七过孔V7与第七晶体管的有源层电连接，且通过第十二过孔与像素电路所连接的第二初始信号线电连接。

(6)形成平坦层图案，包括：在形成有前述图案的基底上，涂覆平坦薄膜，通过图案化工艺对平坦薄膜进行图案化，形成覆盖前述图案的平坦层图案，平坦层开设有多个过孔图案，如图11A和图11B所示，图11A为平坦层图案的示意图，图11B为形成平坦层图案后的示意图。

在一种示例性实施例中，如图11A和图11B所示，多个过孔图案包括位于至少一个像素电路中贯穿第四绝缘层上的第十三过孔V13至第十五过孔V15。其中，第十三过孔V13暴露出第四晶体管的第一极，第十四过孔V14暴露出第五晶体管的第一极，第十五过孔V15暴露出第六晶体管的第二极。

(7)形成第四导电层图案，包括：在形成前述图案的基底上，沉积第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成第二导电层图案，如图12A和图12B所示，图12A为第四导电层图案的示意图，图12B为形成第四导电层图案后的示意图。

在一种示例性实施例中，如图12A和图12B所示，第四导电层可以包括：沿第二方向延伸，且沿第一方向排布的多条第一电源线VDDL和多条数据信号线DL以及连接电极CL。其中，像素电路所连接的数据信号线位于像素电路所连接的第一电源线远离连接电极的一侧。

在一种示例性实施例中，第一电源线VDDL沿第一方向的长度大于数据信号线DL沿第一方向的长度。

在一种示例性实施例中，第二初始信号线的第三连接部在基底上的正投影位于第二晶体管的第一极在基底上的正投影和数据信号线DL在基底上的正投影之间。

在一种示例性实施例中，像素电路所连接的数据信号线DL通过第十三过孔与第四晶体管的第一极电连接，像素电路所连接的第一电源线VDDL通过第十四过孔与第五晶体管的第一极电连接，连接电极CL通过第十五过孔 与第六晶体管的第二极电连接。

在一种示例性实施例中，第一电源线VDDL在基底上的正投影与第二初始信号线的第三连接部在基底上的正投影至少部分交叠。

在一种示例性实施例中，数据信号线DL在基底上的正投影与第二初始信号线的第三连接部在基底上的正投影不存在交叠区域。

在一种示例性实施例中，数据信号线DL在基底上的正投影与数据信号线DL所连接的像素电路的第一相邻像素电路的电极主体部在基底上的正投影至少部分交叠。

在一种示例性实施例中，第二初始信号线的第三连接部在基底上的正投影位于第二晶体管的第一极在基底上的正投影和数据信号线在基底上的正投影之间。第二初始信号线的第三连接部在基底上的正投影位于第二晶体管的第一极在基底上的正投影和数据信号线在基底上的正投影之间，可以使得第二初始信号线的第三连接部屏蔽第二晶体管的第一极和数据信号线，提升显示基板的显示效果。

(8)形成阳极层，包括：：在形成前述图案的基底上，涂覆第二平坦薄膜，对第二平坦薄膜进行图案化，形成第二平坦层图案，在形成前述图案的基底上，沉积透明导电薄膜，通过图案化工艺对透明导电薄膜进行图案化，形成阳极层图案，如图13A和图13B所示，图13A为阳极层的示意图，图13B为形成阳极层后的示意图。其中，图13B是以形成两个像素电路上的阳极为例进行说明的。

在一种示例性实施例中，阳极层包括：第一发光元件的阳极RA、第二发光元件的阳极BA、第三发光元件的阳极GA1和第四发光元件的阳极GA2。

在一种示例性实施例中，如图13A所示，第二发光元件的阳极BA的面积大于第一发光元件的阳极RA的面积，第三发光元件的阳极GA1与第四发光元件的阳极GA2关于沿第一方向延伸的一条虚拟直线对称。

在一种示例性实施例中，如图13A所示，沿第一方向延伸的一条虚拟直线经过第一发光元件的阳极RA和第二发光元件的阳极BA，沿第二方向延伸的一条虚拟直线经过第一发光元件的阳极RA和第二发光元件的阳极BA。

在一种示例性实施例中，沿第一方向延伸的一条虚拟直线经过所述第三发光元件的阳极GA1和所述第四发光元件的阳极GA2。沿第二方向延伸的一条虚拟直线经过所述第三发光元件的阳极GA1和所述第四发光元件的阳极GA2。

在一种示例性实施例中，第二发光元件的阳极周围设置有四个第一发光元件的阳极以及两个第三发光元件的阳极和两个第四发光元件的阳极。

在一种示例性实施例中，至少一个第二发光元件的阳极BA的边界的形状包括至少一个圆角CC1。

(9)形成像素定义层，包括，在形成前述图案的基底上，沉积像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成暴露出发光元件的阳极的像素定义层图案，如图14A和图14B所示，图14A为像素定义层的示意图，图14B为形成像素定义层后的示意图。其中，图14B是以形成两个像素电路上的像素定义层为例进行说明的。

在一种示例性实施例中，如图14A所示，像素定义层包括：第一阳极过孔RV、第二阳极过孔BV、第三阳极过孔GV1和第四阳极过孔GV2。其中，第一阳极过孔RV暴露出第一发光元件的阳极，第二阳极过孔BV暴露出第二发光元件的阳极，第三阳极过孔GV1暴露出第三发光元件的阳极，第四阳极过孔GV2暴露出第四发光元件的阳极。

在一种示例性实施例中，如图14A所示，第二阳极过孔的边界的形状包括：多个圆角CC2，多个圆角中的其中一个圆角位于第二阳极过孔BV远离所围设的第一阳极过孔RV的一侧，围设在第一阳极过孔RV周围的四个第二阳极过孔BV的远离第一阳极过孔RV的圆角组成圆角棱形L的四个圆角，且第二阳极过孔BV经过圆角棱形的中线。

(10)形成有机结构层和阴极层，在形成前述图案的基底上，涂覆有机发光材料，通过图案化工艺对有机发光材料进行图案化，形成有机结构层图案，在形成有机材料层图案的基底上，沉积阴极薄膜，通过图案化工艺对阴极薄膜进行图案化，形成阴极层。

在一种示例性实施例中，有机结构层可以包括：发光元件的有机发光层。

在一种示例性实施例中，阴极层可以包括：发光元件的阴极。

在一种示例性实施例中，半导体层可以为非晶硅层、多晶硅层，或者可以为金属氧化物层。其中，金属氧化物层可以采用包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物或者包含铟或镓和锌的氧化物。金属氧化物层可以单层，或者可以是双层，或者可以是多层。

在一种示例性实施例中，第一导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述导电的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。示例性的，第一导电层的制作材料可以包括：钼。

在一种示例性实施例中，第二导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述导电的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。示例性的，第二导电层的制作材料可以包括：钼。

在一种示例性实施例中，第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述导电的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。示例性地，第三导电层可以为钛、铝和钛形成的三层堆叠结构。

在一种示例性实施例中，第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述导电的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。示例性地，第四导电层可以为钛、铝和钛形成的三层堆叠结构。

在一种示例性实施例中，阳极层可以采用透明导电材料，如氧化铟镓锌 (a-IGZO)、氮氧化锌(ZnON)和氧化铟锌锡(IZTO)中的任意一种或更多种。

在一种示例性实施例中，阴极层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述导电的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。示例性地，第四导电层可以为钛、铝和钛形成的三层堆叠结构。

在一种示例性实施例中，第一绝缘层、第二绝缘层、第三绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层可以称为第一栅绝缘层、第二绝缘层可以称为第二栅绝缘层、第三绝缘层可以称为层间绝缘层。

在一种示例性实施例中，平坦层可以采用有机材料。

本公开实施例通过的显示基板可以适用于任何分辨率的显示产品中。

本公开实施例还提供了一种像素电路的驱动方法，设置驱动像素电路，本公开实施例提供的像素电路的驱动方法可以包括以下步骤：

步骤100、在第一初始化阶段，第一节点控制子电路在第一复位信号端的控制下向第一节点提供第一初始信号端的信号。

步骤200、在数据写入阶段，第一节点控制子电路在扫描信号端的控制下向第一节点提供第三节点的信号，且向第二节点提供数据信号端的信号；

步骤300、在第二初始化阶段，第二节点控制子电路在第二复位信号端的控制下向第四节点提供第二初始信号端的信号；

步骤400、在发光阶段，驱动子电路在第一节点和第二节点的控制下，向第三节点提供驱动电流，发光控制子电路在发光信号端的控制下向第二节点提供第一电源端的信号，且向第四节点提供第三节点的信号。

显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。

在一种示例性实施例中，显示基板的驱动方法还可以包括：在第二初始化阶段，第二节点控制子电路在第二复位信号端的控制下向第三节点提供第 二初始信号端的信号。

本公开实施例还提供了一种显示装置，包括：显示基板。

显示基板为前述任一个实施例提供的显示基板，实现原理和实现效果类似，在此不再赘述。

在一种示例性实施例中，显示装置可以为：液晶面板、电子纸、OLED面板、有源矩阵有机发光二极管(active-matrix organic light emitting diode，简称AMOLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开中的附图只涉及本公开实施例涉及到的结构，其他结构可参考通常设计。

为了清晰起见，在用于描述本公开的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。