字线驱动器电路及存储器

本申请要求于2020年7月29日递交的名称为“字线驱动器电路及存储器”、申请号为202110866739.0的中国专利申请的优先权，其通过引用被全部并入本申请。

技术领域

本申请实施例涉及半导体领域，特别涉及一种字线驱动器电路及存储器。

背景技术

存储器中的各种电路需要使用各种信号，用于将信号施加于信号线的信号驱动器被普遍应用。字线驱动器用于向存储单元阵列中的字线施加电压，字线可以从子字线驱动器(SWD，Sub Wordline Driver)开始延伸并穿过存储单元整列。子字线驱动器可以响应于存储设备接收到的对应于字线的行地址而选择性地激活对应的字线，与被激活字线连接的每个存储单元可以将数据输出或输入。

发明内容

本申请实施例提供一种字线驱动器电路及存储器，至少有利于提升字线驱动器电路的电学性能。

根据本申请一些实施例，本申请实施例一方面提供一种字线驱动器电路，至少包括：第一类字线驱动器和第二类字线驱动器，每一字线驱动器包含PMOS管和NMOS管，所述第一类字线驱动器中的第一类PMOS管和所述第二类字线驱动器中的第二类PMOS管用于接收不同的第一控制信号；所述第一类PMOS管和所述第二类PMOS管并排设置，所述第一类字线驱动器包含的NMOS管和所述第二类字线驱动器包含的NMOS管位于所述第一类PMOS管和所述第二类PMOS管的同一侧。

根据本申请一些实施例，本申请实施例另一方面还提供一种存储器，包括上述字线驱动器电路。

本申请实施例提供的技术方案至少具有以下优点：

本申请实施例中，第一类字线驱动器包含的NMOS管与第二类字线驱动器包含的NMOS管位于第一类PMOS管和第二类PMOS管的同一侧，如此，有利于使得不同字线驱动器中PMOS管与NMOS管的相对位置关系相同，以及使得与不同字线驱动器连接的不同字线朝同一方向延伸，从而简化字线驱动器电路的布局复杂度，降低制造成本；此外，多个PMOS管位于多个NMOS管的同一侧，在版图设计中，仅需控制多个PMOS管的排列间距等于多个NMOS管的排列间距相等即可，而无需考虑并排的NMOS管与并排的PMOS管之间的间距，有利于实现不同字线驱动器中PMOS管和NMOS管的间距相等，从而保证不同字线驱动器的驱动能力相同或相近，进而使得字线驱动器电路具有良好的稳定性。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。

图1为本申请实施例提供的存储器的结构示意图；

图2为本申请实施例提供的字线驱动器电路的电路结构示意图；

图3至图10为本申请实施例提供的字线驱动器电路的版图结构示意图。

具体实施方式

下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

图1为本申请实施例提供的存储器的结构示意图；图2为本申请实施例提供的字线驱动器电路的电路结构示意图；图3至图10为本申请实施例提供的字线驱动器电路的版图结构示意图。

字线驱动器电路包括：第一类字线驱动器和第二类字线驱动器，每一字线驱动器包含PMOS管和NMOS管，第一类字线驱动器中的第一类PMOS管和第二类字线驱动器中的第二类PMOS管用于接收不同的第一控制信号；第一类PMOS管和第二类PMOS管并排设置，第一类字线驱动器包含的NMOS管和第二类字线驱动器包含的NMOS管位于第一类PMOS管和第二类PMOS管的同一侧。

以下将结合附图对本申请实施例进行更为详细的说明。

参考图1，根据连接的字线不同，字线驱动器可分为奇数字线驱动器SWD_ODD和偶数字线驱动器SWD_EVEN，奇数字线驱动器SWD_ODD用于连接奇数位字线(例如WL1、WL3、WL5以及WL7)，偶数字线驱动器SWD_EVEN用于连接偶数位字线(例如WL0、WL2、WL4以及WL6)。在存储设备中，奇数字线驱动器SWD_ODD和偶数字线驱动器SWD_EVEN通常间隔设置，奇数位字线与偶数位字线通常间隔排列。

参考图1和图2，以每一字线驱动器电路包含四个字线驱动器作为示例进行说明，根据图示可知，同一字线驱动器电路中的不同字线驱动器的类型相同，即均为奇数字线驱动器或偶数字线驱动器；每一字线驱动器可包含一个PMOS管和两个NMOS管，记为第零PMOS管、第零NMOS管和第一NMOS管，第零PMOS管的栅极和第零NMOS管的栅极用于接收第一控制信号MWLB(例如MWLB或MWLB)，第零PMOS管的源极和第一NMOS管的源极用于接收第二控制信号FX(例如FX0或FX2)，第零PMOS管的漏极、第零NMOS管的漏极以及第一NMOS管的漏极用于连接对应的字线(例如WL0、WL2、WL4以及WL6)，第零NMOS管的源极接地或连接低电平信号，第一NMOS管的栅极用于接收第二控制互补信号FXB(例如FXB0或FXB2)。

其中，第一控制信号MWLB向低电平跳变的时刻与第二控制互补信号FXB向低电平跳变的时刻相同，第二控制信号FX开始升压的时刻晚于第二控制互补信号FXB向低电平跳变的时刻，第一控制信号MWLB向高电平跳变的时刻与第二控制互补信号FXB向高电平跳变的时刻相同，第二控制信号FX开始降压的时刻先于第二控制互补信号FXB向高电平跳变的时刻，且第二控制信号FX在下降至低电平的过程中，在中间电平停留预设时长，第二控制信号FX下降至低电平的时刻与第二控制互补信号FXB向高电平跳变的时刻相同。

示例性地，字线驱动器电路包括第一字线驱动器SWD1、第二字线驱动器SWD2、第三字线驱动器SWD3以及第四字线驱动器SWD4，第一字线驱动器SWD1包括PMOS管P10与NMOS管N10和N11，第二字线驱动器SWD2包括PMOS管P20与NMOS管N20和N21，第三字线驱动器SWD3包括PMOS管P30与NMOS管N30和N31，第四字线驱动器SWD4包括PMOS管P40与NMOS管N40和N41，其中，P10、P20、P30以及P40属于第零PMOS管，N10、N20、N30以及N40属于第零NMOS管，N11、N21、N31以及N41属于第一NMOS管。

根据图2所示内容可以得知，第一字线驱动器SWD1和第三字线驱动器SWD3用于接收同一第一控制信号MWLB和同一第二控制互补信号FXB，即MWLB和FXB0，第二字线驱动器SWD2和第四字线驱动器SWD4用于接收另一第一控制信号MWLB和另一第二控制互补信号FXB，即MWLB和FXB2；第一字线驱动器SWD1和第二字线驱动器SWD2用于接收同一第二控制信号FX，即FX0，第三字线驱动器SWD3和第四字线驱动器SWD4用于接收另一第二控制信号FX，即FX2，不同字线驱动器连接的字线不同。其中，根据接收的第一控制信号MWLB是否相同可以将字线驱动器分为第一类字线驱动器和第二类字线驱动器，第一类字线驱动器包括第一字线驱动器和第三字线驱动器，第二类字线驱动器包括第二字线驱动器和第四字线驱动器。

在一些实施例中，每一PMOS管由至少两个子PMOS管构成；在另一些实施例中，每一NMOS管由至少两个子NMOS管构成；在又一实施例中，每一PMOS管由至少两个子PMOS管构成，且每一NMOS管由至少两个子NMOS管构成。示例性地，第零PMOS管由第零一PMOS管和第零二PMOS管构成，第零NMOS管由第零一NMOS管和第零二NMOS管构成，第一NMOS管由第一一NMOS管和第一二NMOS管构成。需要说明的是，本申请实施例中，第零一PMOS管和第零二PMOS管为物理特性完全相同的NMOS管，区别仅在于自身的位置不同以及与其他部件的连接关系不同，同理地，第一一NMOS管和第一二NMOS管以及第零一NMOS管和第零二NMOS管为物理特性完全相同的NMOS管，区别仅在于自身的位置不同以及与其他部件的连接关系不同。设置由两个子MOS管共同构成PMOS管或NMOS管，有利于调整版图的布局。

此外，为了图示的简洁，图3至图9中并未标示每一晶体管或子晶体管，本领域技术人员可以根据图2中不同晶体管的栅源漏所接收的信号，确定图3至图9中不同位置的晶体管表征的是哪一晶体管或哪一子晶体管。

参考图3，第一类字线驱动器中的PMOS管P10和P30与第二类字线驱动器中的PMOS管P20和P40并排设置，第一类字线驱动器包含的NMOS管N10、N11、N30以及N31以及第二类字线驱动器包含的NMOS管N20、N21、N40以及N41位于PMOS管的同一侧。

在一些实施例中，每一PMOS管由至少两个子PMOS管构成。参考图3，PMOS管P10由P101和P102构成，PMOS管P20由P201和P202构成，PMOS管P30由P301和P302构成，PMOS管P40由P401和P402构成。由于不同PMOS管中的子PMOS之间的位置关系相似，且P10和P30的位置关系与P20和P40的位置关系相似，因此，后续采用P10和P30进行示例性说明。

在一些实施例中，第一类PMOS管和第二类PMOS管的排列方向垂直于PMOS管的沟道长度方向。根据图3所示实施例可知，由P10和P30组成的第一类PMOS管和由P20和P40组成的第二类PMOS管的排列方向为第一方向D1，PMOS管的沟道长度方向为第二方向D2，第二方向D2垂直于第一方向D1。需要说明的是，在讨论第一类PMOS管和第二类PMOS管的排列方向时，应当将P10和P30作为一个整体，以及将P20和P40作为一个整体。

在一些实施例中，两个子PMOS管的排列方向平行于PMOS管的沟道长度方向。以第一字线驱动器为例，P101和P102的排列方向为第二方向D2，同时，由于P101和P102的沟道长度方向均为第二方向D2，因此可认为P101和P102构成的P10的沟道长度方向为第二方向D2，即P101和P102的排列方向平行于P10的沟道长度方向。

在一些实施例中，两个子PMOS管共用同一源极。根据图3所示内容可知，P101和P102共用同一源极，该源极为独立的连续的有源区，该有源区用于接收第二控制信号FX，具体为FX0；同理地，P201和P202、P301和P302以及P401和P402均共用独立的有源区，该有源区作为源极，用于接收对应的第二控制信号FX。

在一些实施例中，第一类字线驱动器包括第一字线驱动器和第三字线驱动器，第一字线驱动器包含第一PMOS管，第三字线驱动器包含第三PMOS管，第一PMOS管和第三PMOS管的排列方向垂直于PMOS管的沟道长度方向。若每一字线驱动器中仅包含一个PMOS管，则第一PMOS管为PMOS管P10，第三PMOS管为PMOS管P30，P10和P30的排列方向为第一方向D1；此外，在本实施例中，不同PMOS管的沟道长度方向相同，具体为第二方向D2，因此，P10和P30的排列方向垂直于PMOS管的排列方向。

同理地，第二类字线驱动器包括第二字线驱动器和第四字线驱动器，第二字线驱动器包含第二PMOS管，第四字线驱动器包含第四PMOS管，第二PMOS管和第二PMOS管的排列方向垂直于PMOS管的沟道长度方向。以每一字线驱动器中包含一个PMOS管，每一PMOS管的沟道长度方向均为第二方向D2作为示例，第二PMOS管为PMOS管P20，第四PMOS管为PMOS管P40，P20和P40的排列方向为第一方向D1，P20和P40的排列方向垂直于PMOS管的沟道长度方向。

在一些实施例中，第一PMOS管与第三PMOS管共用同一栅极。根据上述内容可知，第一PMOS管为P10，第三PMOS管为P30，P10和P30共用同一栅极，构成P10的P101和P102与构成P30的P301和P302共用同一栅极。栅极可以为单层结构或多层结构，栅极的材料可以包括掺杂多晶硅或金属材料中的至少一者。

同理地，第二PMOS管与第四PMOS管共用同一栅极。参考图3，P20和P40共用同一栅极，P20包含的P201和P202和P40包含的P401和P402共用同一栅极。

假设字线驱动器电路中的PMOS管具有同一沟道长度方向，且NMOS管具有同一沟道长度方向，在一些实施例中，PMOS管的沟道长度方向平行于NMOS管的沟道长度方向，参考图3至图6；在另一些实施例中，PMOS管的沟道长度方向垂直于NMOS管的沟道长度方向，参考图7至图9。需要说明的是，在调整NMOS管的沟道长度方向后，可使得在NMOS管的沟道方向上，属于不同类字线驱动器中的相邻NMOS管共用同一源极，例如图7中N102和N201共同同一源极，N302和N401共同同一源极，图8中N411与N311共同同一源极，N111和N211共同同一源极。

图7所示实施例相对于图3所示实施例进行的调整与图9所示实施例相对于图5所示实施例进行的调整相同，具体包括：对NMOS管进行旋转，以使NMOS管的沟道长度方向垂直于PMOS管的沟道长度方向；控制同一类字线驱动器中不同字线驱动器的第零一NMOS管共用同一源极和第零二NMOS管共用同一源极，例示例性地，N101和N301、N102和N302、N201和N401以及N202和N402共用同一源极；进一步地，控制第一类字线驱动器的第零NMOS管与第二类字线驱动器的第零NMOS管共用同一源极，具体地，N101和N201以及N302和N401共用同一源极；采用相对独立的不同导电层分别作为第一一NMOS管的栅极与第一二NMOS管的栅极，示例性地，N111的栅极和N112的栅极相对独立，N311的栅极和N312的栅极相对独立。

图8所示实施例相对于图4所示实施例进行的调整与图7所示实施例相对于图3所示实施例进行的调整相同，具体包括：对NMOS管进行旋转，以使NMOS管的沟道长度方向垂直于PMOS管的沟道长度方向；控制第一类字线驱动器的第一NMOS管与第二类字线驱动器的第一NMOS管共用同一源极，具体地，N111和N211以及N312和N411共用同一源极；采用相对独立的不同导电层分别作为第零一NMOS管的栅极与第零二NMOS管的栅极，示例性地，N201的栅极和N202的栅极相对独立，N401的栅极和N402的栅极相对独立。

在一些实施例中，第一一NMOS管和第一二NMOS管位于第零一NMOS管和第零二NMOS管之间。参考图3，不同字线驱动器的NMOS管的内部排列方式相同，以第一字线驱动器为例，第一字线驱动器的第一NMOS管N11由第一一NMOS管N111和第一二NMOS管N12构成，第零NMOS管N10由第零一NMOS管N101和第零二NMOS管N02构成，N111和N112位于N101和N102之间。

其中，第一一NMOS管和第一二NMOS管的排列方向平行于第零一NMOS管和第零二NMOS管的排列方向。同样地，以第一字线驱动器为例，N111与N112的排列方向平行于N101与N102的排列方向。在PMOS管和NMOS管的沟道长度方向相同的情况下，设置两个子PMOS管的排列方向平行于两个子NMOS管的排列方向，有利于使得同一字线驱动器中PMOS管与每一子NMOS管的距离相同，从而使得字线驱动器具有较为均衡的性能。

此外，第零一NMOS管与第一一NMOS管共用同一漏极，第一一NMOS管与第一二NMOS管共用同一源极，第一二NMOS管与第零二NMOS管共用同一漏极，对应图3，N101和N111和共用同一有源区，该有源区通过接触孔与第零字线WL0连接，N111和N112共用同一有源区，该有源区用于接收第一控制信号FX，具体为FX0，N112和N102共用同一有源区，该有源区同样通过接触孔与第零字线WL0连接。

此外，第一一NMOS管和第一二NMOS管共用同一栅极，不同晶体管共用同一栅极有利于降低栅极的制作难度和保证栅极的导电性能，具体来说，有利于降低掩膜的图案化开口的复杂度，避免因图案较为复杂而出现刻蚀缺陷，保证栅极能够有效形成。继续以第一字线实施例为例，N111和N112共用同一栅极，或者说，N111的栅极和N112的栅极为同一导电层的不同部分，用于连通N111的栅极和N112的栅极的另一部分位于隔离结构上。

在另一些实施例中，第零一NMOS管和第零二NMOS管位于第一一NMOS管和第一二NMOS管之间；其中，第零一NMOS管和第零二NMOS管可共用同一栅极。参考图4，不同字线驱动器的NMOS管的内部排列方式相同，以第一字线驱动器为例，N101和N102位于N111和N112之间，N101和N102共用同一栅极。

与上一实施例类似的是，位于中间位置的第零一NMOS管和第零二NMOS管的排列方向平行于位于两侧的第一一NMOS管和第一二NMOS管的排列方向，以第一字线驱动器为例，即N101与N102的排列方向平行于N111与N112的排列方向。

同样类似的，第一一NMOS管与第零一NMOS管共用同一漏极，第零一NMOS管与第零二NMOS管共用同一源极，第零二NMOS管与第一二NMOS管共用同一漏极。参考图4，N111和N101共用同一有源区，该有源区通过接触孔与第零字线WL0连接，N101和N102共用同一有源区，该有源区接地或连接低电平信号，N102和N112共用同一有源区，该有源区同样通过接触孔与第零字线WL0连接；此外，第零一NMOS管和第零二NMOS管共用同一栅极。

在一些实施例中，第一类字线驱动器包括第一字线驱动器和第三字线驱动器，第一字线驱动器与第三字线驱动器的第零一NMOS管共用同一栅极，即N101与N301共用同一栅极；第一字线驱动器与第三字线驱动器的第一一NMOS管共用同一栅极，即N111与N311共用同一栅极；第一字线驱动器与第三字线驱动器的第一二NMOS管共用同一栅极，即N112与N312共用同一栅极；第一字线驱动器与第三字线驱动器的第零二NMOS管共用同一栅极，即N102与N302共用同一栅极。

在一些实施例中，以图5作为示例，第一字线驱动器和第三字线驱动器的第零一NMOS管共用同一源极，第一字线驱动器和第三字线驱动器的第零二NMOS管共用同一源极，即N101与N301共用同一源极，N102与N302共用同一源极。

其中，第一类字线驱动器包括第一字线驱动器和第三字线驱动器，第二类字线驱动器包括第二字线驱动器和第四字线驱动器，第一字线驱动器包含的第一PMOS管与第二字线驱动器包含的第二PMOS管共用源极，即P10与P20共用源极，第三字线驱动器包含的第三PMOS管与第四字线驱动器包含的第四PMOS管共用源极，即P30与P40共用源极。

进一步地，第一PMOS管由第一一PMOS管和第一二PMOS管构成，第三PMOS管由第三一PMOS管和第三二PMOS管构成，第一一PMOS管的栅极、第一二PMOS管的栅极、第三一PMOS管的栅极以及第三二PMOS管的栅极处于同一直线上。具体地，参考图5，P10由P101和P102构成，P30由P301和P302构成，P101的栅极、P102的栅极、P301的栅极以及P302的栅极处于同一直线上。

相应地，第二PMOS管由第二一PMOS管和第二二PMOS管构成，第四PMOS管由第四一PMOS管和第四二PMOS管构成，第二一PMOS管与第一一PMOS管共用同一源极，第二二PMOS管与第一二PMOS管共用同一源极，第四一PMOS管与第三一PMOS管共用同一源极，第四二PMOS管与第三二PMOS管共用同一源极。具体地，参考图5，P20由P201和P202构成，P40由P401和P402构成，P201与P101共用同一源极，P202与P102共用同一源极，P401与P301共用同一源极，P402与P302共用同一源极。

其中，在一些实施例中，第三一PMOS管和第三二PMOS管均位于第一一PMOS管和第一二PMOS管之间；相应地，第四一PMOS管和第四二PMOS管均位于第二一PMOS管和第二二PMOS管之间。参考图5，即P301和P302均位于P101和P102之间，P401和P402均位于P201和P202之间。

在另一些实施例中，第一一PMOS管和第一二PMOS管均位于第三一PMOS管和第三二PMOS管之间；相应地，第二一PMOS管和第二二PMOS管均位于第四一PMOS管和第四二PMOS管之间。参考图6，即P101和P102均位于P301和P302之间，P201和P202均位于P401和P402之间。

在一些实施例中，第一一NMOS管和第一二NMOS管的排列方向平行于第零一NMOS管和第零二NMOS管的排列方向；其中，第零一NMOS管和第零二NMOS管共用同一栅极，和/或第一一NMOS管和第一二NMOS管共用同一栅极。

参考图7，以第一字线驱动器为例，N111和N112的排列方向平行于N101和N102；此外，同一类字线驱动器中不同字线驱动器的第零NMOS管共用同一栅极以及第一NMOS管共用同一栅极，以第一字线驱动器的第一NMOS管和第三字线驱动器的第一NMOS管为例，第一字线驱动器中第一一NMOS管与第三字线驱动器中第一一NMOS管共用同一栅极，第一字线驱动器中第一二NMOS管与第三字线驱动器中第一二NMOS管共用同一栅极，对照附图，即N111和N3112共用同一栅极，N112和N312共用同一栅极。

此外，在一些实施例中，第一类字线驱动器的第零NMOS管和第二类字线驱动器的第零NMOS管位于第一类字线驱动器的第一NMOS管和第二类字线驱动器的第一NMOS管之间。参考图7，N101和N201位于N111和N211之间，N301和N301位于N311和N411之间；在另一些实施例中，第一类字线驱动器的第一NMOS管和第二类字线驱动器的第一NMOS管位于第一类字线驱动器的第零NMOS管和第二类字线驱动器的第零NMOS管之间。

在一些实施例中，第一类PMOS管和第二类PMOS管的排列方向平行于PMOS管的沟道长度方向和NMOS管的沟道长度方向。参考图10，属于第一类PMOS管的P10和P30共用栅极且在第二方向D2上并排设置，属于第二类PMOS管的P20和P40共用栅极且同样在在第二方向D2上并排设置，第一类PMOS管与第二类PMOS管沿第一方向D1并排设置；同时，由于每一子晶体管的沟道长度方向均为第一方向D1，因此由子晶体管构成的PMOS管和NMOS管的沟道长度方向同样为第一方向D1，即第一类PMOS管与第二类PMOS管的排列方向平行于PMOS管的沟道长度方向和NMOS管的沟道长度方向。

其中，不同PMOS管包含的一子PMOS管的连接关系如下：P101与P301沿第二方向D2并排且共用同一栅极，P201与P401沿第二方向D2并排且共用同一栅极，P101和P201共用同一源极，P301和P401共用同一源极；不同PMOS管包含的另一子PMOS管的连接关系同理如上，在此不再进行赘述。

本申请实施例中，第一类字线驱动器包含的NMOS管与第二类字线驱动器包含的NMOS管位于第一类PMOS管和第二类PMOS管的同一侧，如此，有利于使得不同字线驱动器中PMOS管与NMOS管的相对位置关系相同，以及使得与不同字线驱动器连接的不同字线朝同一方向延伸，从而简化字线驱动器电路的布局复杂度，降低制造成本；此外，多个PMOS管位于多个NMOS管的同一侧，在版图设计中，仅需控制多个PMOS管的排列间距等于多个NMOS管的排列间距相等即可，而无需考虑并排的NMOS管与并排的PMOS管之间的间距，有利于实现不同字线驱动器中PMOS管和NMOS管的间距相等，从而保证不同字线驱动器的驱动能力相同或相近，进而使得字线驱动器电路具有良好的稳定性。

本申请实施例还提供一种存储器，包括上述任一项所述的字线驱动器电路。在集成电路的尺寸日益微缩的情况下，采用上述结构的字线驱动器电路，有利于提升晶体管和字线的电学性能，从而提升字线驱动器电路的电学性能，进而提升存储器的整体性能。

本领域的普通技术人员可以理解，上述各实施方式是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各自更动与修改，因此本申请的保护范围应当以权利要求限定的范围为准。