堆叠半导体装置中的混合金属结构及相关联系统和方法

技术领域

本公开大体上涉及用于堆叠半导体装置的系统和方法。确切地说，本发明技术涉及具有堆叠半导体装置中的混合金属结构接合裸片的堆叠半导体装置。

背景技术

诸如存储器装置、微处理器和其它电子装置之类的微电子装置通常包含安装到衬底且包覆在保护性覆盖物中的一或多个半导体裸片。半导体裸片包含功能特征，例如存储器单元、处理器电路、互连电路系统等。为减小半导体裸片所占据的体积并且增大所得半导体组件的容量和/或速度，半导体裸片制造商承受着越来越大的压力。为满足这些需求，半导体裸片制造商通常竖直叠加地堆叠多个半导体裸片，以增大半导体裸片和/或组件所安装到的电路板或其它元件上的有限面积内的微电子装置的容量或性能。

此外，半导体裸片制造商已不断地减小接合线厚度以减小半导体裸片的堆叠的总高度和/或已减小接合特征之间的间距以减小裸片堆叠的纵向占据面积。然而，减小可引起裸片之间的接合问题。举例来说，半导体裸片堆叠之间的传统焊料接缝通常具有挤出部分。随着高度要求收缩，裸片压缩在一起，从而产生可在接合特征之间形成热和/或电短路的更多挤出。接合特征之间的间距的减小还可使挤出部分在接合特征之间形成短路。

发明内容

在一个方面中，本申请提供一种堆叠半导体装置，其包括：第一半导体裸片，其具有顶部表面和与所述顶部表面相对的底部表面，所述第一半导体裸片包含在所述顶部表面处的第一接合位点和在所述顶部表面处的与所述第一接合位点间隔开的第二接合位点；及第二半导体裸片，其具有面向所述第一半导体裸片的所述顶部表面的下部表面和与所述下部表面相对的上部表面，所述第二半导体裸片包含：在所述下部表面处的第三接合位点，其中所述第三接合位点包含通过金属-金属接合件接合到所述第一接合位点的导电结构；及在所述下部表面处的第四接合位点，其中所述第四接合位点包含接合到所述第二接合位点的焊料球。

在另一方面中，本申请提供一种堆叠半导体装置，其包括：第一半导体裸片，其具有第一接合表面、所述第一接合表面上的第一阵列中的多个第一接合位点以及所述第一接合表面上的第二阵列中的多个第二接合位点；第二半导体裸片，其具有面向所述第一半导体裸片的所述第一接合表面的第二接合表面、所述第二接合表面上的所述第一阵列中的多个第三接合位点以及所述第二接合表面处的所述第二阵列中的多个第四接合位点；多个无焊料互连结构，其在所述第一半导体裸片与所述第二半导体裸片之间，其中每一无焊料互连结构在所述多个第一接合位点中的个别接合位点与所述多个第三接合位点中的个别接合位点之间形成电连接；及多个焊料接头，其在所述第一半导体裸片与所述第二半导体裸片之间，其中每一焊料接头耦合到所述多个第二接合位点中的个别接合位点和所述多个第四接合位点中的个别接合位点。

在又一方面中，本申请提供一种用于形成堆叠半导体装置的方法，其包括：在第一半导体裸片的至少一个第一接合位点上形成导电垫；在所述第一半导体裸片中的邻近所述至少一个第一接合位点的至少一个第二接合位点上形成焊料球；将所述第一半导体裸片堆叠在第二半导体裸片上，所述第二半导体裸片具有个别地对应于所述至少一个第一接合位点和所述至少一个第二接合位点中的每一个的对应导电垫；及将所述至少一个第一接合位点和所述至少一个第二接合位点接合到所述第二半导体裸片上的所述对应导电垫，其中所述接合包含：在所述至少一个第二接合位点上回焊焊料柱以将所述至少一个第二接合位点接合到所述第二半导体裸片上的所述对应导电垫；及使所述导电垫退火以在所述第一半导体裸片上的所述至少一个第一接合位点与所述第二半导体裸片上的所述对应导电垫之间形成金属-金属接合件。

附图说明

图1为根据本发明技术的一些实施例的在裸片之间具有混合金属接合结构的堆叠半导体装置的横截面图。

图2A到2J说明根据本发明技术的一些实施例的用于产生具有用于堆叠半导体装置中的混合金属接合结构的半导体裸片的过程。

图3A到3H说明根据本发明技术的一些实施例的用于产生具有用于堆叠半导体装置中的对应金属接合结构的半导体裸片的过程。

图4A到4D说明根据本发明技术的一些实施例的用于形成具有混合金属接合结构的堆叠半导体装置的过程。

图5A和5B说明根据本发明技术的一些实施例的用于调平金属接合结构的过程。

图6为包含根据本发明技术的一些实施例配置的半导体裸片组合件的系统的示意图。

图式未必按比例绘制。类似地，出于论述本发明技术的一些实施的目的，一些组件和/或操作可分成不同块或组合成单个块。此外，虽然本发明技术可容许各种修改和替代形式，但在图式中已经通过举例展示了特定实施并且在下文中对其进行详细描述。

具体实施方式

本文中公开了一种具有混合金属结构的堆叠半导体装置及相关联系统和方法。所述堆叠半导体装置包含第一半导体裸片和第二半导体裸片。第一半导体裸片具有顶部表面和与顶部表面相对的底部表面。一或多个第一接合位点定位于顶部表面上。一或多个第二接合位点在顶部表面处定位成与第一接合位点间隔开。第二半导体裸片包含面向第一半导体裸片的顶部表面的下部表面。一或多个第三接合位点定位于对应于第一接合位点的下部表面处。一或多个第四接合位点定位于对应于第二接合位点的下部表面处。第三接合位点包含通过金属-金属接合件接合到第一接合位点的导电结构。第四接合位点包含接合到第二接合位点的焊料结构(例如，焊料球、焊料柱等)(例如，使用传统的焊料接合技术)。也就是说，堆叠半导体装置具有混合接合方案，所述混合接合方案包含一或多个金属-金属接合件(例如，金属-金属接头，在本文中有时被称为“无焊料”接合件)和堆叠半导体裸片上的接合位点之间的一或多个焊料接缝(例如，焊料接头)。混合接合方案可利用焊料接缝的益处(例如，自对准、成本等)，同时使焊料接缝的缺点(例如，接合位点之间的短路风险)最小化。此外，混合接合方案可利用金属-金属接合件的益处(质量连接、短路风险低)，同时解决金属-金属接合件的限制(例如，对准)。

在一些实施例中，金属-金属接合件在半导体裸片之间形成带电电连接，而焊料接缝在半导体裸片中的热结构之间形成热连接。在一些实施例中，第一接合位点到第四接合位点中的每一个通常对应于半导体裸片中的特征(例如，穿衬底通孔、再分布层、热特征和/或任何其它合适的元件)。在一些实施例中，第一接合位点和第二接合位点的结构大体类似。在一些此类实施例中，第一接合位点和第二接合位点在相同制造工艺中形成。举例来说，可通过相同铜沉积工艺形成第一接合位点和第二接合位点。此外，在一些实施例中，第一接合位点与第三接合位点之间的金属-金属接合件为铜-铜接合件。

为了便于参考，本文中有时参考相对于图式中展示的实施例的空间定向的顶部和底部、上部和下部、向上和向下和/或水平平面、x-y平面、竖直或z方向来描述堆叠半导体装置和其中的组件。然而，应理解，在不改变本发明技术的所公开实施例的结构和/或功能的情况下，堆叠半导体装置和其中的组件可移动到不同空间定向且在不同空间定向中使用。

图1为根据本发明技术的一些实施例的在半导体裸片之间具有混合金属结构的堆叠半导体装置100(“装置100”)的横截面图。在所说明的实施例中，装置100包含具有第一表面104(例如，上部表面或裸片堆叠表面)和与第一表面104相对的第二表面106(例如，下部表面)的封装衬底102。半导体裸片110(“裸片110”，个别地称为第一裸片到第四裸片110a-d)堆叠于封装衬底102的第一表面104上，且模制化合物安置于裸片110中的每一个之间以及第四裸片110d(例如，最下裸片)与封装衬底102之间。

如参考第一裸片110a(例如，最上部裸片)所说明，裸片110中的每一个具有第一表面112(例如，上部表面或顶部表面)和第二表面114(例如，下部表面或底部表面)。裸片110中的每一个可包含由第一表面112和第二表面114处的电介质衬底118绝缘的主半导体衬底116。第一裸片110a包含由第一表面112承载的接合位点120a的第一阵列、至少部分地延伸穿过第一裸片110a的穿衬底通孔130(“TSV 130”)的阵列，以及由第二表面114承载的接合位点120b的第二阵列。在所说明的实施例中，TSV 130完全延伸穿过第一裸片110a；接合位点120a的第一阵列中的每一个别接合位点直接耦合到个别TSV 130；且接合位点120b的第二阵列中的每一个别接合位点直接耦合到个别TSV 130。在各种其它实施例中，TSV 130中的一或多个可仅部分地延伸穿过第一裸片110a，接合位点120a的第一阵列中的一或多个接合位点可耦合到第一表面112上的另一结构(例如，耦合到再分布层、热元件或另一合适的结构中的迹线)，和/或接合位点120b的第二阵列中的一或多个接合位点可耦合到第二表面114上的另一结构。

如在图1中进一步说明，接合位点120a的第一阵列包含一或多个第一接合位点122(展示为两个)和与第一接合位点122间隔开的一或多个第二接合位点124(展示为两个)。在所说明的实施例中，第一接合位点122和第二接合位点124的结构大体类似。举例来说，如所说明，第一接合位点122和第二接合位点124可各自具有接合结构，所述接合结构包含在第一表面112处接合到第一TSV 132和第二TSV 134的导电垫121、由导电垫121承载的金属垫126，以及由金属垫126承载的接合膜128。

在各种实施例中，导电垫121可由合适的导电金属形成，例如，铜、金、银、铝或任何其它合适的导电材料。类似地，在各种实施例中，金属垫126可由合适的导电金属形成，例如，铜、金、银、铝或任何其它合适的导电材料。类似地，在各种实施例中，接合膜128可由合适的导电金属形成，例如，铜、金、银、铝或任何其它合适的导电材料。在各种实施例中，导电垫121、金属垫126和接合膜128可由相同导电材料和/或不同导电材料形成。举例来说，在一些实施例中，导电垫121和金属垫126由铜形成，而接合膜128由金形成。导电垫121和金属垫126的铜构造可帮助降低制造成本，而接合膜128的金构造可帮助改进第一接合位点122的表面的接合能力。

接合位点120b的第二阵列包含一或多个第一接合位点142(展示为两个)和与第一接合位点142间隔开的一或多个第二接合位点144(展示为两个)。在所说明的实施例中，第一接合位点142的结构大体上不同于第二接合位点144的结构。如所说明，第一接合位点142的结构大体上类似于上文所论述的第一接合位点122的结构。举例来说，第一接合位点142包含在第二表面114处接合到第一TSV 132的导电垫141、由导电垫141承载的金属垫146，以及由金属垫146承载的接合膜148。同样如上文所论述，在各种实施例中，导电垫141、金属垫146和/或接合膜148可由合适的导电金属形成，例如，铜、金、银、铝或任何其它合适的导电材料。举例来说，在一些实施例中，导电垫141和金属垫146由铜形成，而接合膜148由金形成。

在一些实施例中，金属垫126、146中的每一个由充分精炼的金属材料形成，以允许金属垫126、146彼此直接接合。举例来说，在一些实施例中，金属垫126、146中的每一个由具有相对不含(或不含)缺陷的接合表面的铜形成。在此类实施例中，可省略接合膜128、148，且金属垫126、146中的铜可以金属-金属接合件的形式直接接合。

然而，第二接合位点144的结构大体上不同于第二接合位点124的结构。在所说明的实施例中，第二接合位点144包含接合到第二TSV 134的导电垫141、由导电垫141承载的金属垫156，以及由金属垫156承载的焊料结构158。导电垫141和/或金属垫156可由合适的导电金属形成，例如，铜、金、银、铝或任何其它合适的导电材料。焊料结构可为焊料球、焊料材料柱或任何其它合适的结构。

如在图1中进一步说明，第二裸片到第四裸片110b-c中的每一个包含接合位点120a的第一阵列和接合位点120b的第二阵列。在装置100中的每一接合界面处，相对较低裸片的接合位点120a的第一阵列接合到相对较高裸片的接合位点120b的第二阵列。举例来说，如关于第一裸片110a和第二裸片110b所说明，第二裸片110b上的接合位点120a的第一阵列接合到第一裸片110a处的接合位点120b的第二阵列。确切地说，第二裸片110b上的第一接合位点122通过接合膜128、148之间的金属-金属接合件接合到第一裸片110a的第一接合位点142，而第二裸片110b上的第二接合位点124通过接合膜128与焊料结构158之间的焊料接缝接合到第一裸片110a的第二接合位点144。

在接合过程期间，第二接合位点124、144之间的焊料接合过程可帮助对准第一裸片110a和第二裸片110b(例如，通过焊料自对准过程)。然而，接合过程挤压焊料结构158，所述焊料结构在x-y平面中朝向其它接合位点向外漂移。如果装置100中的每一接缝都为焊料接缝，那么接合位点分隔开的距离必须至少为漂移距离的两倍，以避免接合位点之间的短路。当图1中所说明的类型的装置的高度要求收缩时，堆叠中的裸片110更紧密地压缩在一起，这可增加焊料结构158漂移的平均距离。此外，可能需要减小接合位点之间的距离(例如，减小间距)，以减小装置100的x-y占据面积和/或提供裸片110之间的额外通信线路。由于高度和间距减小，在接合位点之间挤出的焊料可在接合位点之间形成短路，由此损害装置100的性能。第一接合位点122、142之间的金属-金属接合件对于在接合位点之间形成短路不具有相同的挤出问题，且金属-金属接合件可在接合位点之间提供高质量连接。然而，金属-金属接合件不适用于间距大于5微米(μm)的接合位点，例如由于对准接合位点的成本较高。

第一接合位点142和第二接合位点144的混合构造以及装置100中的混合接合方案降低了在接合位点之间形成桥接器的可能性，同时维持焊料接缝的许多益处。举例来说，如下文关于图4A到4D更详细地论述，可首先接合第二接合位点124、144以对准第一裸片110a和第二裸片110b，接着可在第一接合位点122、142之间形成金属-金属接合件。此外，混合接合方案可利用第一接合位点122、142之间的金属-金属接合件的益处。举例来说，在一些实施例中，第一TSV 132为裸片110之间的电通信通道(例如，带电TSV)，而第二TSV 134形成裸片110之间的热通信通道(例如，热耗散路线)。金属-金属接合件可帮助确保裸片110之间的质量电连接，而焊料接缝可帮助确保裸片110准确地对准。

当柱间距和/或接合线厚度足够小使得纯焊料接合方案开始形成太多短路时，装置100中的混合接合方案可为尤其有利的。在各种实施例中，例如，当柱间距高于约3μm、在约60μm与约4μm之间或在约40μm与约5μm之间时，可使用混合金属接合结构。在一些实施例中，当裸片110之间的接合线厚度在约1μm与30μm之间、在约2μm与约25μm之间、在约5μm与约20μm之间或在约10μm与约20μm之间时，可使用混合金属接合结构。

图2A到2J说明根据本发明技术的一些实施例的用于在半导体裸片110上产生接合位点的过程。下文关于图2A到2J所描述的过程可例如用于产生上文关于图1所论述的接合位点120b的第二阵列中的混合导电结构。此外，下文所描述的过程可在电介质衬底118(图1)已沉积于第二表面114上且导电层121'(例如，到导电垫121的前体)已沉积于电介质衬底118上之后开始。

图2A说明使光致抗蚀剂材料220沉积在裸片110的第二表面114上且对其进行图案化之后的裸片110。如所说明，对光致抗蚀剂材料220进行图案化可在光致抗蚀剂材料220中形成暴露裸片110中的一或多个TSV 130之上的导电层121'的通孔222。在一些实施例中，通孔222暴露对应于穿过裸片110的带电通信通道的TSV 130。

图2B说明在金属镀覆一或多个通孔222以形成金属垫146的一或多个例子之后的裸片110。如图2B中所说明，可通过金属镀覆工艺将通孔222中的每一个填充到光致抗蚀剂材料220的上部表面221处或附近的水平。如在图2B中进一步说明，金属垫146可在金属镀覆工艺之后具有不相似的高度。

图2C说明在从金属垫146中的每一个的上部表面147移除材料之后的裸片110。如下文关于图5A和5B更详细地论述，移除工艺可确保金属垫146具有大体上均匀的高度和/或上部表面147相对不含缺陷。

图2D说明在金属垫146的上部表面147上进行金属镀覆工艺以沉积接合膜148之后的裸片110。在一些实施例中，接合膜148可在裸片110的进一步处理期间保护金属垫146，由此防止杂质重新引入到上部表面147中。在一些实施例中，接合膜148可为至少部分地基于形成上文关于图1所论述的金属-金属接合件的金属能力而选择的导电金属。举例来说，在一些实施例中，接合膜148为金层。

如上文所论述，在一些实施例中，省略接合膜148。在此类实施例中，用于产生接合位点的第一阵列的过程可省略图2D的第二金属镀覆工艺。举例来说，在一些实施例中，金属垫146可具有足够均匀的上部表面147和/或由用于形成金属-金属接合件的合适的金属形成以省略第二沉积工艺。

此外，在一些实施例中，用于产生接合位点的第一阵列的过程可省略上文关于图2C所论述的移除工艺。举例来说，在一些实施例中，上文关于图2B所论述的沉积工艺可产生高度在可接受容差范围内的金属垫146，使得移除工艺为不必要的。在另一实例中，图2D的第二沉积工艺可考虑高度的差异。

图2E说明在将接合膜148沉积到金属垫146上以完成在第一接合位点142处的导电结构的形成之后的裸片110。一旦完成导电结构，则可从裸片110剥离光致抗蚀剂材料220。

图2F说明在裸片110的第二表面114上使第二光致抗蚀剂材料230沉积和图案化之后的裸片110。如所说明，使第二光致抗蚀剂材料230图案化形成暴露裸片110中的一或多个TSV 130之上的导电层121'的通孔234。在一些实施例中，光致抗蚀剂材料中的通孔234暴露对应于穿过裸片110的热通道的TSV 130。

图2G说明在依次沉积金属垫156和焊料结构158的金属和焊料镀覆工艺之后的裸片110。如所说明，所得焊料垫可具有不同高度，但各自具有接合到金属垫156的矩形结构。

图2H说明在从裸片110剥离第二光致抗蚀剂材料230之后的裸片110。图2I说明在蚀刻导电层121'以暴露裸片110的第二表面114且隔离新形成的导电结构之后的裸片110。也就是说，逐出过程从导电层121'移除材料以隔离第一接合位点142和第二接合位点144的导电垫121。

图2J说明在重新成形焊料结构158的焊料回焊过程之后的裸片110。在一些实施例中，焊料回焊过程可改进金属垫156与焊料结构158之间的接合。在一些实施例中，焊料回焊过程可改进裸片110上的焊料结构158的高度的均匀性。

图3A到3H说明根据本发明技术的一些实施例的用于在半导体裸片110上产生大体上类似的接合位点的阵列的过程。下文关于图3A到3H所描述的过程可例如用于产生上文关于图1所论述的接合位点120a的第一阵列。在所说明的实施例中，图3A到3H的过程在上文关于图2A到2J所论述的过程之后发生。在其它实施例中，图3A到3H的过程在形成接合位点120b的第二阵列的混合导电结构之前发生。

参考图3A，过程可通过将裸片110固定在诸如承载晶片之类的承载结构302上而开始。在一些实施例中，承载晶片包含与接合位点120b的第二阵列中的导电结构等高的保护材料304(例如，模制材料)。一旦安装，则可处理裸片110的未处理第一表面112'以暴露裸片110中的TSV 130。

图3B说明在第一表面112'上的块状移除和/或薄化过程之后的裸片110，所述过程在TSV 130上方的高程处与第一表面112"一起完成。在各种实施例中，块状薄化过程可包含研磨过程和/或化学机械平坦化(CMP)过程以快速和/或有效地从第一表面112"移除半导体衬底116材料。

图3C说明在第二移除和/或薄化过程之后的裸片110，从而在平行于TSV 130或刚好在所述TSV下方的高程处产生第一表面112。在一些实施例中，第二移除工艺为干式蚀刻工艺，以小心地移除半导体衬底116材料，同时使对TSV 130的损坏和/或从所述TSV的移除最小化。

图3D说明例如通过化学气相沉积工艺在裸片110的第一表面112上沉积电介质层118(和/或钝化层)之后的裸片110。如图3D中所说明，沉积工艺可产生电介质层118TSV 130的最近暴露的末端。

图3E说明在重新暴露裸片110中的TSV 130的任选的移除工艺和沉积导电层121'的沉积工艺之后的裸片110。在各种实施例中，任选的移除工艺可包含CMP工艺、干式蚀刻工艺或其它合适的移除工艺，从而在裸片110的第一表面112上产生完成的电介质层118。

如在图3E中进一步说明，一旦TSV 130暴露，则沉积工艺可跨越第一表面112沉积导电层121'。在一些实施例中，导电层121'为金属晶种层。导电层121'中使用的金属的实例包含铜、锡、铝、金、银和/或任何其它合适的金属。在一些实施例中，导电层121'通过物理气相沉积(PVD)工艺沉积。

图3F说明在导电层121'之上使第三光致抗蚀剂材料320沉积和图案化之后的裸片110。如所说明，图案化可产生通孔322，所述通孔在大体上对应于裸片110中的TSV 130的位置中暴露导电层121'。在一些实施例中，通孔322中的每一个具有大体类似的大小和形状。在其它实施例中，通孔322可具有不同大小和/或形状。举例来说，对应于穿过裸片110的带电通信通道的通孔的第一群组可具有经配置以与第一接合位点142(图1)上的导电结构配合的大小，而对应于穿过裸片110的热通道的通孔的第二群组可具有经配置以与第二接合位点144上的导电结构配合的大小。

图3G说明在镀覆工艺之后的裸片110，以将金属垫126和接合膜128沉积在通孔322中，由此形成第一接合位点122和第二接合位点124。如图3G中所说明，通孔322的大体上等效宽度产生第一接合位点122与第二接合位点124之间的大体上等效宽度。如上文所论述，第一接合位点122和第二接合位点124可形成有与在另一半导体裸片和/或另一合适的衬底的第二表面114上的第一接合位点142和第二接合位点144(图1)的宽度对应的不同宽度。在所说明的实施例中，镀覆过程还产生具有大体均匀高度的第一接合位点122和第二接合位点124。在其它实施例中，镀覆过程可经调整以产生具有不同高度的第一接合位点122和第二接合位点124，以进一步促进与对应接合位点之间的接合。此外，镀覆工艺可省略将接合膜128沉积在与第一接合位点122相关联的金属垫126中。

图3H说明在从裸片110剥离第三光致抗蚀剂材料320以暴露导电层121'之后的裸片110。如进一步说明，过程接着包含蚀刻暴露的导电层121'以隔离导电垫121(且因此隔离第一接合位点122和第二接合位点124)且暴露裸片110的第一表面112。

尽管上文关于图2A到3H所描述的过程描述首先在半导体裸片上产生混合导电结构，但应理解，在一些实施例中，以不同次序产生裸片110。举例来说，在一些实施例中，裸片110的第一表面112上的大体类似的导电结构在产生裸片110的第二表面114上的混合导电结构之前产生(例如，通过将上文关于图2A到2J所描述的过程替换为上文关于图3F到3H所描述的过程)。

图4A到4D说明根据本发明技术的一些实施例的用于形成具有混合导电结构的堆叠半导体装置的过程。可例如在根据上文关于图2A到3H所论述的实施例在裸片110上产生混合结构之后完成所描述的过程。

参考图4A，可从承载结构302剥离一或多个裸片110(展示为一个)。举例来说，裸片110可与承载晶片的衬底解除接合和/或从模制材料剥离。在一些实施例中，在图4A处的过程包含切割晶片(未展示)以从晶片中单分出裸片110。

参考图4B，一或多个裸片110(展示为两个)可堆叠在封装衬底102的顶部上。在所说明的实施例中，第二裸片110b堆叠于封装衬底102的上部表面104上，且第一裸片110a堆叠于第二裸片110b的顶部上。在一些实施例中，多个裸片可堆叠于各种其它衬底上。举例来说，在一些实施例中，可在基底裸片附接到封装衬底102或任何其它合适的材料之前或之后将一或多个裸片110堆叠于基底裸片上。如图4B中所说明，堆叠裸片110可包含将第一裸片110a上的接合位点120b的第二阵列与第二裸片110b上的接合位点120a的第一阵列大体上对准。

图4C说明在焊料回焊过程和/或热压接合过程之后的装置100。焊料回焊过程在第一裸片110a上的第二接合位点144与第二裸片110b上的第二接合位点124之间形成接缝。如所说明，焊料回焊过程包含压缩裸片110，从而导致在水平平面上挤出一些焊料结构158。在一些实施例中，焊料回焊过程建立穿过装置100的热通道434。在一些实施例中，焊料回焊过程进一步对准裸片110，由此校正来自堆叠的对准中的任何微小错误。当焊料调整以使焊料结构158的表面积最小化时，焊料回焊过程中的自对准发生，且可相应地调整裸片110的位置。

热压接合过程(在本文中有时被称为“退火过程”)在第一裸片110a上的第一接合位点142与第二裸片110b上的第一接合位点122之间形成金属-金属接合件。所形成的金属-金属接合件可取决于沉积于第一接合位点122、142上的接合膜128、148。在一些实施例中，金属-金属接合件包含铜-铜接合件、银-银接合件、金-金接合件和/或任何其它合适的金属-金属接合件。在一些实施例中，金属-金属接合件通过装置100建立电通道432。在一些实施例中，热压接合过程与焊料回焊过程同时发生。举例来说，在一些实施例中，热压接合过程引入足够热量以使焊料结构158回焊。在一些实施例中，可在焊料回焊过程之后执行热压接合过程以在形成金属-金属接合件之前改进第一接合位点122、142之间的对准。

图4D说明在将底部填充材料160沉积在第一裸片110a与第二裸片110b之间以及第二裸片110b与封装衬底102之间之后的装置100。底部填充材料160可为热固性环氧化物或其它合适的材料。底部填充材料160可帮助减少由裸片110的表面与焊料材料之间的热膨胀系数的不匹配产生的焊料结构158上的热应力。在一些实施例中，底部填充材料160增加装置100的硬度以帮助减少裸片110之间的解除接合。在一些实施例中，底部填充材料160通过毛细管型底部填充工艺沉积。

在一些实施例中，可将一或多个额外裸片堆叠在第一裸片110a的顶部上以增加装置100中的裸片计数。举例来说，如图1中所说明，两个额外裸片110可堆叠于装置100中。在各种实施例中，可将一个额外裸片、两个额外裸片、五个额外裸片、十个额外裸片或任何合适数目个额外裸片添加到堆叠。在一些实施例中，一或多个额外裸片可堆叠于上文关于图4B所论述的初始堆叠过程中。在一些实施例中，一旦裸片堆叠完成，则封装物(未展示)可在装置100之上流动以进一步使裸片110绝缘并保护所述裸片。在一些实施例中，一旦裸片堆叠完成，则可将盖(未展示)附接到封装衬底102以进一步使裸片110绝缘和/或保护所述裸片。

图5A和5B说明根据本发明技术的一些实施例的用于调平裸片110上的接合结构522的过程。如上文所论述，在一些实施例中，在沉积工艺之后使用调平工艺以改进接合结构522的均匀性。举例来说，调平工艺可在沉积上文关于图2B所描述的金属镀覆工艺之后执行，从而产生上文关于图2C所论述的第一接合位点122。

图5A说明在到第二光致抗蚀剂材料230中的通孔中的沉积工艺之后的三个接合结构522a-c。如所说明，接合结构522a-c中的每一个可包含在其相应上部表面上的杂质层523a-c。此外，接合结构522a-c中的每一个可具有不同高度。举例来说，第一接合结构522a高于第二接合结构522b，但短于第三接合结构522c。在不进行进一步处理的情况下，杂质层523a-c和接合结构522的不同高度可妨碍和/或防止接合结构522a-c与另一裸片上的结构接合。

图5B说明在调平工艺之后的接合结构522。如所说明，已从接合结构522中的每一个移除杂质层523。此外，接合结构522中的每一个已从上部表面移除额外材料，以产生跨越接合结构522的大体均匀高度。也就是说，调平工艺包含从接合结构522剥离材料的移除工艺。移除工艺可为电和/或化学工艺(例如，杜伦达尔(Durendal)工艺、将接合结构522浸没在化学浴中或任何其它合适的工艺)以避免相对较薄的接合结构上的机械应力。此外，电和/或化学工艺可允许从接合结构522移除材料，同时接合结构522由第二光致抗蚀剂材料230支撑。如上文所论述，一旦调平工艺完成，则可从裸片110剥离第二光致抗蚀剂材料230。

图6为包含根据本发明技术的实施例配置的半导体裸片组合件的系统的示意图。具有上述特征和/或由上文参考图1到5B所描述的过程产生的半导体装置中的任一个可并入到无数的更大和/或更复杂系统中的任一个中，其代表性实例为图6中示意性地展示的系统900。系统900可包含存储器990(例如，SRAM、DRAM、快闪和/或其它存储器装置)、电源992、驱动器994、处理器996和/或其它子系统或组件998。与上文参考图1所描述的那些半导体装置类似的半导体装置，或由上文关于图2A到5B所描述的过程产生的半导体装置可包含于图6中展示的元件中的任一个中。举例来说，存储器990可包含具有混合金属接合结构的堆叠半导体装置，例如上文关于图1所描述的那些混合金属接合结构。所得系统900可经配置以执行多种多样的合适的计算、处理、存储、感测、成像和/或其它功能中的任一个。相应地，系统900的代表性实例包含但不限于计算机和/或其它数据处理器，例如台式计算机、膝上型计算机、网络家电、手持式装置(例如，掌上型计算机、可穿戴式计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器的或可编程的消费型电子装置、网络计算机和微型计算机。系统900的额外代表性实例包含灯、相机、车辆等。关于这些和其它实例，系统900可容纳在单个单元中或例如通过通信网络分布在多个互连单元上。因此，系统900的组件可包含本地和/或远程存储器存储装置以及多种多样的合适的计算机可读介质中的任一个。

根据前述内容，应了解，本文中已出于说明性目的描述本技术的特定实施例，但尚未示出或详细描述熟知结构和功能以避免不必要地模糊本技术的实施例的描述。在以引用的方式并入本文中的任何材料与本公开冲突的情况下，以本公开为准。在上下文允许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，除非词语“或”明确地限制成仅意指对参考两个或更多个项目的列表的其它项目具有排它性的单个项目，否则此列表中的“或”的使用应理解为包含：(a)列表中的任何单个项目、(b)列表中的所有项目或(c)列表中的项目的任何组合。此外，如本文中所使用，如“A和/或B”中的词组“和/或”是指仅A、仅B，和A和B两者。此外，术语“包括”、“包含”、“具有”和“带有”贯穿全文用以意指至少包含一或多个所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。

根据前述内容，还应了解，可在不背离本公开或本发明技术的情况下作出各种修改。举例来说，本领域的技术人员将理解，本技术的各种组件可进一步划分成子组件，或可组合和集成本技术的各种组件和功能。此外，在特定实施例的上下文中描述的技术的某些方面还可在其它实施例中组合或消除。此外，尽管已经在本发明技术的某些实施例的上下文中描述了与那些实施例相关联的优点，但其它实施例也可以展现此些优点，且并非所有的实施例都必定展现此些优点以落入本发明技术的范围内。因此，本公开及相关联的技术可涵盖未明确地在本文中展示或描述的其它实施例。