用于半导体装置的阻抗校准的系统及方法

技术领域

本发明的实施例大体上涉及半导体装置的领域。更具体来说，本发明的实施例涉及校准半导体装置的阻抗。

背景技术

半导体装置(例如微计算机、存储器、门阵列等等)可包含输入/输出(I/O)引脚及用于经由总线、形成于板上的传输线及其类似者来将数据传输到其它装置的输出电路。半导体装置可包含控制传输数据的电路且可包含(例如)输出缓冲器及驱动器。为一致及准确地传输数据，可将半导体装置的阻抗匹配到传输网络及/或接收装置的阻抗。

半导体装置(例如低功率动态随机存取存储器(LPDRAM)装置(及其它类似半导体装置))可使用ZQ校准过程来跨工艺、电压及/或温度变化调谐半导体装置的特定组件(例如动态随机存取存储器(DRAM)、输入/输出((I/O)驱动器及/或裸片端接组件)。特定来说，ZQ校准过程可使用周期性(由存储器控制器命令)校准来比较分量与参考值以跨工艺、电压及/或温度维持一致阻抗。但是，如果电压条件不一致，那么ZQ校准过程会丧失准确性。

例如，PMIC(电力管理集成电路)可将电压供应到半导体装置及/或管理半导体装置的电力。供应电压可包含周期及频率，且也包含可使校准失真多达源电压的全DC(直流电)振幅的DC涟波或变动。供应电压的频率可比校准的频率高很多，而供应电压的周期可比实际用于单校准事件的平均周期长。

因此，本发明的实施例可针对上述一或多个问题。

附图说明

图1是根据本发明的实施例的半导体存储器装置的示意性框图；

图2是根据本发明的实施例的ZQ校准电路的示意性框图；

图3描绘根据本发明的实施例在与阻抗码比较的三个不同电压上驱动器的下拉电路的实例性阻抗曲线；

图4是根据本发明的实施例的包含加法器/减法器电路及步长控制器电路的ZQ校准码控制电路的电路图；

图5是说明根据本发明的实施例的用于使用变化步长二进制搜索来执行ZQ校准的过程的流程图；

图6是说明根据本发明的实施例的基于ZQCODE范围的起始步长的表；

图7提供根据实施例的使用实例性ZQCODE的特定加法实例；

图8提供根据实施例的使用实例性ZQCODE的特定减法实例；

图9到11说明根据特定实施例的使用起始步进的不同范围值的ZQ校准的范围结果；

图12是根据本发明的实施例的包含加法器/减法器电路及转换器电路的ZQ校准码控制电路的示意性框图；

图13是说明根据本发明的实施例的使用图12的ZQ校准码控制电路来进行ZQ校准的过程的流程图；

图14描绘根据本发明的实施例的5比较解决方案的ZQCODE输入及其经转换ZQCODE；

图15是说明根据本发明的实施例的每步进电阻误差与二进制搜索输出的数据点列图；

图16是说明根据本发明的实施例的驱动器电阻与二进制搜索输出的数据点列图；

图17描绘根据本发明的实施例的4比较解决方案的ZQCODE输入及其经转换ZQCODE；

图18是说明根据本发明的实施例的4比较解决方案的每步进电阻误差与二进制搜索输出的数据点列图；

图19是说明根据本发明的实施例的4比较解决方案的驱动器电阻与二进制搜索输出的数据点列图。

具体实施方式

将在下文描述一或多个特定实施例。为了努力提供这些实施例的简洁描述，在说明书中并不描述实际实施方案的所有特征。应了解，在任何此实际实施方案的开发中，如同任何工程管理或设计项目中，必须进行许多特定实施方案决策以实现开发者的特定目标，例如符合系统相关和业务相关的约束，此可取决于实施方案而改变。再者，应了解，此开发努力可为复杂且费时的，但将为获益于本发明的益处的所属领域的技术人员的设计、制作和制造的例行任务。

图1是根据本发明的实施例的半导体存储器装置100的示意性框图。例如，半导体存储器装置100可包含芯片135及ZQ电阻器(RZQ)155。芯片135可包含时钟输入电路105、内部时钟产生器107、时序产生器109、地址命令输入电路115、地址解码器120、命令解码器125、多个行解码器130、包含感测放大器150及转移门195的存储器单元阵列145、多个列解码器140、多个读/写放大器165、输入/输出(I/O)电路170、ZQ校准电路175及电压产生器190。半导体存储器装置100可包含多个外部端子，其包含耦合到命令/地址总线110的地址及命令端子、时钟端子CK及/CK、数据端子DQ、DQS及DM、电力供应端子VDD、VSS、VDDQ及VSSQ及校准端子ZQ。芯片135可安装在衬底(例如存储器模块衬底、母板或其类似者)上。

存储器单元阵列145包含多个存储体，每一存储体包含多个字线WL、多个位线BL及布置在多个字线WL及多个位线BL的相交处的多个存储器单元MC。每一存储体的字线WL的选择由对应行解码器130执行且位线BL的选择由对应列解码器140执行。多个感测放大器150针对其对应位线BL定位且耦合到至少一个相应局部I/O线，所述至少一个相应局部I/O线经由充当开关的转移门TG 195来进一步耦合到至少两个主I/O线对中的相应者。

地址/命令输入电路115可在命令/地址端子处从半导体存储器装置100的外部经由命令/地址总线110来接收地址信号及存储体地址信号且将地址信号及存储体地址信号传输到地址解码器120。地址解码器120可解码从地址/命令输入电路115接收的地址信号且将行地址信号XADD提供到行解码器130及将列地址信号YADD提供到列解码器140。地址解码器120也可接收存储体地址信号且将存储体地址信号BADD提供到行解码器130及列解码器140。

地址/命令输入电路115可在命令/地址端子处从半导体存储器装置100的外部(例如(例如)存储器控制器)经由命令/地址总线110来接收命令信号且将命令信号提供到命令解码器125。命令解码器125可解码命令信号且提供或产生各种内部命令信号。例如，内部命令信号可包含用于选择字线的行命令信号、用于选择位线的列命令信号(例如读取命令或写入命令)及可激活ZQ校准电路175的ZQ校准命令。

因此，当发出读取命令且将行地址及列地址实时供应给读取命令时，从由行地址及列地址指定的存储器单元阵列145中的存储器单元读取读取数据。读/写放大器165可接收读取数据DQ且将读取数据DQ提供到IO电路170。IO电路170可经由数据端子DQ、DQS及DM以及DQS处的数据选通信号及DM处的数据屏蔽信号来将读取数据DQ提供到半导体存储器装置100的外部。类似地，当发出写入命令且将行地址及列地址实时供应给写入命令时，输入/输出电路170可接收数据端子DQ、DQS及DM处的写入数据以及DQS处的数据选通信号及DM处的数据屏蔽信号且经由读/写放大器165来将写入数据提供到存储器单元阵列145。因此，写入数据可写入由行地址及列地址指定的存储器单元中。

转到解释包含在半导体存储器装置100中的外部端子，时钟端子CK及/CK可分别接收外部时钟信号及互补外部时钟信号。外部时钟信号(包含互补外部时钟信号)可供应到时钟输入电路105。时钟输入电路105可接收外部时钟信号且产生内部时钟信号ICLK。时钟输入电路105可将内部时钟信号ICLK提供到内部时钟产生器107。内部时钟产生器107可基于所接收的内部时钟信号ICLK及来自地址/命令输入电路115的时钟启用信号来产生相位控制内部时钟信号LCLK。尽管不受限于此，但DLL电路可用作为内部时钟产生器107。内部时钟产生器107可将相位控制内部时钟信号LCLK提供到IO电路170及时序产生器109。IO电路170可使用相位控制器内部时钟信号LCLK作为用于确定读取数据的输出时序的时序信号。时序产生器109可接收内部时钟信号ICLK且产生各种内部时钟信号。

电力供应端子可接收电力供应电压VDD及VSS。这些电力供应电压VDD及VSS可供应到电压产生器电路190。电压产生器电路190可基于电力供应电压VDD及VSS来产生各种内部电压VPP、VOD、VARY、VPERI及其类似者。内部电压VPP主要用于行解码器130中，内部电压VOD及VARY主要用于包含在存储器单元阵列145中的感测放大器150中，且内部电压VPERI用于许多其它电路块中。电力供应端子也可接收电力供应电压VDDQ及VSSQ。IO电路170可接收电力供应电压VDDQ及VSSQ。例如，电力供应电压VDDQ及VSSQ可为分别相同于电力供应电压VDD及VSS的电压。但是，专用电力供应电压VDDQ及VSSQ可用于IO电路170及ZQ校准电路175。

半导体存储器装置100的校准端子ZQ可耦合到ZQ校准电路175。ZQ校准电路175可参考ZQ电阻器(RZQ)155的阻抗来执行校准操作。在一些实例中，ZQ电阻器(RZQ)155可安装在耦合到校准端子ZQ的衬底上。例如，ZQ电阻器(RZQ)155可耦合到电力供应电压(VDDQ)。由校准操作获得的阻抗码(ZQCODE)可提供到IO电路170，且因此指定包含在IO电路170中的输出缓冲器(图中未展示)的阻抗。在一些实例中，ZQ校准电路175可包含在校准操作期间动态选择ZQCODE的调整步长的动态加法器/减法器电路。步长调整的选择可基于ZQCODE的当前值。通过使用动态加法器/减法器电路，可在校准具有非线性阻抗曲线的I/O电路170的驱动器时减少校准操作时间。

例如，图3描绘根据本发明的实施例在与ZQCODE值比较的三个不同电压上驱动器的下拉电路的实例性阻抗曲线300。如图3中所展示，随着ZQCODE变大，阻抗曲线300趋于平缓。在图3的实例中，ZQCODE值50与51之间的阻抗(例如电阻)值差小于ZQCODE值9与10之间的阻抗值差。因此，与低值ZQCODE相比，高值ZQCODE将需要较大步进来实现驱动器的相同阻抗变化。在一些实例中，动态加法器/减法器电路可配置以基于ZQCODE的当前值来调整递增及递减步长。

现返回到图2，其描绘根据本发明的实施例的ZQ校准电路275的电路图。例如，芯片235包含ZQ校准电路275及校准端子ZQ(例如ZQ垫)236。在一些实例中，ZQ校准电路275可包含在多个芯片耦合到ZQ电阻器RZQ 255时控制校准操作的起始的仲裁器电路280。

仲裁器电路280可响应于芯片激活(例如通电等等、通过ZQ校准命令(例如ZQ校准开始命令)或两者来激活且可在激活时提供下拉(PDN)码信号。ZQ校准电路275可包含用于仲裁及校准的数据端子(DQ)上拉(PUP)驱动器电路282及数据端子(DQ)下拉(PDN)驱动器电路283及数据端子(DQ)下拉(PDN)驱动器电路284的组合。DQ PUP驱动器电路282、DQ PDN驱动器电路283及DQ PDN驱动器电路284是附接到实际数据端子DQ的数据端子(DQ)上拉(PUP)驱动器电路、数据端子(DQ)下拉(PDN)驱动器电路及数据端子(DQ)下拉(PDN)驱动器电路的复制电路。DQ PDN驱动器电路284可从仲裁器电路280接收PDN码信号，且可响应于PDN码信号而下拉校准端子ZQ 236处的ZQ垫电压(VZQ)。

ZQ垫电压(VZQ)可提供到开关285(例如多路复用器Mux)。DQ PUP驱动器电路282及DQ PDN驱动器电路283的组合可执行DQ PUP驱动器电路282及DQ PDN驱动器电路283的组合之间的中间节点288处的中间ZQ电压(iVZQ)的调整。例如，DQ PUP驱动器电路282可包含并联耦合到电力供应端子VDDQ与中间节点288之间的多个晶体管。DQ PDN驱动器电路283可包含并联耦合到电力供应端子VSSQ与中间节点288之间的多个晶体管。中间ZQ电压(iVZQ)可提供到开关285。开关285可根据ZQ校准电路275执行仲裁或ZQ校准来分别提供ZQ垫电压VZQ或中间ZQ电压iVZQ。例如，ZQ校准电路275可包含比较器286。

比较器286可比较由开关285提供的ZQ垫电压VZQ或中间ZQ电压iVZQ与由参考电压产生器290提供的ZQ参考电压ZQVREF或ZQ仲裁参考电压。例如，参考电压产生器290可包含在ZQ校准电路275中，或图2中的电压产生器290可代以提供ZQ参考电压ZQVREF及ZQ仲裁参考电压。例如，比较器286可确定ZQ垫电压(VZQ)已由另一请求芯片控制或ZQ电阻器RZQ 255当前在使用中。

比较器286可将比较器结果信号提供到仲裁器电路280及ZQ校准码控制电路281。例如，仲裁器电路280可根据芯片的唯一ZQ时序图案(具有多个芯片的共同固定持续时间)来经由DQ PDN驱动器电路284提供ZQ垫电压控制。仲裁器电路280可提供PDN码，直到校准端子ZQ 236处的ZQ垫电压(VZQ)匹配ZQ参考电压ZQVREF。每一芯片的ZQ时序图案是唯一的以确定请求芯片是否有权接入ZQ电阻器RZQ 255。可编程或否则存储每一芯片的ZQ时序图案。例如，芯片235的仲裁器电路280可包含可在分配持续时间内使用专用于芯片235的ZQ时序图案信息来编程的芯片235的缓存器(图中未展示)。

ZQ校准码控制电路281响应于比较器结果信号而将PUP码及PDN码分别提供到DQPUP驱动器电路282及DQ PDN驱动器电路283。在一些实例中，提供PUP码及PDN码，直到中间节点288处的中间ZQ电压iVZQ匹配ZQ参考电压ZQVREF。PUP码及PDN码可包含在图1的ZQCODE中。ZQ校准码控制电路281包含经配置以基于比较器结果信号来使PUP码及PDN码调整(例如递增或递减)动态可调初始第一量的加法器/减法器电路294。PUP码及PDN码分别设置DQPUP驱动器电路282及DQ PDN驱动器电路283的阻抗且调整PUP码及PDN码分别调整DQ PUP驱动器电路282及DQ PDN驱动器电路283的阻抗。

在一些实例中，通过启用或停用晶体管来调整阻抗。例如，第一PUP码可启用DQPUP驱动器电路282的第一组晶体管，且除第一组晶体管外，使PUP码加1可启用DQ PUP驱动器电路282的额外晶体管。相反地，使PUP码减1可停用第一组晶体管中的一者。可在每次调整PUP码或PDN码时分别调整DQ PUP驱动器电路282或DQ PDN驱动器电路283的阻抗。确定增加或减少PUP码或PDN码可基于来自比较器286的比较。如果比较器286指示VZQ电压高于ZQREF电压，那么在第一方向上调整PUP或PDN码，且如果比较器286指示VZQ电压低于ZQREF电压，那么在与第一方向相反的第二方向上调整PUP或PDN码。

在一些实例中，由于DQ PUP驱动器电路282及DQ PDN驱动器电路283的设计，连续PUP或PDN码值之间的DQ PUP驱动器电路282或DQ PDN驱动器电路283的阻抗变化可基于当前PUP或PDN码值来变动。一般来说，与较低当前码值相比，PUP或PDN码值越高，相同调整分别对DQ PUP驱动器电路282或DQ PDN驱动器电路283的阻抗产生的效应越小。例如，当PUP码具有低值时，增加1对DQ PUP驱动器电路282的所得阻抗的效应大于较高PUP码值的增加1。

在一些实例中，为缓解PUP及PDN码值增加时的此非线性阻抗，加法器/减法器电路294可基于当前PUP或PDN码值来动态改变PUP及PDN码的调整步长值。例如，较高PUP或PDN码值可具有大于较低PUP或PDN码值的步长。在一些实例中，加法器/减法器电路294可具有最小调整步长1且可使用PDN或PUP码值的最高有效位(MSB)的子集(例如两个或更多个)作为调整步长。例如，如果加法器/减法器电路294提供6位PDN或PUP码值，那么调整步长可基于当前PDN或PUP码值的3个MSB的值。通过在校准操作期间由加法器/减法器电路294动态调整PDN或PUP码值的调整步长，可在PUP及PDN码值较高时减少完成校准的时间(例如由于对DQPUP驱动器电路282及DQ PDN驱动器电路283的阻抗变化的效应减小)，且调整可导致阻抗值更均匀改变。

图2的讨论描述在RZQ耦合在VDDQ与ZQ垫236之间时使用PUP及PDN码的调整步长来执行校准，且包含首先校准DQ PDN驱动器电路284且接着使用经校准PDN码来设置DQ PDN驱动器电路283以校准DQ PUP驱动器电路282。应了解，可在不背离本发明的范围的情况下以类似方式执行在RZQ耦合在VSSQ与ZQ垫236之间时使用PUP及PDN码的调整步长来校准，其包含首先校准将耦合到ZQ垫的DQ PUP驱动器电路282且接着使用所得PUP码来设置第二DQPUP驱动器电路的阻抗以校准DQ PDN驱动器电路283。

i.经由动态步长部分二进制搜索的校准

在一些实例中，仅覆盖可搜索ZQ校准码的部分的部分二进制搜索可用于在可接受误差容限内找到ZQCODE。部分二进制搜索可提供相较于搜索ZQ校准码的整个范围的全二进制搜索的诸多益处。例如，可减少搜索比较的次数以实现更多搜索时间用于每一二进制搜索步进。此增加时间分配可导致更好的噪声抗扰性及其它益处。

此外，可由于电阻变化与ZQCODE变化之间的非线性而带来额外效率。在特定部分二进制搜索实施例中，二进制搜索的初始步长可基于初始ZQCODE来变动。例如，如图3中所说明，当存在ZQCODE的阶梯变动时，较低ZQCODE处的电阻变化大于较高ZQCODE。因此，可使用变动初始步长与初始ZQCODE之间的直接关系。换句话说，初始二进制搜索步长可随初始ZQCODE增加而增加。

图4是具有可补偿ZQCODE的变化与电阻/阻抗的相关联变化之间的非线性关系的非线性补偿电路的ZQ校准码控制电路(ZQ校准电路)400的电路图。例如，ZQ校准码控制电路400可包含根据本发明的实施例的加法器/减法器电路及步长控制器电路。如图中所说明，ZQ校准电路400包含步长控制器电路402及二进制加法器/减法器电路404。步长控制器电路402使用时钟408(ZQClk)，基于当前ZQCODE 406来控制二进制搜索的步长。如图中所说明，在一些实施例中，当前ZQCODE 406的一组最高有效位(MSB)(例如<5:3>、<5:2>等等)可足以确定用于选择二进制搜索的初始步长的ZQCODE 406的范围。例如，可使用N的位<5:2>来判别当前ZQCODE 406(N)是否落于图6的步进选择表600(下文将更详细讨论)中所描绘的范围602中的一者内。例如，可判别：

·N>＝32；

·12<＝N<32；

·8<＝N<12；或

·N<8

替代地，位<5:2>可用于判别：

·N>＝32；

·16<＝N<32；

·8<＝N<16；或

·N<9，如图6的范围中所描绘。

基于提供到步长控制器402的ZQCODE 406的值来识别步长410且将其提供到二进制加法器/减法器电路404。多路复用器412基于第一步进指示选择器信号414来选择ZQCODE提供到二进制加法器/减法器电路404。例如，当第一步进指示选择器信号414指示ZQ校准中发生第一步进时，当前ZQCODE 406的所有位(例如，6个位)可提供到二进制加法器/减法器电路404以根据由递增/递减信号416提供的指示来实现经由当前ZQCODE 406的加法或减法的修改。但是，当第一步进指示选择器信号414指示ZQ校准未发生第一步进(例如，发生后ZQ校准步进)时，来自二进制加法器/减法器电路404的经修改输出(例如，ZQCODENext)的所有位(例如6个位)由多路复用器412选择且提供到二进制加法器/减法器用于额外修改。此外，在此情况中，使所使用之前步长(第一步进的初始步长410)减半以继续二进制搜索。例如，如果ZQ校准的第一步进上的初始步长为16，那么ZQ校准的第二步进的步长为8等等。

继续用于ZQ校准的部分二进制搜索的更详细讨论，图5是说明根据本发明的实施例的用于使用变化步长二进制搜索来执行ZQ校准的过程500的流程图。如上文所提及，当前ZQCODE用于确定二进制搜索的初始步长。因此，过程500以接收当前ZQCODE的指示(块502)开始。如图4中所说明，此可以位流(例如，位5:0)的形式接收。

接着，比较当前ZQ电压(与当前ZQCODE相关联的电压)与外部参考电压以确定应使ZQCODE递增还是递减(块504)。当ZQ电压大于参考电压时，将发生加法。此外，当ZQ电压小于参考电压时，将发生减法。如果ZQ电压等于参考电压，那么无需进一步校准且可中止二进制搜索。可提供指示此确定的结果的指示(例如，递减信号(DEC))。

基于所接收的当前ZQCODE及ZQCODE的加法或减法确定来确定初始步长(块506)。例如，可通过对ZQCODE的最高有效位(MSB)执行位移位等等来自查找表检索步长。图6说明ZQCODE的特定范围的初始步长的实例表600。如图6中所说明，基于当前ZQCODE来确定选定初始步长。例如，根据图6的实例，当ZQCODE大于或等于32时，加法及减法两者的初始步长是16。当ZQCODE大于或等于12且小于32时，减法的初始步长为8且加法的初始步长为16。当ZQCODE大于或等于8且小于12时，减法的初始步长为4且加法的初始步长为8。当ZQCODE小于8时，加法及减法两者的初始步长为4。可使用其它范围及初始步长。下文将相对于图9到11来更详细讨论改变范围及步长的效果。通过使先前步长减半来确定后续步长。

返回到图5的过程500，可使用块506中所确定的步长(例如初始步长及后续步长)来实施动态二进制搜索。为完成搜索，在第一迭代中，使初始步长与ZQCODE相加或相减以导致ZQCODE的修改步进位置(块508)。换句话说，现由块506中所确定的初始步长修改ZQCODE。应明白，在块504到510的后续迭代中，使用后续步长来修改先前经修改ZQCODE。

例如，在决策块510中，确定是否完成搜索。例如，二进制搜索可包含特定次数的ZQ电压与参考电压比较(例如阈值比较次数)。当已进行特定次数比较时，完成搜索。在一个实施例中，4次比较可足以遍历落于足够误差范围内的足够ZQCODE范围。此将在下文中相对于图9到11来更详细讨论。在其它实施例中，可进行更少或更多比较。

如果已进行适当比较次数，那么完成搜索且将ZQCODE设置为当前步进位置(例如块508中由步长修改的最后ZQCODE)且ZQ校准结束(块512)。但是，当未进行适当比较次数时，搜索未完成且迭代地重复块504到510，直到决策块510中确定搜索完成。后续迭代使用块508的最后修改ZQCODE及为块506中所确定的先前步长的一半的后续步长。

图7提供根据实施例的使用实例性ZQCODE 31的特定加法时序图700实例。仅提供ZQCODE 31作为实例，因为其落在ZQCODE的中间范围内。继续上文所讨论的4比较二进制搜索实施例，时序图包含时钟((BCClk)701触发周期702A、702B、702C及702D处的4次比较。在第一比较中，指示使ZQCODE递减(从ZQCODE减去)或递增(与ZQCODE相加)的DEC信号704呈低态。此低态DEC信号704指示应使ZQCODE递增。如上文所提及，在此实例中，初始ZQCODE为31。因为与ZQCODE 31相关联的电压大于参考电压，所以将发生ZQCODE的加法。返回参考图6的表600，因为ZQCODE落在范围12<＝N<32内且ZQCODE将被增加，所以将初始步长设置为16。框706A中说明这些确定。

在触发周期702B处的第二比较期间，ZQ电压与参考电压的比较继续表明应发生ZQCODE的加法(由触发周期702B处的DEC信号704指示)。ZQCODE修改为等于本身加初始起始步长16。因此，将经修改ZQCODE设置为47。接着，通过使先前所使用的步长减半以导致后续步长8来确定后续步长。框706B中说明这些确定。

在触发周期702C处的第三比较期间，ZQ电压与参考电压的比较继续表明应发生ZQCODE的加法(由触发周期702C处的DEC信号704指示)。ZQCODE修改为等于本身加先前所确定的后续步长8。因此，将经修改ZQCODE设置为55。接着，通过使先前所使用的步长减半以导致后续步长4来确定后续步长。框706C中说明这些确定。

在触发周期702D处的第四及最后比较期间，ZQ电压与参考电压的比较继续表明应发生ZQCODE的加法(由触发周期702D处的DEC信号704指示)。ZQCODE修改为等于本身加先前所确定的后续步长4。因此，将经修改ZQCODE设置为59。此时，二进制搜索完成且将经校准ZQCODE设置为59，如框706D中所说明。

现转到额外实例，图8提供根据实施例的使用实例性ZQCODE 31的特定减法时序图800实例。再次仅提供ZQCODE 31作为实例，因为其落在ZQCODE的中间范围内。继续上文所讨论的4比较二进制搜索实施例，时序图包含时钟((BCClk)701触发周期802A、802B、802C及802D处的4次比较。在第一比较中，指示使ZQCODE递减(从ZQCODE减去)或递增(与ZQCODE相加)的DEC信号704呈高态。此高态DEC信号704指示应使ZQCODE递减。如上文所提及，在此实例中，初始ZQCODE为31。因为与ZQCODE 31相关联的电压小于参考电压，所以将发生ZQCODE的减法。返回参考图6的表600，因为ZQCODE落在范围12<＝N<32内且ZQCODE将被减去，所以将初始步长设置为8。框806A中说明这些确定。

在触发周期802B处的第二比较期间，ZQ电压与参考电压的比较继续表明应发生从ZQCODE减去(由触发周期802B处的DEC信号704指示)。ZQCODE修改为等于本身减初始起始步长8。因此，将经修改ZQCODE设置为23。接着，通过使先前所使用的步长减半以导致后续步长4来确定后续步长。框806B中说明这些确定。

在触发周期802C处的第三比较期间，ZQ电压与参考电压的比较继续表明应发生从ZQCODE减去(由触发周期802C处的DEC信号704指示)。ZQCODE修改为等于本身减先前所确定的后续步长4。因此，将经修改ZQCODE设置为19。接着，通过使先前所使用的步长减半以导致后续步长2来确定后续步长。框806C中说明这些确定。

在一些情况中，一或多次步进调整可过度调整。在此类情境中，二进制搜索可从递减反转到递增，或反之亦然。例如，在触发周期802D处的当前实例的第四及最后比较中，ZQ电压与参考电压的比较表明应发生ZQCODE的加法(由触发周期802D处的DEC信号704指示)。ZQCODE修改为等于本身加先前所确定的后续步长2。因此，将经修改ZQCODE设置为21。此时，二进制搜索完成且将经校准的ZQCODE设置为21，如框806D中所说明。

使用所提供的二进制搜索技术来校准ZQ可导致相较于传统校准技术改进的校准。可实施较少校准比较来达到符合要求的误差容限内的ZQCODE。此可导致需要较少处理时间及/或电力的较快校准。

现转到用于识别初始步长的ZQCODE范围断点的变动的讨论，图9到11说明根据特定实施例的使用不同范围断点值的实际ZQ校准的范围断点结果。首先以图9开始，图表900说明使用范围断点902的实施例。第一组范围断点包含：N>＝32；16<＝N<32；8<＝N<16；及N<8，其中N为初始ZQCODE。图表900的x轴表示初始ZQCODE(N)值。y轴表示ZQ校准过程后的最终ZQCODE。点线904表示可由上文所讨论的二进制搜索实现的特定初始ZQCODE处的最终ZQCODE的最小范围。点线909表示可由上文所讨论的二进制搜索实现的特定初始ZQCODE处的最终ZQCODE的最大范围。点线908A、908B、908C及908D中的每一者说明从初始ZQCODE到最终ZQCODE所观察的实际变动。最小范围(点线904)与最大范围(点线906)之间的区域可由当前范围断点902处置。在跨越最小及/或最大范围的区域中，可存在一些小误差，因为校准可不达到最终ZQCODE。如图中所说明，就当前范围断点902来说，存在围绕初始ZQCODE 15的紧容限，如圆910所指示。此外，存在延伸超出最大范围(例如在位置912处)的点线908A的区域。围绕最小范围的紧容限的校正可优先于最大范围的突破，因为与较高ZQCODE相比，电阻量在较低ZQCODE处改变更多(如图3中所描绘)。因此，可期望修改图表900中的范围断点以在最小及/或最大范围处提供更好容限。

图10说明具有经修改范围断点1002的实施例的结果图表。范围断点1002更改为N>＝32；14<＝N<32；8<＝N<14；及N<8。查看图表1000，可清楚看到，ZQCODE处的容限现在大很多，提供比图10的先前实施例大的范围涵盖。例如，与图9的先前实施例相比，点线1004在初始ZQCODE 15处向下移位。由点线1006指示的最大范围改变非常小。因此，实际变化可为h

在图11中，图表1100说明使用另一组范围断点1102的实施例。范围断点包含：N>＝32；12<＝N<32；8<＝N<12；及N<8。如图中所说明，大多数点线1108A、1108B、1108C及1108D介于最小范围(点线1104)与最大范围(点线1106)之间，其意味着从初始ZQCODE到最终ZQCODE的这些变动可由当前实施例处置。在跨越最小及/或最大范围的区域中，可存在一些误差，因为校准可不达到最终ZQCODE。但是，如图中所描绘，此发生的区域(例如在区域1110处)非常少。此外，此误差主要在最大范围大小上，其将可能导致相对较小电阻值误差，因为较高ZQCODE处的步进具有相对较小电阻变化。

ii.经由校准码转换搜索的校准

在一些实施例中，可通过经由非线性补偿电路将初始ZQCODE(例如二进制搜索结果)转换为经转换ZQCODE(其经调整以补偿此非线性)来导致电阻变动与ZQCODE变动之间的非线性关系。换句话说，经转换ZQCODE的改变量可随着用于改变初始ZQCODE的电阻变化减少而增加。返回参考图3，初始ZQCODE 15的经转换ZQCODE的改变量将远小于初始ZQCODE 50的经转换ZQCODE，因为ZQCODE 15附近的电阻变化远大于ZQCODE 50附近的电阻变化。本质上，较小ZQCODE的ZQCODE转换的较小变化在电阻变动可较大时产生小变化且在电阻变动可较小时产生较大变化。换句话说，转换产生二进制代码与DQ驱动器电阻之间的线性关系。此转换充当搜索适当ZQCODE的促成因素以导致减小搜索步进以实现每一搜索步进处的更多时间(例如具有低功率双倍数据速率(DDR4)(LP4)的从6步进到5步进及低功率DDR5(LP5及具有DDR4及DDR5的从5步进到4步进))。如上文所提及，此可实现较强抗噪性。

现转到可实施此搜索的ZQCODE转换的非线性补偿电路的实施例，图12为ZQ校准电路1200的框图。图13是说明根据本发明的实施例的使用图12的ZQ校准电路1200来进行ZQ校准的过程1300的流程图。为简单起见，图12及13将一起被讨论。

程序1300以接收二进制搜索结果(块1302)开始。例如，如图12中所说明，ZQ校准电路1200包含二进制搜索电路1210，其执行匹配参考电阻的码输出的二进制搜索，如上文所讨论。如图中所说明，转换电路1202从二进制搜索电路1210接收初始码结果1208。

接着，过程1300继续基于二进制搜索结果来执行所要的ZQCODE的查找(块1304)。例如，如图12中所说明，转换电路1202利用查找表(LUT)1204以根据本发明的实施例来导出转换ZQCODE 1206。转换电路1202可基于码结果1208来使用LUT 1204识别转换ZQCODE1206。LUT 1204存储转换ZQCODE，其提供二进制搜索码结果1208之间的相等电阻步进以产生二进制搜索码结果1208与DQ驱动器电阻变动之间的线性关系。例如，如上文所提及，就相对较低码结果1208来说，经转换ZQCODE 1206的值将相对较小改变。但是，就相对较高码结果1208来说，可观察到经转换ZQCODE 1206改变相对较大。

经转换ZQCODE 1206可用于后续校准步进(块1306)。例如，如果需要额外二进制搜索步进，那么所要ZQCODE可用于与ZQ参考值比较。在完成每一搜索步进后，最终转换ZQCODE1206可为用于校准的最终ZQCODE。

如上文所提及，当前技术可导致维持所要误差容限所需的搜索步进量减少。例如，在LP4及LP5中，6次传统比较可缩减到5次比较。此外，就DDR4及DDR5来说，5次传统比较可缩减到4次比较。图14到16说明与LP4及LP5实施例相关的数据且图17到19说明与DDR4及DDR5实施例相关的数据。

a.LP4及LP5的5比较解决方案

首先以LP4及LP5的5比较解决方案开始，图14描绘根据本发明的实施例的5比较解决方案(例如用于LP4及LP5)的ZQCODE输入及其经转换ZQCODE的表1400。如图中所说明，由x轴指示的二进制搜索输出码在约0到约40的范围内与由y轴指示的转换ZQCODE存在线性映射。这是归因于较低ZQCODE处的电阻值的高变动，如图3中所说明。但是，在40到46范围内，转换ZQCODE发生相对较大跳跃，使得可在所述范围内发生ZQCODE的较大变化，其中从ZQCODE到相邻ZQCODE发生相对较小电阻变化。

图15是说明根据本发明的实施例的二进制搜索输出(x轴)与每步进电阻误差(y轴)的数据点列图1500。误差点列1501说明二进制搜索码的范围的误差。如图中所说明，在范围1502内，使用1对1转换，使得误差率不受当前技术影响。但是，在40后的二进制搜索码的范围内，误差点列1501在5％误差容限(由标记1504指示)下。因此，当前技术提供小于5％误差，尽管二进制搜索步进数从6减小到5。

图16是说明针对5比较解决方案(例如用于LP4及LP5)实施本文所描述的ZQCODE转换技术后的驱动器电阻与二进制搜索输出关系的数据点列图1600。应了解，与图3中所说明的驱动器电阻与搜索输出相比，驱动器电阻与二进制搜索输出关系变平缓/更线性。如上文所讨论，可通过使用转换电路所进行的此线性化能够将LP4及LP5的二进制搜索减小到5搜索步进。

b.DDR4及DDR5的4比较解决方案

现转到DDR4及DDR5的4比较解决方案，图17描绘根据本发明的实施例的4比较解决方案(例如用于DDR4及DDR5)的ZQCODE输入及其经转换ZQCODE的表1700。如图中所说明，由x轴指示的二进制搜索输出码中在约0到约20的范围内与由y轴指示的转换ZQCODE存在线性映射。这是归因于较低ZQCODE处的电阻值的高变动，如图3中所说明。但是，在20到32范围内，转换ZQCODE发生相对较大跳跃，使得可在所述范围内发生ZQCODE的较大变化，其中从ZQCODE到相邻ZQCODE发生相对较小电阻变化。

图18是说明根据本发明的实施例的二进制搜索输出(x轴)与每步进电阻误差(y轴)的数据点列图1800。误差点列1801说明二进制搜索码的范围的误差。如图中所说明，在范围1802内，使用1对1转换，使得误差率不受当前技术影响。但是，在20后的二进制搜索码的范围内，误差点列1801在10％误差容限(由标记1804指示)下。因此，当前技术提供小于10％误差，尽管二进制搜索步进数从5减小到4。

图19是说明针对5比较解决方案(例如用于DDR4及DDR5)实施本文所描述的ZQCODE转换技术后的驱动器电阻与二进制搜索输出关系的数据点列图1900。应了解，与图3中所说明的驱动器电阻与搜索输出相比，驱动器电阻与二进制搜索输出关系变平缓/更线性。如上文所讨论，可通过使用转换电路所进行的此线性化能够将DDR4及DDR5的二进制搜索减小到4搜索步进。

应了解，所揭示的技术提供ZQ校准的改进以导致更高效电阻校准。例如，可减小搜索步进的数目，从而允许更多时间用于每一搜索步进。此导致更好的抗噪性及时序容限，因为此允许振荡器的更大变动性、允许增加比较器响应时间及/或允许增加逻辑运行时间。

虽然本发明可容易以各种修改及替代形式呈现，但特定实施例已经通过附图中的实例展示且在本文中已经详细描述。但是，应理解，本发明不希望限于所揭示的特定形式。实际上，本发明希望涵盖落入由所附权利要求书定义的本发明的精神和范围内的所有修改、等效物和替代例。

本文呈现且主张的技术经参考且应用到可论证地改进本发明技术领域的具有实用性质的实物和有形实例，且因而并非抽象、无形的或单纯理论。此外，如果本说明书结尾所附的任何权利要求含有指示为“用于[执行][功能]…的构件”或“用于[执行][功能]…的步骤”的一或多个元件，那么希望根据35U.S.C.112(f)解释此类元件。但是，针对含有以任何其它方式指定的元件的任何权利要求，希望不根据35U.S.C.112(f)解释此类元件。