半导体芯片及其预烧测试方法

技术领域

本公开涉及一种存储器装置，且更具体地说，尤其涉及一种半导体芯片及其预烧测试方法。

背景技术

为了识别有缺陷的芯片，对芯片执行预烧(burn-in)程序。

在预烧测试中，每一芯片插入到测试夹具(或称为预烧板)的插口(socket)或槽位中以从测试控制器或计算机接收命令、数据、功率等。这些预烧测试通常设计成使(即，并行地)连接到同一电总线的多个芯片预烧，以节省时间和成本。在一些情况下，测试夹具的一或多个插口可能受到污染。举例来说，插口可能被颗粒、污物、灰尘等污染。替代地，归因于测试夹具的磨损，插口的接触件部分可能具有不良连接。在任何情况下，存储器芯片与预烧测试夹具之间的受污染的连接将提供不准确的测试结果。一个插口中的受污染的连接可影响连接到同一电总线的其余插口，所述其余插口连接到测试夹具的同一信号通道。此外，对受污染的或受损的插口进行故障排除是耗时的。使用预烧测试的当前配置，测试的结果可为不可靠的，且在测试夹具的故障排除上浪费了时间。

发明内容

在本公开中，半导体芯片配置成通过多个信号通道执行预测试或预烧测试。预测试配置成相对于预烧板的插口或执行预烧测试的预烧系统的控制器来检查半导体芯片的每一个引脚之间的电连接。

本发明的半导体芯片包含控制电路和耦合到控制电路的多个引脚。多个引脚配置成通过引脚的第一集合从第一信号通道接收第一信号，且通过引脚的第二集合从第二信号通道接收第二信号。控制电路接收且解码第一信号和第二信号，且基于第一信号和第二信号在预烧测试之前执行预测试，以获得引脚的第一集合中的每一个与第一信号通道之间的和引脚的第二集合中的每一个与第二信号通道之间的电连接的状态。

本发明的半导体芯片预烧系统包括预烧装置、多个半导体芯片以及控制器。预烧装置包含预烧板。预烧板包含多个插口，其中每一插口包含多个电接触件。多个半导体芯片中的每一个包含控制电路和耦合到控制电路的多个引脚，其中引脚中的每一个耦合到插口的电接触件中的一个。另外，控制器通过预烧板的插口耦合到多个半导体芯片，且配置成传输第一信号和第二信号以在预烧测试之前开始预测试。在预测试中，控制电路将引脚重新配置到作为第一信号通道的引脚的第一集合中以接收第一信号，且重新配置到作为第二信号通道的引脚的第二集合中以接收第二信号，且获得所述引脚中的第一集合中的每一个与插口的对应电接触件之间和引脚的第二集合中的每一个与插口的对应电接触件之间的电连接的状态。

本发明提供一种测试多个半导体芯片的方法。方法包含步骤：将多个引脚重新配置到作为第一信号通道的引脚的第一集合中以从控制器接收第一信号，且重新配置到作为第二信号通道的引脚的第二集合中以从控制器接收第二信号。方法还包含步骤：基于分别通过第一通道和第二通道接收到的第一信号和第二信号，在预烧测试之前执行预测试以确定引脚的第一集合和第二集合中的每一个相对于控制器的电连接的状态。

附图说明

当结合附图阅读时从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。

图1是示出根据本公开的实施例中的半导体芯片预烧系统的框图；

图2是示出根据本公开的实施例中的预烧装置的预烧板的框图；

图3示出根据本公开的实施例中的预烧板上的芯片与插口之间的连接；

图4是示出根据本公开的实施例中的存储器芯片的框图；

图5是示出根据本公开的实施例中的半导体芯片预烧测试程序的流程图；

图6是示出根据本公开的实施例中的预测试的测试信号的时序图；

图7是示出根据本公开的实施例中的输入信号从控制器传输到存储器芯片的示意图；

图8是示出根据本公开的实施例的寄存器文件读取/写入控制单元的示意图。

具体实施方式

图1是示出根据本公开的实施例中的半导体芯片预烧系统1的框图。在图1中，半导体芯片预烧系统1包含控制器20和预烧装置10。控制器20和预烧装置10可通过电缆或以无线方式彼此通信地耦合。预烧装置10包含多个预烧板100。预烧板100中的每一个可包含配置成分别容纳且提供与多个半导体芯片120(可称为芯片或集成芯片(integrated chip；IC)的电连接的多个插口110。尽管图1示出控制器20和预烧装置10为两个不同的组件，但在其它实施例中，控制器20可包含于预烧装置10中。

控制器20可包含配置成指示预烧装置10对连接到预烧板101的插口110的芯片120执行预烧测试的一或多个处理器。控制器20也可包含对芯片120提供信号和功率以用于执行预烧测试的模拟和数字电路。

图2是示出根据本公开的实施例中的预烧装置10的预烧板100的框图。预烧板100可为印刷电路板(PCB)，所述印刷电路板包含：一或多个电连接器101；多个电总线103(1)_CH1至电总线103(n)_CH1、电总线103(1)_CH2至电总线103(n)_CH2；以及多个插口110(1,1)至插口110(n,m)，通过电总线103(1)_CH1至电总线103(n)_CH1、电总线103(1)_CH2至电总线103(n)_CH2耦合到电连接器101，其中n和m可以是大于零的任何数目。出于简洁的目的，除非具体指明，否则插口110和电总线103可称为多个插口110(1,1)至插口110(n,m)和多个电总线103(1)至电总线103(n)。电连接器101配置成安置在预烧装置10中且与控制器20双向通信。详细地说，控制器20可通过电连接器101和电总线103存取连接到插口110的芯片120。电连接器101可为金手指连接器(goldfinger connector)或任何合适的连接器，例如D子连接器、RS连接器等。在实施例中，电连接器101安置在预烧装置10中。举例来说，预烧装置10可包含配置成耦合到电连接器101的多个槽位或连接器(未示出)，以使得控制器20可通过电连接器101存取安置在预烧板100上的芯片110。电总线103(1)_CH1至电总线103(n)_CH1、电总线103(1)_CH2至电总线103(n)_CH2中的每一个可为具有多个迹线(trace)的总线，且每一迹线连接到插口110的电接触件。

图3示出根据本公开的实施例中的预烧板100上的芯片120与插口110之间的连接。插口110包含多个电接触件111，且半导体芯片120包含多个引脚121(或接脚、垫等)。插口110的电接触件111中的每一个配置成耦合到半导体芯片120的引脚121中的一个以形成电连接。电接触件111的数目和引脚121的数目可包含任何数目，且可相同或不同。举例来说，在一些实施例中，电接触件111的数目可大于引脚121的数目。如上文所描述，插口110的电接触件111可受到(例如颗粒)污染，从而导致插口110与半导体芯片120之间的电连接失效。常规地，可通过气枪或任何其它方式清洁插口110，且预烧测试将不得不再次执行。相比之下，在本公开的实施例中，插口110与半导体芯片120之间的多个信号通道可减少由插口110的受污染的电接触件111而引起的预烧测试的失效，这是因为测试信号可通过其它信号通道传递到半导体芯片120。

图4是示出根据本公开的实施例中的存储器芯片420的框图。尽管使用存储器芯片作为实例来表示如上文所描述的半导体芯片120，但其并不意图限制本公开。参考图1、图2以及图4，存储器芯片420可安置在预烧板100的插口110中，所述预烧板100安置在预烧装置10中。存储器芯片420耦合到控制器20，且通过插口110接收信号。在实施例中，从控制器20接收到的信号可为控制信号、数据信号以及其它信号(例如功率信号)。在其它实施例中，可通过预烧装置10中的电源来提供功率信号，本公开并不意图限制功率信号的来源。

在实施例中，存储器芯片420包含多个引脚421(1)至引脚421(K)、第一通道接口422、第二通道接口423、控制电路424、存储器阵列426、行解码器427以及列解码器428。多个引脚421(1)至引脚421(K)配置成接收且传输信号，其中k大于零。引脚421(1)至引脚421(K)可直接地或间接地耦合到控制电路424。在实施例中，引脚421(1)至引脚421(x)通过第一接口422耦合到控制电路424，且引脚421(x+1)至引脚421(y)通过第二接口423耦合到控制电路424,其中y是大于x且小于k的正实数。尽管实施例示出引脚421(y+1)至引脚421(k)直接地耦合到控制电路424，但本公开不限于此。在其它实施例中，引脚421(y+1)至引脚421(k)通过接口(未示出)耦合到控制电路424。

控制电路424耦合到输入/输出逻辑425、行解码器427以及列解码器428以将数据存储到存储器阵列426中且从存储器阵列426中提取数据。存储器阵列426包含布置在矩阵中的多个存储器单元。控制电路424配置成解码从引脚421(1)至引脚421(k)接收到的信号，信号可包含命令、数据等。举例来说，控制电路424基于从引脚421(1)至引脚421(k)接收到的信号来解码待存取的地址。控制电路424将接收到的信号的数据传输到输入/输出逻辑425，且将行地址和列地址传输到行解码器427和列解码器428以用于存取存储器阵列426。在实施例中，控制电路424配置成识别来自控制器20的指示存储器芯片420进入预测试模式的命令信号。命令信号可包含依序切换信号通道的引脚421(1)至引脚421(y)中的每一个的入口代码(Entry code，即信号切换)，这将在后文详细描述。

在实施例中，引脚421(1)至引脚421(y)配置成从控制器20接收测试信号作为多个信号通道。详细地说，通过将存储器芯片420的引脚421(1)至引脚421(x)的部分(即，多个引脚的第一部分)配置为接收第一测试信号S1的第一信号通道，且将存储器芯片420的引脚421(x+1)至引脚421(y)的另一部分(即，多个引脚的第二部分)配置为接收第二测试信号S2的第二信号通道来形成多个信号通道。形成第一信号通道的引脚(例如，引脚421(1)至引脚421(x))的数目可与形成第二信号通道的引脚(例如，引脚421(x+1)至引脚421(y))的数目相同，且第一测试信号S1和第二测试信号S2可相同或不同。引脚421(y+1)至引脚421(k)配置成接收或传输存储器芯片420与控制器20(或存储器芯片420外部的其它装置)之间的其它信号。其它信号可包含功率信号、存储器芯片420的输出信号以及任何其它控制信号。功率信号可由控制器20或预烧装置10提供。响应于测试信号S1、测试信号S2，输出信号可为来自控制电路424的反馈信号。尽管实施例仅示出第一通道和第二通道，但应注意，更多信号通道可通过重新配置引脚421(1)至引脚421(k)的功能来形成。

多个信号通道配置是为了避免预烧板100的插口110上的受污染的电接触件111的问题。举例来说，插口110的电接触件111与配置成第一信号通道的引脚421(1)至引脚421(x)中的一个的电连接受到污染。第一信号通道将不能够接收整个第一测试信号。对于仅具有一个信号通道的存储器芯片(即常规配置)，这种状况将导致预烧测试失效。然而，在实施例中，引脚421(x+1)至引脚421(y)将仍接收第二测试信号S2以完成预测试以及预烧测试。存储器芯片420的功能(例如，存取存储器阵列426)可通过第二信号通道接受预烧或应力测试。换句话说，可通过由第一信号通道或第二信号通道接收到的预烧测试信号来执行存储器芯片420在预烧测试期间的应力测试。由第一信号通道和第二信号通道接收到的预烧测试信号可相同或不同。因此，用户可在预测试阶段期间清洁插口110的受污染的电接触件111，或允许安置在预烧板110上的存储器芯片继续预烧测试阶段。

图5是示出根据本公开的实施例中的半导体芯片预烧测试程序的流程图。图5包含表示时间的x轴和表示温度的y轴，以用于示出半导体芯片预烧测试的各个阶段。预烧测试程序包含芯片装载阶段1100、预测试阶段1200、预烧测试阶段1300以及芯片卸载阶段1400。在实施例中，芯片装载阶段1100、预测试阶段1200的部分以及芯片卸载阶段1400在第一温度T1下执行，所述第一温度T1可为室温。预测试阶段1200的另一部分和预烧测试阶段在第二温度T2下执行，所述第二温度T2可为由预烧装置10所控制的温度。举例来说，可控制预烧装置10以将含有预烧板的内部隔室加热到设计的预烧温度，例如，40摄氏度至150摄氏度。在装载芯片阶段1100中，多个半导体芯片120被装载到预烧板100的多个插口110上。各自具有多个半导体芯片120的多个预烧板100可插入或插塞到预烧装置10中，以对一批半导体芯片执行预烧测试。一批半导体芯片称为安置在多个预烧板100上且在同一时间段期间待测试的半导体芯片。

在预测试阶段1200中，在预烧测试阶段1300之前检查插口110与半导体芯片120之间的电连接。预测试阶段1200包含第一预测试1210、第二预测试1220以及芯片重新装载步骤1230。在实施例中，第一预测试1210和芯片重新装载步骤1230在第一温度下执行，且第二预测试1220在第二温度下执行。在芯片装载阶段1100之后，控制器20指示预烧测试装置10在步骤1211中进行第一预测试，且确定半导体芯片120与预烧板110的插口110之间的电连接在步骤1212中是否通过第一预测试。如果通过了第一预测试1210，那么程序将转到第二温度下的第二预测试1220(即，出自步骤1212的“是”路径)。如果第一预测试1210失败(即不通过)，那么程序将转到芯片重新装载步骤1230(即，出自步骤1212的“否”路径)。

在芯片重新装载步骤1230中，半导体芯片120重新装载到插口110上。举例来说，半导体芯片可从插口110中拔出，以用于清洁插口110的电接触件111和/或半导体芯片120的引脚121。接着，半导体芯片120可重新装载到插口110上。程序将接着返回到第一预测试阶段1210，以在第一温度T1下重新测试电连接。第一预测试阶段1210可产生测试结果，所述测试结果指示哪一个预烧板100和/或哪一个插口110未通过第一预测试1210，以使得插口的清洁和半导体芯片的重新装载可限制在有问题的部分。

在一批半导体芯片通过第一预测试阶段1210时，程序转到第二预测试阶段1220。类似于第一预测试阶段1210，第二预测试阶段1220包含在第二温度T2下执行第二预测试的步骤1221和确定一批半导体芯片在第二温度T2下是否通过第二预测试的步骤1222。如果一批半导体芯片未通过第二预测试(即，出自步骤1222的“否”路径)，那么程序将转到芯片重新装载步骤1230。如果一批半导体芯片通过了第二预测试(即，出自步骤1222的“是”路径)，那么程序将转到预烧测试阶段1300以对所述一批半导体芯片执行预烧测试。

在预烧测试阶段1300之后，程序将转到芯片卸载阶段1400，其中半导体芯片120将从预烧板100卸载。将提供在预烧测试阶段1300期间所执行的预烧测试的结果，以筛选在一些使用之后出现的缺陷芯片。

在下文中，将详细地描述在预测试阶段1200中的第一预测试1210和第二预测试1220期间所执行的预测试。预测试的目的中的一个是为了识别预烧板100的插口110与半导体芯片120之间的任何通信失败。如上文所描述，归因于插口110与半导体芯片120之间的有缺陷的电连接，插口110上的颗粒可导致通信失败。在预烧测试之后，有缺陷的电连接可被误解为半导体芯片120的失效。在这种情况下，可对未通过预烧测试的半导体芯片再次执行预烧测试。在实施例中，预测试阶段1200可在预烧测试之前识别有缺陷的电连接，以使得不必再次执行预烧测试。预测试阶段可能花费2小时至10小时来完成，而预烧测试的预烧时间可能是预测试会花费的时间量的若干倍。因此，期望在预烧测试阶段1300之前的预测试阶段1200中捕获有缺陷的电连接。

图6是示出根据本公开的实施例中的预测试的测试信号的时序图。测试信号包含按顺序次序切换存储器芯片的引脚的入口代码，以用于指示存储器芯片421进入测试模式。在入口代码之后，测试信号的命令和数据可传输到存储器芯片，以用于存取存储器芯片。在图6中，信号S1(1)至信号S1(x)表示第一信号通道(CH1)的信号，且信号S2(x+1)至信号S2(y)表示第二信号通道(CH2)的信号。信号S1(1)至信号S1(x)、信号S2(x+1)至信号S2(y)相对于时钟CLK从控制器20传输到存储器芯片的引脚421(1)至引脚421(y)中的每一个。入口代码包含第一部分，所述第一部分在相隔一或多个时钟周期的情况下将每一个引脚421(1)至引脚421(y)同时切换两次。入口代码还包含第二部分，所述第二部分在每一时钟周期按顺序次序切换存储器芯片421的引脚421(1)至引脚421(y)中的每一个，其也可称为个别引脚的信号切换。个别引脚的信号切换或任何引脚的切换是指在一个时钟周期内在低与高之间传输的信号。根据图6，个别引脚的信号切换分别在第一信号通道(CH1)和第二信号通道(CH2)上执行。举例来说，将在与第二信号通道(CH2)的第一信号S2(x+1)相同的时钟周期期间切换第一信号通道(CH1)的第一信号S1(1)。在其它实施例中，个别引脚的信号切换可包含其它模式而不是如图6中所示出的顺序。举例来说，可首先切换连接到第一信号通道(或第二信号通道)的第一引脚，且接着切换连接到第一信号通道(或第二信号通道)的最后一个引脚的信号切换。可按任何次序切换连接到第一信号通道(或第二信号通道)的其余引脚。在又其它实施例中，可分别按随机次序切换连接到第一信号通道和第二信号通道的引脚。

尽管图6示出预测试阶段的测试信号包含入口代码、命令以及数据，但本公开并不意图限于此。在其它实施例中，入口代码足以示出插口110的电接触件111与信号切换中所涉及的存储器芯片420的引脚421之间的电连接。因此，预测试的测试信号可仅含有入口代码，所述入口代码用于确定插口与存储器芯片之间的电连接是否建立以用于例如预烧测试的后续测试。

用于指示每一存储器芯片进入测试模式的测试信号通过预烧板100的电总线103(1)至电总线103(n)从控制器20传输到安置在插口110中的每一存储器芯片420。图7是示出根据本公开的实施例中的输入信号从控制器20传输到存储器芯片420的图。在实施例中，减少用于传输测试信号的引脚的数目以用于创造多个信号通道，从而避免由预烧板的插口与存储器芯片的引脚之间的受污染的电连接而引起的不准确的预烧测试。举例来说，如果存储器芯片起初具有用于接收输入信号以对存储器芯片进行测试的20个引脚，那么实施例将减少引脚的数目以便创造多个信号通道。在存储器芯片具有20个引脚(即引脚数)的情况下，如图2和图4中所示出的实施例会将20个引脚分到2个信号通道中，其中每一信号通道会利用10个引脚以用于传输输入信号。因为在多个信号通道配置之前和之后的输入信号的数据量会是相同的，所以会以分时(time division manner)方式传输和/或接收输入信号。举例来说，常规地，输入信号的地址可能需要所有20个引脚来传输。使用多个信号通道配置时，仅10个引脚分配给一个信号通道。在实施例中，输入信号的地址划分成第一地址(Addr#1)和第二地址(Addr#2)，其中第一地址在时钟周期的上升沿处传输，且第二地址在同一时钟周期的下降沿处传输。类似技术用于传输第一信号通道和第二信号通道(CH1、CH2)的命令(CMD#1、CMD#2)和数据(DQ#1、DQ#2)。本公开不限于上述减少的引脚数(reduced pincount；RPC)技术，其它RPC技术可适于本公开的实施例。

应注意，在上述一些实施例中使用存储器芯片420来示出本公开的概念，然而，与存储器芯片420有关的全部描述也可应用于如图1至图3中所示出的半导体芯片120。

图8是示出根据本公开的实施例中的测试多个半导体芯片的流程图。在步骤S810中，从控制器接收包含入口代码的测试信号。在接收测试信号之后，在步骤S820中，半导体芯片的控制电路进入测试模式，且将多个引脚重新配置到作为第一信号通道的引脚的第一集合中以从控制器接收第一信号，且重新配置到作为第二信号通道的引脚的第二集合中以从控制器接收第二信号。在步骤S830中，执行在预烧测试之前的预测试以便确定引脚的第一集合和第二集合中的每一个相对于控制器的电连接的状态。

在实施例中，步骤S830的预测试包含第一预测试和第二预测试。在步骤S831中，当半导体芯片安置在具有第一温度(例如，环境温度)的环境中时，通过使引脚中的每一个切换通过第一信号通道和第二信号通道来执行第一预测试。第一预测试确定第一信号通道或第二信号通道中的至少一个通过测试(也参看图5中所示出的1210)。如果未通过，那么半导体芯片可重新装载到预烧板的插口上，且可再次执行第一预测试(也参看图5中所示出的1230)。如果通过，那么程序转到步骤S833中的第二预测试，其中环境改变为可比第一温度更高或更低的第二温度。第二预测试确定第一信号通道或第二信号通道中的至少一个是否通过测试。如果未通过，那么半导体芯片的环境的温度可改变回环境温度，且半导体芯片可重新装载到预烧板的插口上。接着，将从步骤S831中的第一预测试再次执行预测试。然而，本公开并不意图限于此。在其它实施例中，在重新装载半导体芯片之后，程序可回到步骤S833中的第二预测试的开始。还应注意，半导体芯片重新装载可能是指重新装载具有如由第一预测试和第二预测试所识别的电连接问题的半导体芯片。如果半导体芯片通过步骤S833中的第二预测试，那么程序转到步骤S840以执行预烧测试。

基于上文，本公开可在耗时的预烧测试阶段之前的预测试阶段期间快速地测试插口的多个电接触件与半导体芯片的多个引脚之间的电连接。详细地说，可通过多个信号通道检查电接触件中的每一个与引脚中的每一个之间的电连接。即使在信号通道中的一个失效时，只要信号通道中的另一个通过预测试，就仍可执行预测试和预烧测试。另外，通过多个信号通道的预测试阶段还提供信息，以用于确定半导体芯片的失效是否由预烧板的插口之间的电连接或由半导体芯片自身所导致。