基于单个FeFET的高能效CAM及其操作方法

技术领域

本发明涉及存储领域，尤其涉及基于单个FeFET的高能效CAM及其操作方法，考虑运用FeFET这一器件，用于具有非易失性的低功耗高性能CAM设计。

背景技术

内容寻址内存(Content Addressable Memory，CAM)是一种很有前途的存内计算(Computing in Memory)硬件解决方案，可以解决冯诺伊曼机器中的内存墙问题。由于具有高度并行的搜索能力，CAM在当今的数据密集型应用中具有巨大的潜力，包括机器学习、神经形态计算和查找表等等。

传统CMOS CAM存在功耗高、面积密度低的问题，因此研究人员考虑基于新兴的非易失性存储器(NVM)器件，如电阻式RAM(ReRAM)、自旋转移力矩磁阻式RAM(STT-MRAM)和铁电场效应晶体管(Ferroelectric Field Effect Transistor，FeFET)等，构建紧凑高效的CAM设计。其中，ReRAM和STT-MRAM合并了可变电阻特性和非易失存储特性，可以将它们的低阻态(LRS)/高阻态(HRS)分别编码为逻辑值“1”/“0”，从而可以在构建CAM设计中替代CMOSSRAM。而三端FeFET器件由于其独特的滞回I-V特性曲线、高开关电流比以及高关断电阻，可以作为1T非易失性存储和开关，而不是可变电阻。因此，与CMOS CAM设计相比，FeFET具有更小的面积开销和更低的能耗，从而有希望构建紧凑和高效的CAM设计。这些基于NVM的创新主要致力于将NVM应用于紧凑型CAM设计中，从而实现面积更小、能耗更低、延迟更低的CAM单元。

发明内容

本发明的目的在于针对目前已有的CAM能耗较高，面积开销大，性能不够好的问题，提供一种基于单个FeFET的CAM设计，并提出一种高能效数据搜索方法，实现更低的能耗及延迟。

本发明的目的是通过以下技术方案实现的：

一种基于单个FeFET的高能效CAM，每个CAM单元由1FeFET和2NMOS构成，2NMOS分为T1和T2；所述CAM单元结构中FeFET器件源极与搜索线

进一步地，ML通过单个NMOS放电。

进一步地，阵列的每一列共享同一条纵向的SL和

进一步地，匹配线ML通过基于反相器阈值电压比较器的检测放大器SA实现自适应预充电与放电的数据搜索设计方法，该方法能够提前终止ML的预充电与放电过程，从而降低了ML电压摆幅，提高了CAM的能效。

进一步地，通过对栅极的操作对FeFET进行两种类型的存储：1，0。

进一步地，FeFET的漏极传递匹配与否的信息。

一种如上所述CAM的操作方法，该方法包括：

在阵列开始工作前，对每个单元进行数据存储，即将信息编码为二进制序列后，通过WL对1FeFET进行写入；

对于每次搜索周期，分为预充电阶段和搜索阶段；

预充电阶段：先将

搜索阶段：保持WL的电压不变，关断ML的充电，将SL和

本发明的有益效果如下：

本发明中的CAM设计可以实现能耗的节省和延迟的降低。

(1)对于2T-1FeFET的CAM设计，在阵列中，每个CAM单元仅有一个NMOS连接到匹配线ML上，降低了ML电容，进而降低了预充电能耗。并且由于ML电容的降低和ML与地面之间的电阻降低，由2T-1FeFET的CAM设计组成的阵列比现有的CAM设计有更小的搜索延迟。由于本设计的器件数目较少，CAM的面积较小，且仅使用单个FeFET，降低了设计开销，可以带来生产成本的降低。此外，本设计还可被除了FeFET之外的NVM采用，具有通用性。

(2)对于2T-1FeFET的CAM设计，与默认的CAM不同，这种CAM在每次搜索时对ML的预充电与放电操作是自适应的，通过使用检测放大器SA中的TIQ比较器，当ML电压预充电至高于检测放大器SA的阈值电压时，停止充电，当ML电压放电至低于检测放大器SA的阈值电压时，停止放电。这种高能效的数据搜索设计方法降低了ML的电压摆幅，因此可以有效的降低能耗。

附图说明

图1是2T-1FeFET的CAM单元(a)结构图及其操作原理(b)示意图；

图2是2T-1FeFET的CAM阵列(a)及其SA内部的TIQ比较器(b)和输出外围电路(c)结构图；

图3是自适应ML预充电与放电方案图；

图4是写入1情况下2T-1FeFET的CAM单元的仿真波形；

图5是自适应ML预充电与放电方案下2T-1FeFET的CAM阵列的仿真波形；

图6是在V

图7是在不同字长下的能耗(a)和延迟(b)变化曲线；

图8是包含器件工艺变化下的2T-1FeFET的CAM阵列的仿真波形。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细说明。

一种基于单个FeFET的高能效CAM及其操作方法，如图1(a)所示，每个2T-1FeFETCAM单元包括一个FeFET(M

M

图1(b)解释了2T-1FeFET CAM单元的操作原理。当在CAM单元上搜索逻辑“1”时，SL和

其中V

当存储状态“0”时(即高V

因此，通过为晶体管T

类似地，当搜索逻辑“0”时，SL和

通过将T

当存储“0”时，节点D电压为：

因此，V

2、2T-1FeFET的CAM阵列整体结构和操作流程：

如图2(a)所示，在2T-1FeFET的CAM阵列中，包括了M行N列的CAM核、写入/搜索缓冲器、字线驱动、输出检测放大器SA和外围电路。阵列中多个单元并联至ML和WL构成一行，每一列共享同一条纵向的SL

整个2T-1FeFET的CAM阵列的运行过程如下：

(1)在由2T-1FeFET的CAM组成的阵列开始工作前，先对每个单元进行数据的存储：即将信息编码为二进制序列后，通过WL对FeFET进行写入，写入的状态用S表示。此外，在写入操作中，还需将V

(2)对于每次搜索周期，都将分为两个阶段：

(2.1)预充电阶段：先将

(2.2)搜索阶段：

保持WL的电压不变，此时CLK和SAO均为1，PD1被置1，关断ML的充电，PD2被置1，打开下拉晶体管，通过MLG将所有CAM单元连接到地，并将SL和

此时，对于匹配的单元，D为0，ML不会通过NMOS放电，对于不匹配的单元，D为1，ML通过NMOS放电；因此，在不匹配时，会通过不匹配的CAM单元和下拉晶体管将ML放电到地面，而在匹配时，ML保持在原有的电平，因为不存在放电路径。等待一段时间后，放电过程结束，观测每一行检测放大器SA的输出，SA中的TIQ比较器将ML电压与阈值电压进行比较，产生输出信号，若输出为高电平，表明SA的输入为低电平，说明此行ML有放电，该行不匹配；反之，若输出为低电平，表明SA的输入为高电平，说明此行ML未放电，该行匹配。

写入和搜索的真值表如下表所示(其中写入电压V

3、自适应ML预充电与放电方案：

图3展示了本发明所采用的自适应ML预充电和与电方案。该方案从时间点(1)的ML预充电开始，当SA检测到ML电压超过阈值电压时，预充电就会终止，而不是像默认的CAM那样将ML预充电到供电电压V

由于CAM阵列的预充电能耗E

E

其中C

本发明的功能和效果通过以下仿真实验进一步说明展示：

1.仿真条件

实验使用基于物理电路的兼容SPECTRE和SPICE模型对FeFET进行仿真，该模型基于Preisach模型。该模型实现了高效的设计与分析，已广泛应用于FeFET电路设计中。它支持45纳米，22纳米或10纳米的预测技术模型(Predictive Technology Models,PTMs)作为基本晶体管。仿真所使用的基本晶体管为PTM45nm模型。电压设置为1V。

在仿真时，对于2T-1FeFET的CAM设计采用SPECTRE软件进行仿真，除了对本发明中的CAM设计进行仿真，我们将我们的结果与非专利文献1(A.T.Do et al.,“Design of apower-efficient cam using automated background checking scheme for smallmatch line swing,”in ESSCIRC,pp.209–212,IEEE,2013.)，非专利文献2(J.Li et al.,“1mb 0.41μm

比较的指标主要包括晶体管数量、每个CAM单元的面积、搜索延迟和每次搜索每个CAM单元的搜索能耗。对于本发明中的CAM设计，测量延迟均采用的是最差情况下的延迟，即只有一个CAM单元不匹配进行放电；测量能耗时采用的是平均情况下的能耗，即一行内有一半的CAM单元匹配不放电，一半的CAM单元不匹配放电。

2.仿真结果

1)非易失性的验证

1.1)图4给出了写入1情况下2T-1FeFET的CAM单元的仿真波形，其中第一次搜索验证“写入1，搜索0”，节点D为高电平，结果不匹配；第二次搜索验证“写入1，搜索1”，节点D为低电平，结果匹配。仿真结果展示了节点D只有当结果不匹配时才为高电平，同时还说明了2T-1FeFET的CAM单元设计具有非易失性。

1.2)图5给出了自适应ML预充电和放电方案下2T-1FeFET的CAM阵列的仿真波形。在搜索操作的预充电过程中，由于ML电压低于TIQ比较器的阈值电压V

2)V

图6(a)和(b)分别显示了在V

基于上述分析，减小V

3)不同字长下的能耗和延迟分析

根据电压调节分析，我们使用最低的工作V

4)针对工艺变化的鲁棒性验证

我们还验证了本发明中的2T-1FeFET CAM设计和自适应ML预充电与放电方案的鲁棒性。我们假设FeFET器件在低/高V

5)能耗的优化

下表给出了本发明中基于单个FeFET的CAM设计与其他CAM设计各项指标的比较。

上表总结了2T-1FeFET CAM和其他CAM的技术指标，其中单元大小是基于2X2 2T-1FeFET CAM阵列布局估计的。由上表可以看出，2T-1FeFET CAM的单元尺寸是传统10T CMOSCAM的10.9％，CAM的面积开销越小，ML关联的寄生电容就越小，从而降低了搜索能量和搜索延迟。利用基于1FeFET的CAM设计和自适应ML预充电和放电方案，2T-1FeFET CAM比10TCMOS CAM设计节省了6.64倍的能耗，减少了2.67倍的延迟。由于为了减小ML电压摆幅和搜索能耗，本发明进行了V

以上结果可以看出，本发明不仅具有CMOS设计难以实现的非易失性，以及针对工艺变化的鲁棒性，同时具有设计紧凑、能耗较小、延迟较低的特点。此外，上述结果还验证了自适应ML预充电与放电方案的2T-1FeFET CAM阵列在数据密集型搜索应用中的有效性

上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。