一种用于SRAM芯片的安全系统

技术领域

本发明涉及SRAM存储器技术领域，尤其涉及一种用于SRAM芯片的安全系统。

背景技术

目前，现有用于SRAM芯片的安全系统仅针对数据残留而设计。当防攻击检测与控制电路检测到威胁后，会对SRAM芯片中的数据进行擦除或改写操作。但是，安全系统的电路结构较为复杂，控制信号多，且由于使用自建电源，导致面价开销和功耗较大。同时，并不能检测老化程度对SRAM安全性带来的威胁。

为了保护数据安全，现有用于SRAM芯片的安全系统一旦检测到未授权的非法访问，会切断SRAM芯片的电源以避免攻击者窃取数据。但是，SRAM芯片存在信息残留问题，原因是存储阵列中对称的两个MOS管将发生不同程度的老化效应，产生永久性阈值电压失配，导致存储单元上电后有一定概率(约10％～20％)读出与原存储数值相反的上电初值。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种用于SRAM芯片的安全系统，用以解决现有技术不能准确衡量SRAM芯片的老化程度、不能给出老化程度安全示警的问题。

一方面，本发明实施例提供了一种用于SRAM芯片的安全系统，包括依次连接的压印力度检测模块、控制模块、寄生电源模块；

压印力度检测模块，用于启动后自动检测待测SRAM芯片的压印力度，判断其安全性能是否达标，不达标时输出压印超阈值信号至控制模块；

控制模块，用于定时控制压印力度检测模块启动；以及，根据接收到的压印超阈值信号自动生成匹配校验信息至主机，根据主机的回复信息判断校验是否成功；如果成功，拒绝校验之后主机发出的所有对该SRAM芯片的擦除指令；如果失败，利用寄生电源模块提供的电能对该SRAM芯片的存储信息进行擦除；

寄生电源模块，用于为控制模块的上述擦除操作提供电能。

上述技术方案的有益效果如下：提出了一种通过定量检测SRAM芯片的压印力度判断SRAM芯片安全性能，进而在SRAM芯片安全性能不达标时自动擦除数据的系统。使用该系统不再需要通过肉眼比较图片模糊程度判断老化情况，解决了老化压印力度难以定量评估的问题。使用寄生电源模块可以节省系统电路板的设计面积，同时能够在系统断电以后仍能执行未完成的擦除操作，提高系统安全性，降低系统功耗，延长使用时间。经大量试验验证，结果可信。

基于上述系统的进一步改进，所述控制模块进一步包括依次连接的：

使能子模块，用于定时控制压印力度检测模块启动；以及，接收压印力度检测模块发出的压印超阈值信号，并转发至握手子模块，并对握手子模块反馈的回复信息进行分析，如果匹配校验成功，拒绝校验之后主机发出的所有对该SRAM芯片的擦除指令，如果匹配校验失败，发出擦除信号至擦除子模块；

握手子模块，用于接收到使能子模块发出的压印超阈值信号后，启动与主机的握手，根据所述压印超阈值信号的有效值自动生成匹配校验信息至主机；以及，接收主机反馈的回复信息，转发至使能子模块；

擦除子模块，用于接收到擦除信号后，利用寄生电源模块提供的电能对SRAM进行数据擦除操作。

上述进一步改进方案的有益效果是：通过使能子模块控制压印力度检测模块的启动，降低系统待机时的功耗。同时，引入了握手模块，通过请求握手的方式能够判断SRAM芯片是否处于危险环境，若使用环境可信，则可以在压印力度超标的前提下排除不必要的擦除操作，节省操作成本。

进一步，所述压印力度检测模块进一步包括依次连接的：

预处理子模块，用于将待测SRAM芯片中的现有数据导出后格式化；

测试子模块，用于对格式化后的SRAM芯片上电，并对其存储阵列的背栅电压进行初始化，获得初始化后的第一上电初值；以及，向SRAM芯片写入统一数据，然后对SRAM芯片重新进行上述上电，获得重新上电后的第二上电初值；重复上述过程，获得多次上电后的第一上电初值和第二上电初值；将多次上电后的第一上电初值和第二上电初值输入至老化压印力度模型，获得该SRAM芯片的老化压印力度，输出至输出模块；

输出模块，用于根据上述老化压印力度，判断待测SRAM芯片的安全性能是否达标，不达标时输出压印超阈值信号至控制模块。

上述进一步改进方案的有益效果是：通过具体的老化压印模型可以定量地判断待测SRAM芯片的老化压印力度，更精确地分析待测SRAM芯片当前的老化状态，进而使得输出的压印超阈值信号更加可信。

上述进一步改进方案的有益效果是：解决了现有技术测试SRAM芯片老化时变量单一的问题，同时通过试验测量的数据，以及自定义的老化压印力度模型，不再需要通过肉眼比较图片模糊程度判断老化情况，解决了老化压印力度难以定量评估的问题。通过比较待测SRAM芯片多次测试的抗老化压印能力，同时兼顾背栅与辐照等多个变量的影响因素，使最终对待测SRAM芯片安全性能达标的评估结果更加全面可信。上述方法能直接应用于已经投入使用的SRAM芯片，定量分析其安全性能是否达标，评估对应的安全系统是否存在安全漏洞。经大量试验验证，结果可信。

进一步，所述统一数据为全0或全1；并且，所述上电至少包括：

NMOS晶体管负偏且PMOS晶体管负偏一次；

NMOS晶体管负偏且PMOS晶体管正偏一次；

NMOS晶体管零偏且PMOS晶体管零偏一次；

NMOS晶体管正偏且PMOS晶体管负偏一次；

以及，NMOS晶体管正偏且PMOS晶体管正偏一次。

上述进一步改进方案的有益效果是：通过设置多组背栅的偏置条件，同时兼顾NMOS晶体管和PMOS晶体管的所有偏置情况，以确定老化压印的背栅最劣偏置条件。使老化压印结果更加全面、准确，为后面准确擦除奠定了基础。

进一步，所述测试子模块执行如下步骤以获得初始化后的第一上电初值：

对SRAM芯片上电；

将SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，统计初始化后存储单元中1、0的个数与比例；

将上述过程重复n次，按照下式计算获得Rate

式中，N

上述进一步改进方案的有益效果是：控制SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压，排除电压波动带来的干扰。重复统计上电初值，减小强抖动节点带来的影响。

进一步，所述测试子模块执行如下步骤以获得重新上电后的第二上电初值：

初始化完成后，向SRAM芯片写入全0或全1，在预设辐照环境中保持预定时间；

对SRAM芯片重新上电，统计重新上电后的第二上电初值；

重复上述过程，获得多种辐照环境下重新上电后的第二上电初值。

上述进一步改进方案的有益效果是：引入辐照因素，考虑多种变量对老化压印的影响，使老化压印结果更加全面准确，解决了现有技术测试SRAM芯片老化时变量单一的问题。

进一步，所述老化压印力度模型为：

式中，Φ()为标准正态累积分布函数，Ratio

上述进一步改进方案的有益效果是：通过上述老化压印力度模型计算老化压印力度，该模型综合考虑了背栅电压、辐照剂量、上电初值以及噪声等多种变量，使获得的老化压印力度结果更加完善、可信。

进一步，所述输出子模块执行如下步骤以判断SRAM芯片的安全性能是否达标：

将同一辐射环境下SRAM芯片n次测试的老化压印力度F

根据不同辐射环境下SRAM芯片的老化压印力度，获得该SRAM芯片的最终老化压印力度F

若最终老化压印力度F

上述进一步改进方案的有益效果是：选取M组SRAM芯片的老化压印力度作为最终的老化压印力度评估指标，提高了评估结果的可信度，能够排除偶然情况的干扰。

进一步，所述F

式中，M为辐射环境种类数量。

上述进一步改进方案的有益效果是：以平均的方式计算获得SRAM芯片的最终老化压印力度评估指标，在保证数据可信度的前提下，简化计算过程，节省了计算资源。

本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为本发明实施例1用于SRAM芯片的安全系统组成示意图；

图2为本发明实施例2用于SRAM芯片的安全系统组成示意图。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。

实施例1

本发明的一个具体实施例，公开了一种用于SRAM芯片的安全系统，如图1所示，包括压印力度检测模块、控制模块、寄生电源模块。

其中，压印力度检测模块的检测端与SRAM芯片连接，控制端与控制模块的输出端一连接，输出端与控制模块的输入端连接；控制模块的输出端二与主机连接，输出端三与寄生电源模块的控制端连接，电源端与寄生电源模块的输出端连接。

压印力度检测模块，用于启动后自动检测待测SRAM芯片的压印力度，判断其安全性能是否达标，不达标时输出压印超阈值信号至控制模块。

控制模块，用于定时控制压印力度检测模块启动；以及，根据接收到的压印超阈值信号自动生成匹配校验信息至主机，根据主机的回复信息判断校验是否成功；如果成功，拒绝校验之后主机发出的所有对该SRAM芯片的擦除指令；如果失败，利用寄生电源模块提供的电能对该SRAM芯片的存储信息进行擦除。

寄生电源模块，用于为控制模块的上述擦除操作提供电能。

实施时，通过压印力度检测模块定时检测待测SRAM芯片的压印力度，将获得的所述压印力度与预设范围上下限进行比较；当压印力度在预设范围，判定待测SRAM芯片安全性能达标，并将待测SRAM达标的结果推送至用户；当压印力度超出了预设范围，判定待测SRAM芯片安全性能不达标，将压印超阈值信号通过握手传输至主机，用户在主机判断待测SRAM芯片是否处于危险环境，若使用环境可信，则可以在压印力度超标的前提下排除不必要的擦除操作，即校验成功，不擦除，否则擦除，重复节省了操作时间和成本。

与现有技术相比，本实施例提供的安全系统在检测到待测SRAM芯片使用时间过长、安全性降低以后，自动擦除SRAM芯片中的数据，提高SRAM芯片的使用安全性。使用该系统不再需要通过肉眼比较图片模糊程度判断老化情况，解决了老化压印力度难以定量评估的问题。使用寄生电源模块可以节省系统电路板的设计面积，同时能够在系统断电以后仍能执行未完成的擦除操作，提高系统安全性，降低系统功耗，延长使用时间。经大量试验验证，结果可信。

实施例2

在实施例1的基础上优化，控制模块包括进一步连接的使能子模块、握手子模块、擦除子模块，如图2所示。

使能子模块，用于定时控制压印力度检测模块启动；以及，接收压印力度检测模块发出的压印超阈值信号，并转发至握手子模块，并对握手子模块反馈的回复信息进行分析，如果匹配校验成功，拒绝校验之后主机发出的所有对该SRAM芯片的擦除指令，如果匹配校验失败，发出擦除信号至擦除子模块。

握手子模块，用于接收到使能子模块发出的压印超阈值信号后，启动与主机的握手，根据所述压印超阈值信号的有效值自动生成特定的匹配校验信息至主机；以及，接收主机反馈的回复信息，转发至使能子模块。

压印超阈值信号的有效值λ＝压印超阈值信号的峰值/

根据有效值生成的特定的匹配校验信息包括：压印超阈值信号的有效幅值λ与阈值(预设范围上限)λ

只有同时满足α≤1，且β≥1，说明SRAM芯片安全性能达标，主机反馈匹配校验成功信息。

否则，α大于1时，越大，说明SRAM芯片安全性能越差，主机反馈匹配校验失败的概率越大。β小于1时，越小，说明SRAM芯片安全性能越差，主机反馈匹配校验校验失败的概率越大。

值得注意的是，压印超阈值信号的有效值越小，匹配校验成功的概率越高；反之，压印超阈值信号的有效值越大，匹配成功的概率越低。

擦除子模块，用于接收到擦除信号后，利用寄生电源模块提供的电能对SRAM芯片进行数据擦除操作。寄生电源模块用于为擦除子模块供电。

优选地，该安全系统接入一个容量合适的SRAM存储单元阵列。在SRAM芯片经过长期使用或其他情况导致存储阵列中受数据压印发生数据变化的存储单元的数量累积到一定程度时压印力度检测模块输出信号。

优选地，控制模块还包括充电控制子模块。不需要控制使能信号，只要检测到寄生电源模块的输出电压为高电平时，自动对寄生电源模块进行充电。能够在检测系统电源电压掉电后，为擦除子模块继续提供供电，避免由于供电不足，导致数据擦除无法完成。

充电控制子模块，用于定时检测寄生电源模块的输出电平，如果输出电平为高电平，自动对该寄生电源模块充电。

优选地，压印力度检测模块执行如下步骤以检测SRAM芯片的压印力度，判断其安全性能是否达标：

S1.将待测SRAM芯片中的现有数据导出后格式化，对格式化后的SRAM芯片上电，并对其存储阵列的背栅电压进行初始化，获得初始化后的第一上电初值；

S2.向SRAM芯片写入统一数据，然后对SRAM芯片重新进行上述上电，统计重新上电后的第二上电初值；具体地，统一数据为全0或全1；

S3.重复上述过程，获得多次上电后的第一上电初值和第二上电初值；

S4.将多次上电后的第一上电初值和第二上电初值输入至老化压印力度模型，获得该SRAM芯片的老化压印力度。

S5.根据上述老化压印力度，输出该SRAM芯片的安全性能是否达标的测试结果。

对应地，压印力度检测模块进一步包括依次连接的预处理子模块、测试子模块、输出模块。

预处理子模块，用于将待测SRAM芯片中的现有数据导出至备用存储模块后格式化。

测试子模块，用于对格式化后的SRAM芯片上电，并对其存储阵列的背栅电压进行初始化，获得初始化后的第一上电初值；以及，向SRAM芯片写入统一数据，然后对SRAM芯片重新进行上述上电，统计重新上电后的第二上电初值；重复上述过程，获得多次上电后的第一上电初值和第二上电初值；将多次上电后的第一上电初值和第二上电初值输入至老化压印力度模型，获得该待测SRAM芯片的老化压印力度；输出至输出模块。

输出模块，用于根据上述老化压印力度，判断待测SRAM芯片的安全性能是否达标，不达标时输出压印超阈值信号至控制模块。

优选地，所述上电至少包括下面5次：NMOS晶体管负偏且PMOS晶体管负偏一次；NMOS晶体管负偏且PMOS晶体管正偏一次；NMOS晶体管零偏且PMOS晶体管零偏一次；NMOS晶体管正偏且PMOS晶体管负偏一次；NMOS晶体管正偏且PMOS晶体管正偏一次。

优选地，测试子模块执行如下步骤以获得初始化后的第一上电初值：

S11.将SRAM芯片中的现有数据导出后格式化，对格式化后的SRAM芯片上电；

S12.将SRAM芯片的存储阵列中所有NMOS晶体管与PMOS晶体管的背栅电压均置为0V，统计初始化后存储单元中1、0的个数与比例；

S13.将上述过程重复n次，按照下式计算获得Rate

式中，N

测试子模块执行如下步骤以获得重新上电后的第二上电初值：

S21.初始化完成后，向SRAM芯片写入全0或全1，在预设辐照环境中保持预定时间；

S22.对SRAM芯片重新上电，统计重新上电后的第二上电初值；

S23.重复上述过程，获得多种辐照环境下重新上电后的第二上电初值。即多次上电还包括不同辐射环境下的上电，辐射环境为M种，则测试次数为M×n次。

优选地，老化压印力度模型为

式中，Φ()为标准正态累积分布函数，Ratio

优选地，输出子模块执行如下步骤以判断SRAM芯片的安全性能是否达标：

S31.将同一辐射环境下SRAM芯片n次测试的老化压印力度F

S32.根据不同辐射环境下SRAM芯片的老化压印力度，获得该SRAM芯片的最终老化压印力度F

S33.根据最终老化压印力度F

所述F

式中，M为辐射环境种类数量。

与实施例1相比，本实施例提供的系统同时考虑了时间、背栅电压与总剂量效应，能更加全面地测试SRAM芯片的老化压印力度，并从多角度分析哪些因素会影响老化压印力度；采用写入全“0”或全“1”的方法来统计SRAM受老化压印以后数据的变化情况，能定量地分析老化压印力度，便于后续的擦除处理。

本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。