灵敏放大器

技术领域

本申请涉及但不限定于一种灵敏放大器。

背景技术

随著半导体存储器线宽的微缩，半导体存储器内存储单元的电容值随之下降，使得噪声对于半导体存储器的正常工作的影响更大。

灵敏放大器可以消除半导体存储内由于晶体管的制造差异引起的噪声，使得半导体存储器可以准确的存储数据。当灵敏放大器工作于偏移消除阶段时，在读出位线和互补读出位线上形成补偿电压，补偿电压的大小会影响噪声消除效果。

因此，如何在位线和互补位线上产生合适大小的补偿电压对于半消除半导体存储器内噪声至关重要。

发明内容

本申请一实施例提供一种灵敏放大器，包括：

控制模块，其包括输入端和输出端，用于根据晶体管工艺角对其输入端接收到的第一偏移消除信号进行脉冲宽度调整，生成并通过其输出端输出第二偏移消除信号；

放大模块，与控制模块的输出端连接，其用于在第二偏移消除信号的控制下消除放大模块的偏移噪声。

在一实施例中，控制模块包括：

参数生成电路，用于根据参数生成电路的晶体管工艺角生成脉冲宽度调整信号；

调整电路，其控制端连接参数生成电路的输出端，其输入端接收第一偏移消除信号，并根据脉冲宽度调整信号对第一偏移消除信号的脉冲宽度进行调整，输出第二偏移消除信号。

在一实施例中，参数生成电路包括：

振荡控制单元，用于生成固定时间宽度的振荡使能信号；

环形振荡器，其控制端连接振荡控制单元的输出端，其用于在接收到振荡使能信号时生成振荡信号；

振荡计数器，其输入端与环形振荡器的输出端连接，用于对固定时间宽度内的振荡信号的个数进行计数，并输出脉冲宽度调整信号。

在一实施例中，环形振荡器的晶体管工艺角和放大模块的晶体管工艺角相同，在固定时间宽度内所生成的振荡信号的个数是由环形振荡器的晶体管工艺角所确定的。

在一实施例中，环形振荡器包括奇数个第一与非门电路；

针对每个第一与非门电路，其第一输入端与位于上一级的第一与非门电路的输出端连接，其输出端与位于下一级的第一与非门电路的第一输入端连接，第一级第一与非门的第一输入端与最后一级第一与非门的输出端连接；

奇数个第一与非门电路的第二输入端连接于同一节点，节点作为环形振荡器的控制端；任意一个第一与非门电路的输出端作为环形振荡器的输出端。

在一实施例中，振荡控制单元用于在振荡起始信号到来后输出有效的振荡使能信号，在振荡终止信号到来后输出无效的振荡使能信号。

在一实施例中，振荡控制单元包括：

第二与非门电路，其第一输入端接收振荡起始信号；

第一非门电路，其输入端接收振荡终止信号；其输出端与第二与非门电路的第二输入端连接；

第二非门电路，其输入端连接第二与非门电路的输出端，其输出端作为振荡控制单元的输出端。

在一实施例中，参数生成电路包括多个输出端，脉冲宽度调整信号包括多个脉冲宽度调整子信号，参数生成电路的输出端分别输出脉冲宽度调整子信号；

调整电路包括依次级联的多个调整子模块；每个调整子模块的控制端连接参数生成电路的一个输出端；

第一级调整子模块接收第一偏移消除信号，用于根据其接收到的脉冲宽度调整子信号对第一偏移消除信号的脉冲进行调整；

其余每一级调整子模块接收上一级调整子模块的输出信号，并根据其控制端接收到的脉冲宽度调整子信号对上一级调整子模块的输出信号的脉冲进行调整；最后一级调整子模块的输出信号为第二偏移消除信号。

在一实施例中，每个调整子模块包括：

延迟单元，其输入端作为调整子模块的输入端；

或门电路，其第一输入端连接延迟单元的输出端，其第二输入端作为调整子模块的控制端；

与门电路，其第一输入端连接延迟单元的输入端，其第二输入端连接或门电路的输出端，其输出端作为调整子模块的输出端。

在一实施例中，若第一偏移消除信号为高电平有效信号，振荡计数器为减法计数器；

若第一偏移消除信号为低电平有效信号，振荡计数器为加法计数器。

在一实施例中，放大模块包括：

第一P型晶体管，其源极与第一电源端耦接，其栅极连接第二P型晶体管的漏极；

第二P型晶体管，其源极与第一P型晶体管的源极连接，其栅极连接第一P型晶体管的漏极；

第一N型晶体管，其漏极连接第一P型晶体管的漏极，其栅极连接位线，其源极与第二电源端耦接；

第二N型晶体管，其漏极连接第二P型晶体管的漏极，其栅极连接互补位线，其源极与第一N型晶体管的源极连接；

第三N型晶体管，其漏极连接第一N型晶体管的漏极，其源极连接位线；其栅极在接收到第二偏移消除信号时导通；

第四N型晶体管，其漏极连接第二N型晶体管的漏极，其源极连接互补位线；其栅极在接收到第二偏移消除信号时导通。

在一实施例中，第三N型晶体管的工艺角、第四N型晶体管的工艺角以及环形振荡器的晶体管工艺角是相同的。

在一实施例中，放大模块还包括：

第五N型晶体管，其漏极连接第二N型晶体管的漏极后连接读出位线，其源极连接位线，其栅极用于接收预充电信号，其用于在预充电信号的控制下导通；

第六N型晶体管，其漏极连接第一N型晶体管的漏极后连接互补读出位线，其源极连接互补位线；其栅极用于接收预充电信号，其用于在预充电信号的控制下导通。

在一实施例中，第一偏移消除信号和预充电信号之间的信号延迟是预先设置的。

在一实施例中，放大模块还包括：

第三P型晶体管，其源极与第一电源端连接，其漏极连接第一P型晶体管的源极；

第七N型晶体管，其源极与第二电源端连接，其漏极连接第一N型晶体管的源极。

本申请实施例提供一种灵敏放大器，灵敏放大器包括控制模块和放大模块，控制模块基于晶体管工艺角调整第一偏移消除信号的脉冲宽度获得第二偏移消除信号，并基于第二偏移消除信号控制放大模块在读出位线和互补读出位线上形成补偿电压的时间，以实现在读出位线和互补读出位线上形成大小合适的补偿电压，准确消除晶体管的制造差异引起噪声，提高灵敏放大器的准确性。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为一种灵敏放大器的电路结构图；

图2为本申请一实施例提供的灵敏放大器的结构示意图；

图3为本申请一实施例提供的控制模块的结构示意图；

图4为本申请一实施例提供的调整子模块的结构示意图；

图5A为本申请一实施例提供的调整子模块的一种工作原理示意图；

图5B为本申请一实施例提供的调整子模块的另一种工作原理示意图；

图6为本申请一实施例提供的参数生成电路的结构示意图；

图7为本申请一实施例提供的振荡控制单元的结构示意图；

图8为本申请一实施例提供的振荡控制单元的工作原理示意图；

图9为本申请一实施例提供的灵敏放大器的时序图。

附图标记：

100、控制模块；110、调整子模块；111、延迟单元；112、或门电路；113、与门电路；120、参数生成电路；200、放大模块；210、振荡控制单元；211、第一非门电路；212、第二与非门电路；213、第二非门电路；220、环形振荡器；221、第一与非门电路；230、振荡计数器。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

如图1所示，一种灵敏放大器包括第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1以及第二N型晶体管N2。

其中，第一P型晶体管P1的栅极连接第二P型晶体管P2的漏极，第二P型晶体管P2的栅极连接第一P型晶体管P1的漏极。

灵敏放大器还包括第三N型晶体管N3和第四N型晶体管N4。其中，第一N型晶体管N1的漏极通过第三N型晶体管N3连接第一N型晶体管N1的栅极，第一N型晶体管N1的栅极连接位线BL。第二N型晶体管N2的栅极通过第四N型晶体管N4连接第二N型晶体管N2的漏极，第二N型晶体管N2的栅极连接互补位线BLB。

灵敏放大器还包括第五N型晶体管N5和第六N型晶体管N6。其中，第一N型晶体管N1的栅极通过第五N型晶体管N5连接第二N型晶体管N2的漏极，第二N型晶体管N2的漏极与第二P型晶体管P2的漏极连接后，与读出位线SABL连接。第二N型晶体管N2的栅极通过第六N型晶体管N6连接第一N型晶体管N1的漏极，第一N型晶体管N1的漏极与第一P型晶体管P1的漏极连接后，与互补读出位线SABLB连接。

在偏移消除阶段，第三N型晶体管N3和第四N型晶体管N4均导通，第一N型晶体管N1以及第二N型晶体管N2均工作于二极管状态，在位线BL和互补位线BLB上产生补偿电压，还在读出位线SABL和互补读出位线SABLB上产生补偿电压。

由于读出位线SABL和互补读出位线SABLB上已经存有补偿电压，在预读出阶段，补偿电压可以抵消掉消除灵敏放大器内第一N型晶体管N1和第二N型晶体管N2的制造差异引起噪声，在位线BL和互补位线BLB上准确呈现数据。

在恢复阶段，第五N型晶体管N5和第六N型晶体管N6均导通，位线BL和读出位线SABL连接，互补位线BLB和互补读出位线SABLB连接，实现对存储单元内数据恢复。

补偿电压的大小会影响噪声消除效果，补偿电压过大和补偿电压过小都无法准确消除第一N型晶体管N1和第二N型晶体管N2的制造差异。补偿电压大小与灵敏放大器的晶体管的驱动能力有关。当晶体管的驱动能力越强，则可以在读出位线SABL和互补读出位线SABLB上形成较大的补偿电压。当晶体管的驱动能力越弱，则在读出位线SABL和互补读出位线SABLB上形成的补偿电压较小。

为了更加准确地在读出位线SABL和互补读出位线SABLB上形成合适大小的补偿电压，本申请基于灵敏放大器的晶体管的驱动能力调整偏移消除信号的宽度，以使灵敏放大器在调整后的偏移消除信号的控制下产生合适大小的补偿电压，准确消除第一N型晶体管N1和第二N型晶体管N2的制造差异引起的噪声，提高灵敏放大器的准确性。

如图2所示，本申请一实施例提供一种灵敏放大器，该灵敏放大器包括控制模块100和放大模块200。

控制模块100设有输入端和输出端，控制模块100的输入端接收第一偏移消除信号OC，控制模块100根据晶体管工艺角对第一偏移消除信号OC进行脉冲宽度调整，生成并输出第二偏移消除信号OC’。控制模块100的输出端与放大模块200的控制端连接，放大模块200在第二偏移消除信号OC’的控制下在读出位线SABL和互补读出位线SABLB上产生补偿电压，以实现在在第二偏移消除信号OC’的控制下消除放大模块200的偏移噪声。

其中，第一偏移消除信号OC为脉冲信号，第一偏移消除信号OC的脉冲宽度根据放大模块200内各个晶体管的设计参数确定。

在一实施例中，由于灵敏放大器在制作过程中晶体管的工艺角相同，可以根据放大模块200的晶体管的工艺角对第一偏移消除信号OC的脉冲宽度进行调整，也可以根据控制模块100的晶体管的工艺角对第一偏移消除信号OC的脉冲宽度进行调整。

在一实施例中，若晶体管工艺角为FF(NEFT-FAST corner&PEFT-FAST corner)，第二偏移消除信号OC’的脉冲宽度越小。若晶体管工艺角为SS(NEFT-SLOW corner&PEFT-SLOWcorner)，第二偏移消除信号OC’的脉冲宽度越大。

在上述灵敏放大器工作时，若晶体管工艺角为SS，放大模块200的晶体管的驱动能力越弱，则晶体管拉动读出位线SABL和互补读出位线SABLB的电压的速率越慢，又第二偏移消除信号OC’的脉冲宽度较大，偏移消除阶段时间较长，则有足够的时间在读出位线BL和互补读出位线SABLB上形成合适大小的补偿电压。若晶体管工艺角为FF，放大模块200的晶体管的驱动能力越强，则晶体管拉动读出位线SABL和互补读出位线SABLB的电压的速率越快，又第二偏移消除信号OC’的脉冲宽度较小，偏移消除阶段时间越短，可以避免时间过长而使形成的补偿电压过大，保证在读出位线SABL和互补读出位线SABLB上形成合适大小的补偿电压。在读出位线SABL和互补读出位线SABLB上形成合适大小的补偿电压后，在预读出阶段补偿电压可以抵消灵敏放大器内晶体管的制造差异引起的噪声，可以准确放大读出位线SABL和互补读出位线SABLB上的数据，提高灵敏放大器的准确性。

在上述技术方案中，灵敏放大器包括控制模块100和放大模块200，控制模块100基于晶体管工艺角调整第一偏移消除信号OC的脉冲宽度获得第二偏移消除信号OC’，并基于第二偏移消除信号OC’控制放大模块200在读出位线SABL和互补读出位线SABLB上形成补偿电压的时间，以实现在读出位线SABL和互补读出位线SABLB上形成大小合适的补偿电压，准确消除晶体管的制造差异引起噪声，提高灵敏放大器的准确性。

在一实施例中，控制模块100包括参数生成电路120和调整电路，调整电路设有输入端、输出端和控制端，参数生成电路120设有输出端，调整电路的控制端与参数生成电路120的输出端连接。参数生成电路120根据参数生成电路的晶体管工艺角生成脉冲宽度调整信号，向调整电路的控制端输入脉冲宽度调整信号，调整电路的输入端接收第一偏移消除信号OC，调整电路用于根据脉冲宽度调整信号对第一偏移消除信号OC的脉冲宽度进行调整输出第二偏移消除信号OC’。

在一实施例中，如图3所示，调整电路包括多个级联的调整子模块110，每个调整子模块110设有输入端a1、输出端a2以及控制端a3。多个调整子模块110的级联是指，上一级调整子模块110的输出端a2连接下一级调整子模块110的输入端a1。

参数生成电路120包括多个输出端，参数生成电路120的输出端的数量与调整子模块110的数量相同，以使每个调整子模块110的控制端a3连接参数生成电路120的一个输出端。脉冲宽度调整信号包括多个脉冲宽度调整子信号，脉冲宽度调整子信号的数量和参数生成电路120的输出端的数量相同，一个参数生成电路120的输出端输出一个脉冲宽度调整子信号。

第一级调整子模块110的输入端a1接收第一偏移消除信号OC，参数生成电路120向第一级调整子模块110的控制端a3输入对应的脉冲宽度调整子信号，第一级调整子模块110用于根据其接收到的脉冲宽度调整子信号对第一偏移消除信号OC的脉冲宽度进行调整。针对其余的每一级调整子模块110，参数生成电路120向对应调整子模块110的控制端a3输入对应脉冲宽度调整子信号，每一级调整子模块110接收上一级调整子模块110的输出信号，并根据其接收到的脉冲宽度调整子信号对上一级调整子模块110的输出信号的脉冲宽度进行调整。最后一级调整子模块110的输出端a2用于输出第二偏移消除信号OC’。

例如：调整电路包括n个调整子模块110，依次标记为第一级调整子模块110、第二级调整子模块110、……、第n级调整子模块110。参数生成电路120包括n个输出端，依次标记为第一输出端Q1、第二输出端Q2、……、第n输出端Q(n)。

第一级调整子模块110的控制端a3与参数生成电路120的第一输出端Q1连接，第一级调整子模块110的输出端a2与第二级调整子模块110的输入端a1连接；第二级调整子模块110的控制端a3与参数生成电路120的第二输出端Q2连接，第二调整子模块110的输出端a2与第三级调整子模块110的输入端a1连接；依次类推；第n级调整子模块110的控制端a3与参数生成电路120的第n输出端Q(n)连接，第(n-1)级调整子模块110的输出端a2连接第n级调整子模块110的输入端a1。

第一级调整子模块110的输入端a1用于接收第一偏移消除信号OC，第一级调整子模块110用于根据其控制端a3接收到的脉冲宽度调整子信号对第一偏移消除信号OC进行脉冲宽度调整处理。第二级调整子模块110用于根据其控制端a3接收到的脉冲宽度调整子信号对第一级调整子模块110的输出信号进行脉冲宽度调整处理。第三级调整子模块110用于根据其控制端a3接收到的脉冲宽度调整子信号对第二级调整子模块110的输出信号进行脉冲宽度调整处理。依次类推，第n级调整子模块110用于根据其控制端a3接收到的脉冲宽度调整子信号对第(n-1)级调整子模块110的输出信号进行脉冲宽度调整处理。

在一实施例中，若某一脉冲宽度调整子信号为有效状态，该调整子模块110对上一级调整子模块110的输出信号进行脉冲宽度调整处理。若某一脉冲宽度调整子信号为无效状态，该调整子模块110直接输出上一级调整子模块110的输出信号。

在上述技术方案中，基于晶体管工艺角确定脉冲宽度调整信号，调整用于进行脉冲宽度的调整子模块110的数量，从而可以调整最后一级调整子模块110输出的第二偏移消除信号OC’的脉冲宽度。

在一实施例中，每个调整子模块110用于对上一级调整子模块110的输出信号或者第一偏移消除信号OC进行脉冲宽度减少处理，以使输出的第二偏移消除信号OC’的脉冲宽度小于第一偏移消除信号OC的脉冲宽度。

在一实施例中，每个调整子模块110用于对上一级调整子模块110的输出信号或者第一偏移消除信号OC进行脉冲宽度增加处理，以使输出的第二偏移消除信号OC’的脉冲宽度大于第一偏移消除信号OC的脉冲宽度。

在一实施例中，如图4所示，每个调整子模块110包括延迟单元111、或门电路112以及与门电路113。延迟单元111设有输入端和输出端，延迟单元111的输入端作为调整子模块110的输入端a1，延迟单元111的输入端用于接收第一偏移消除信号OC或者上一级调整子模块110的输出信号。或门电路112设有第一输入端、第二输入端以及输出端，或门电路112的第一输入端连接延迟单元111的输出端，或门电路112的第二输入端作为调整子模块110的控制端a3，用于连接参数生成电路120的一个对应的输出端。与门电路113设有第一输入端、第二输入端以及输出端。与门电路113的第一输入端连接延迟单元111的输入端，与门电路113的第一输入端用于接收第一偏移消除信号OC或者上一级调整子模块110的输出信号，与门电路113的第二输入端连接或门电路112的输出端，与门电路113的输出端作为调整子模块110的输出端a2，用于与下一级调整子模块110的输入端a1连接。

针对第一级调整子模块110，延迟单元111的输入端接收第一偏移消除信号OC，针对除第一级调整子模块110之外的调整子模块110，延迟单元111的输入端接收上一级调整子模块110的输出信号，此处为了便于描述，将上一级调整子模块110的输出信号或第一偏移消除信号OC统称为待处理信号S1。

如图5A所示，当待处理信号S1为高电平有效的信号，延迟单元111用于对待处理信号S1进行延迟处理，生成延迟后的待处理信号S2。当或门电路112的第二输入端接收到的脉冲宽度调整子信号为低电平时，或门电路112输出延迟后的待处理信号S2。与门电路113将待处理信号S1和延迟后的待处理信号S2进行相与后，即可获得脉冲宽度为△T2的输出信号S3，比待处理信号的脉冲宽度△T1更短。

如图5B所示，当或门电路112的第二输入端接收到的脉冲宽度调整子信号为高电平时，或门电路112输出高电平S4，与门电路113将高电平S4与待处理信号S1相与后，输出的输出信号S5的脉冲宽度与待处理信号S1的宽度相同。

在上述技术方案中，调整子模块110包括延迟单元111、与门电路113和或门电路112，当或门电路112的第二输入端接收到的脉冲宽度调整子信号为高电平时，使与门电路113直接输出上一级调整子模块110的输出信号，当或门电路112的第二输入端接收到的脉冲宽度调整子信号为低电平时，使与门电路113输出脉冲宽度更小的输出信号，实现调整子模块110可以基于脉冲宽度调整子信号对上一级调整子模块110的输出信号进行脉冲宽度调整处理。

在一实施例中，如图6所示，参数生成电路120包括振荡控制单元210、环形振荡器220以及振荡计数器230。振荡控制单元210用于生成固定时间宽度的振荡使能信号，振荡控制单元210设有输出端，环形振荡器220设有控制端和输出端，振荡控制单元210的输出端与环形振荡器220的控制端连接。环形振荡器220用于在固定时间宽度内生成至少一个振荡信号，在固定时间宽度内环形振荡器220所生成的振荡信号的个数是由环形振荡器220的晶体管工艺角所确定的。振荡计数器230设有输入端和输出端。振荡计数器230的输入端与环形振荡器220的输出端连接，振荡计数器230用于对固定时间宽度内的振荡信号的个数进行计数，并经由输出端输出脉冲宽度调整信号。

在一实施例中，振荡控制单元210用于在振荡起始信号到来后输出有效的振荡使能信号，在振荡终止信号到来后输出无效的振荡使能信号，通过控制振荡起始信号的到来时刻和振荡终止信号的到来时刻之间的间隔，可以控制输出有效的振荡使能信号的时间，使振荡起始信号的到来时刻和振荡终止信号的到来时刻之间的间隔为固定时间宽度，则可以使得输出的振荡使能信号的有效时间为固定时间宽度。

在上述技术方案中，由于环形振荡器220的晶体管工艺角和放大模块200的晶体管工艺角相同，则环形振荡器220在固定时间宽度内生成的振荡信号的个数与放大模块200的工艺角相关，通过振荡计数器230统计振荡信号的个数生成脉冲宽度调整信号，即可实现基于晶体管工艺角生成脉冲宽度调整信号，使调整电路基于脉冲宽度调整信号对第一偏移消除信号OC进行宽度调整。

在一实施例中，如图6所示，环形振荡器220包括奇数个第一与非门电路221。每个第一与非门电路221设有第一输入端、第二输入端以及输出端。

针对每个第一与非门电路221，其第一输入端与位于上一级的第一与非门电路221的输出端连接，其输出端与位于下一级的第一与非门电路221的第一输入端连接，第一级第一与非门221的第一输入端与最后一级第一与非门221的输出端连接，最终构成环形振荡器220。奇数个第一与非门电路221的第二输入端连接于同一节点后作为环形振荡器220的控制端，奇数个第一与非门电路221中的任意一个第一与非门电路221的输出端作为环形振荡器220的输出端。

在上述环形振荡器220中，振荡使能信号为高电平时，环形振荡器220输出振荡信号，也就是振荡使能信号为高电平时有效。振荡使能信号为低电平时，环形振荡器220则停止输出振荡信号，也就是振荡使能信号为低电平时有效。

当环形振荡器220产生振荡信号的时间固定时，环形振荡器220产生振荡信号的个数仅仅与环形振荡器220的晶体管工艺角有关，当环形振荡器220的晶体管工艺角为FF，环形振荡器220产生的振荡信号的个数越多，当环形振荡器220的晶体管工艺角为SS，环形振荡器220产生的振荡信号的个数越少。

在上述技术方案中，使振荡使能信号为高电平的时间宽度是固定的，则环形振荡器220产生振荡信号的时间是固定的，使得环形振荡器220产生振荡信号的个数仅与晶体管工艺角有关，通过对振荡信号的个数进行计数，并将计数结果作为脉冲宽度调整信号，以实现基于晶体管工艺角对第一偏移消除信号OC的脉冲宽度调整。

在一实施例中，如图7所示，振荡控制单元210包括第一非门电路211、第二与非门电路212以及第二非门电路213。第一非门电路211和第二非门电路213均设有输入端和输出端，第二与非门电路212设有第一输入端、第二输入端和输出端。第二与非门电路212的第一输入端接收振荡起始信号Rin1，第一非门电路211的输入端接收振荡终止信号Rin2，第二与非门电路212的第二输入端连接第一非门电路211的输出端，第二非门电路213的输入端连接第二与非门电路212的输出端，第二非门电路213的输出端作为振荡控制单元210的输出端。

如图8所示，振荡起始信号Rin1和振荡终止信号Rin2均为高电平有效的脉冲信号，且振荡起始信号Rin1的上升沿时刻早于振荡终止信号Rin2的上升沿时刻。当振荡起始信号Rin1为高电平，第二与非门电路212的第一输入端为高电平，振荡终止信号Rin2为低电平，经过第一非门电路211进行取反操作后输出高电平，第二与非门电路212的第二输入端为高电平，第二与非门电路212的输出低电平，经过第二非门电路213后输出高电平，也就是输出有效的振荡使能信号Ro。当振荡起始信号Rin1仍为高电平，第二与非门电路212的第一输入端仍为高电平，振荡终止信号Rin2变为高电平，经过第一非门电路211进行取反操作后输出低电平，第二与非门电路212的第二输入端为低电平，第二与非门电路212输出高电平，经过第二非门电路213后输出低电平，也就是输出无效的振荡使能信号Ro。

在振荡起始信号Rin1的上升沿时刻和振荡终止信号Rin2的上升沿时刻之间第二与非门电路212输出有效的振荡使能信号Ro，在其他时刻均输出无效的振荡使能信号Ro。通过使振荡起始信号Rin1的上升沿时刻和振荡终止信号Rin2的上升沿时刻之间的间隔为固定时间宽度，则可以使得输出的振荡使能信号Ro的有效时间为固定时间宽度。

在一实施例中，第一级调整子模块110的脉冲宽度调整量、第二级调整子模块110的脉冲宽度调整量、……、第n级调整子模块110的脉冲宽度调整量呈等比数列递增或递减，再通过对环形振荡器220产生的振荡信号进行计数后输出脉冲宽度调整信号，实现在晶体管工艺角为FF时，输出的脉冲宽度调整信号可以使第二偏移消除信号OC’的脉冲宽度越小。

在一实施例中，振荡计数器230设有n个输出端，并按照从计数低位到计数高位的顺序对振荡计数器230的n个输出端标记为第一输出端、第二输出端、……、第n输出端。

振荡计数器230的第一输出端与第一级调整子模块110的控制端连接，振荡计数器230的第二输出端与第二级调整子模块110的控制端连接，依次类推，振荡计数器230的第n输出端与第n级调整子模块110的控制端连接。

若第一偏移消除信号OC为高电平有效信号，第一级调整子模块110的脉冲宽度减少量、第二级调整子模块110的脉冲宽度减少量、……、第n级调整子模块110的脉冲宽度减少量呈等比数列递增，振荡计数器230为减法计数器。

例如：第一偏移消除信号OC为高电平有效信号，调整电路包括3个调整子模块110，第一级调整子模块110的脉冲宽度减少量、第二级调整子模块110的脉冲宽度减少量以及第三级调整子模块110的脉冲宽度减少量依次为△t、2△t以及4△t。

晶体管工艺角不同，在固定时间宽度内产生的振荡信号的个数不同。如表1所示，若固定时间宽度内产生的振荡信号的个数为0，则脉冲宽度调整信号为111，三个调整子模块110不进行脉冲宽度调整，则调整电路的总脉冲调整量为0。

若在固定时间宽度内产生的振荡信号的个数为7，则脉冲宽度调整信号为000，第一级调整子模块110对第一偏移消除信号OC进行脉冲宽度减少处理，减少量为-△t，第二级调整子模块110对第一级调整子模块110的输出信号进行脉冲宽度减少处理，且减少量为-2△t，第三级调整子模块110对第二级调整子模块110的输出信号进行脉冲宽度减少处理，且减少量为-4△t，则调整电路的总脉冲调整量为-7△t。

表1第一关系表

若第一偏移消除信号OC为低电平有效信号，第一级调整子模块110的脉冲宽度增加量、第二级调整子模块110的脉冲宽度增加量、……、第n级调整子模块110的脉冲宽度增加量呈等比数列递增，振荡计数器230为加法计数器。

例如：第一偏移消除信号OC为低电平有效信号，调整电路包括3个调整子模块110，第一级调整子模块110的脉冲宽度增加量、第二级调整子模块110的脉冲宽度增加量以及第三级调整子模块110的脉冲宽度增加量依次为△t、2△t以及4△t。

如表2所示，在固定时间宽度内产生的振荡信号的个数为0，则脉冲宽度调整信号为000，第一级调整子模块110对输出第一偏移消除信号OC进行脉冲宽度增加处理，且增加量为△t，第二级调整子模块110对第一级调整子模块110的输出信号进行脉冲宽度增加处理，且增加量为2△t，第三级调整子模块110对第而级调整子模块110的输出信号进行脉冲宽度增加处理，且增加量为4△t，则调整电路的总脉冲调整量为7△t。

表2第二关系表

在上述技术方案中，若第一偏移消除信号为高电平有效信号，振荡计数器为减法计数器，若第一偏移消除信号为低电平有效信号，振荡计数器为加法计数器，可实现在晶体管工艺角为FF时，振荡信号的个数越多，输出的脉冲宽度调整信号可以使第二偏移消除信号OC’的脉冲宽度越小。

继续参考图2，本申请另一实施例提供一种灵敏放大器，该放大器包括控制模块100和放大模块200。放大模块200包括第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1以及第二N型晶体管N2。

其中，第一P型晶体管P1的源极与第一电源端VCC耦接，第一P型晶体管P1的栅极连接第二P型晶体管P2的漏极，第二P型晶体管P2的源极与第一P型晶体管P1的源极连接，第二P型晶体管P2的栅极连接第一P型晶体管P1的漏极。

第一N型晶体管N1的漏极连接第一P型晶体管P1的漏极后连接互补读出位线SABLB，第一N型晶体管N1的栅极连接位线BL，第一N型晶体管N1的源极与第二电源端VSS耦接。第二N型晶体管N2的漏极连接第二P型晶体管P2的漏极后连接读出位线SABL，第二N型晶体管N2的栅极连接互补位线BLB，第二N型晶体管N2的源极与第一N型晶体管N1的源极连接。

在一实施例中，放大模块200还包括第三N型晶体管N3以及第四N型晶体管N4。第三N型晶体管N3的漏极连接第一N型晶体管N1的漏极，第三N型晶体管N3的源极连接第一N型晶体管N1的栅极，第三N型晶体管N3的栅极用于连接控制模块100的输出端。第四N型晶体管N4的漏极连接第二N型晶体管N2的漏极，第四N型晶体管N4的源极连接第二N型晶体管N2的栅极，第四N型晶体管N4的栅极用于连接控制模块100的输出端。

在一实施例中，放大模块200还包括第五N型晶体管N5和第六N型晶体管N6，第五N型晶体管N5的漏极连接第二N型晶体管N2的漏极，第五N型晶体管N5的源极连接第一N型晶体管N1的栅极，第五N型晶体管N5的栅极用于接收预充电信号ISO。第六N型晶体管N6的漏极连接第一N型晶体管N1的漏极，第六N型晶体管N6的源极连接第二N型晶体管N2的栅极，第六N型晶体管N6的栅极用于接收预充电信号ISO。

在一实施例中，第一P型晶体管P1的源极与第一电源端VCC耦接，可以是第一P型晶体管P1的源极与第一电源端VCC直接连接，由电源模块控制第一电源端VCC是否向灵敏放大器供电。

在一实施例中，放大模块200还包括第三P型晶体管P3，第一P型晶体管P1的源极与第一电源端VCC耦接，还可以是第一P型晶体管P1的源极通过第三P型晶体管P3与第一电源端VCC连接。第三P型晶体管P3的源极与第一电源端VCC连接，第三P型晶体管P3的漏极连接第一P型晶体管P1的源极。由第三P型晶体管P3控制第一电源端VCC向灵敏放大器供电。

在一实施例中，第一N型晶体管N1的源极与第二电源端VSS耦接，可以是第一N型晶体管N1的源极与第二电源端VSS直接连接，由电源模块控制第二电源端VSS是否向灵敏放大器供电。

在一实施例中，放大模块200还包括第七N型晶体管N7，第一N型晶体管N1的源极与第二电源端VSS耦接，还可以是第一N型晶体管N1的源极通过第七N型晶体管N7与第二电源端VSS连接。第七N型晶体管N7的源极与第二电源端VSS连接，第七N型晶体管N7的漏极连接第一N型晶体管N1的源极，由第七N型晶体管N7控制第二电源端VSS向灵敏放大器供电。

如图9所示，在t0到t1时刻，为预充电阶段，预充电信号ISO和第二偏移消除信号OC’均为有效状态，第五N型晶体管N5和第六N型晶体管N6均导通，位线BL和读出位线SABL连接，互补位线BLB和互补读出位线SABLB连接。第三N型晶体管N3和第四N型晶体管N4导通，位线BL、读出位线SABL、互补位线BLB以及互补读出位线SABLB相互连接。第一电源信号SAP和第二电源信号SAN为无效状态，第三P型晶体管P3和第七N型晶体管N7断开，第一电源端VCC和第二电源端VSS与灵敏放大器断开。由充电模块拉动位线BL、互补位线BLB、读出位线SABL以及互补读出位线SABLB的电压至充电值。

在t1至t2时刻，为偏移消除阶段，预充电信号ISO为无效状态，第二偏移消除信号OC’为有效状态，第三N型晶体管N3和第四N型晶体管N4导通，第一N型晶体管N1和第二N型晶体管N2为二极管连接。第一电源信号SAP和第二电源信号SAN为有效状态，第三P型晶体管P3和第七N型晶体管N7导通，第一电源端VCC和第二电源端VSS与灵敏放大器接通。在位线BL和互补位线BLB上产生补偿电压Vos，在读出位线SABL和互补读出位线SABLB上产生补偿电压Vos。

在t2至t3时刻，为电压共享阶段，预充电信号ISO和第二偏移消除信号OC’均为无效状态，第三N型晶体管N3和第四N型晶体管N4断开，第五N型晶体管N5和第六N型晶体管N6断开，第一电源信号SAP和第二电源信号SAN为无效状态，第三P型晶体管P3和第七N型晶体管N7断开。字线信号WL有效，存储单元与位线BL或者互补位线BLB共享电荷，在位线BL和互补位线BLB上呈现数据电压差。

在t3至t4时刻，为预读取阶段，预充电信号ISO和第二偏移消除信号OC’均为无效状态，第三N型晶体管N3和第四N型晶体管N4断开，第五N型晶体管N5和第六N型晶体管N6断开，第一电源信号SAP和第二电源信号SAN为有效状态，第三P型晶体管P3和第七N型晶体管N7导通。第一电源端VCC基于位线BL和互补位线BLB上数据电压差拉动读出位线SABL和互补读出位线SABLB的电压，由于读出位线SABL和互补读出位线SABLB上已经存有补偿电压Vos，在t3至t4时刻，补偿电压Vos可以抵消掉消除灵敏放大器内第一N型晶体管N1和第二N型晶体管N2的制造差异引起噪声，在读出位线SABL和互补读出位线SABLB上准确呈现数据。

在t4至t5时刻，为恢复阶段，预充电信号ISO为有效状态，第二偏移消除信号OC’为无效状态，第三N型晶体管N3和第四N型晶体管N4断开，第五N型晶体管N5和第六N型晶体管N6导通，读出位线SABL拉动位线BL电压，互补读出位线SABLB拉动互补位线BLB电压，以恢复存储单元内存储电荷。

通过根据放大模块200内各个晶体管的设计参数确定第一偏移消除信号的下降沿时刻和预充电信号的下降沿时刻之间的时间段长度，基于晶体管工艺角对第一偏移消除信号OC进行脉冲宽度调整获得第二偏移消除信号OC’的脉冲宽度，预充电信号ISO的下降沿时刻到第二偏移消除信号OC’的下降沿时刻之间的时间段是在读出位线SABL和互补读出位线SABLB上产生补偿电压Vos的时间tOC’，因此，产生补偿电压Vos的时间tOC’是基于晶体管工艺角快慢适应性调整的。

晶体管工艺角为FF，第二偏移消除信号OC’的脉冲宽度越小，产生补偿电压Vos的时间tOC’越短，第三N型晶体管N3以及第四N型晶体管N4的导通时间越短，而此时第三N型晶体管N3以及第四N型晶体管N4的驱动能力越强，通过缩短第三N型晶体管N3以及第四N型晶体管N4导通时间，可以避免第一N型晶体管N1以及第二N型晶体管N2在读出位线SABL和读出互补位线BLB上产生过大的补偿电压Vos。

晶体管工艺角为SS，第二偏移消除信号OC’的脉冲宽度越大，产生补偿电压Vos的时间tOC’越长，第三N型晶体管N3以及第四N型晶体管N4的导通时间越长，而此时第三N型晶体管N3以及第四N型晶体管N4的驱动能力越弱，通过延长第三N型晶体管N3以及第四N型晶体管N4导通时间，可以使第一N型晶体管N1以及第二N型晶体管N2在读出位线SABL和互补读出位线SABLB上产生合适的补偿电压Vos。

在上述技术方案中，通过对第三N型晶体管N3和第四N型晶体管N4的栅极接收到的第二偏移消除信号OC’的脉冲宽度调整，可以调整第三N型晶体管N3和第四N型晶体管N4导通时间，可以补偿晶体管工艺角造成晶体管驱动能力不同情况，使读出位线SABL和互补读出位线SABLB上产生合适的补偿电压Vos，有效消除由于晶体管制造差异引入的噪声，避免引入新的噪声。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。