半导体装置

相关申请

本申请享受以日本专利申请2021－12793号(申请日：2021年1月29日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。

技术领域

实施方式涉及半导体装置。

背景技术

在功率控制用半导体装置中，要求较高的电流耐性。例如，存在将IGBT(InsulatedGate Bipolar Transistor，绝缘栅双极晶体管)与二极管一体化的半导体装置。在这种构成的半导体装置中，为了改善开关特性而使用的器件构造有时会使电流耐性降低。

发明内容

实施方式提供一种能够抑制开关时的过电流的半导体装置。

实施方式的半导体装置具备半导体部、第一电极、至少一个第二电极、控制电极以及控制布线。所述半导体部包括第一半导体层、第二半导体层、第三半导体层、第四半导体层、第五半导体层以及第六半导体层。所述第一半导体层、所述第三半导体层以及所述第五半导体层具有第一导电型，所述第二半导体层、所述第四半导体层以及所述第六半导体层具有第二导电型。所述第一电极设于所述半导体部的背面上。所述第二电极设于所述半导体部的表面上。所述第一半导体层在所述第一电极与所述第二电极之间延伸，所述第二半导体层设于所述第一半导体层与所述第二电极之间。所述第三半导体层设于所述第二半导体层与所述第二电极之间，并与所述第二电极电连接。所述第四半导体层以及所述第五半导体层设于所述第一半导体层与所述第一电极之间，沿所述半导体部的所述背面排列，并分别与所述第一电极电连接。所述控制电极设于所述半导体部与所述第二电极之间，且配置于设置在所述半导体部的沟槽的内部。所述控制电极通过覆盖所述沟槽的内表面的第一绝缘膜与所述半导体部电绝缘，隔着所述第一绝缘膜与所述第一半导体层以及所述第二半导体层相对，并通过第二绝缘膜与所述第二电极电绝缘。所述控制布线在所述半导体部的所述表面上隔着第三绝缘膜而设置。所述控制布线与所述第二电极分离地设置，并与所述控制电极电连接。所述第六半导体层设于所述第一半导体层与所述控制布线之间，所述第五半导体层包含设于所述第一电极与所述第六半导体层之间的部分。所述第一半导体层至少包括设于所述第五半导体层与所述第六半导体层之间的载流子陷阱。所述第六半导体层包含浓度比所述第二半导体层的第二导电型杂质的浓度高的第二导电型杂质，与所述第二半导体层连接，并与所述第二电极电连接。

附图说明

图1是表示实施方式的半导体装置的示意剖面图。

图2的(a)以及(b)是表示实施方式的半导体装置的示意图。

图3是表示实施方式的半导体装置的另一示意剖面图。

图4的(a)以及(b)是表示实施方式的半导体装置的又一示意剖面图。

图5是示意地表示实施方式的变形例的半导体装置的立体图。

具体实施方式

以下，参照附图对实施方式进行说明。对附图中的相同部分标注相同的附图标记并适当省略其详细说明，对不同的部分进行说明。另外，附图为示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等不一定与现实相同。另外，即使在表示相同的部分的情况下，也存在通过附图而相互的尺寸、比率不同地表示的情况。

而且，使用各图中所示的X轴、Y轴以及Z轴对各部分的配置以及构成进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，有时将Z方向设为上方，将其相反方向设为下方进行说明。

图1是表示实施方式的半导体装置1的示意剖面图。半导体装置1是将IGBT与二极管一体化的所谓的反向导通型IGBT。

如图1所示，半导体装置1具备半导体部10、第一电极20、第二电极30以及控制电极40。半导体部10例如为硅。

第一电极20设于半导体部10的背面上。第一电极20例如是集电极电极。第二电极30设于半导体部10的表面上。第二电极30例如是发射极电极。第一电极20以及第二电极30例如是含有铝的金属。

半导体部10包括第一导电型的第一半导体层11、第二导电型的第二半导体层12、第一导电型的第三半导体层13、第二导电型的第四半导体层14、第一导电型的第五半导体层15、第二导电型的第六半导体层16(参照图2的(b))、第二导电型的第七半导体层17(参照图2的(b))以及第一导电型的第八半导体层18。以下，将第一导电型设为n型、第二导电型设为p型来进行说明。

第一半导体层11在第一电极20与第二电极30之间延伸。第一半导体层11例如是n型基极层。

第二半导体层12设于第一半导体层11与第二电极30之间。第二半导体层12例如是p型基极层。

第三半导体层13设于第二半导体层12与第二电极30之间。第三半导体层13与第二电极30电连接。第三半导体层13例如是n型发射极层。第三半导体层13包含浓度比第一半导体层11的第一导电型杂质的浓度高的第一导电型杂质。

第四半导体层14以及第五半导体层15设于第一半导体层11与第一电极20之间。第四半导体层14以及第五半导体层15沿着第一电极20排列。第四半导体层14以及第五半导体层15分别与第一电极20电连接。第四半导体层14例如是p型集电极层。第五半导体层15例如是n型阴极层。第五半导体层15包含浓度比第一半导体层11的第一导电型杂质的浓度高的第一导电型杂质。

第八半导体层18设于第一半导体层11与第四半导体层14之间。另外，第八半导体层18也设于第一半导体层11与第五半导体层15之间。第八半导体层18例如是n型缓冲层。第八半导体层18包含浓度比第一半导体层11的第一导电型杂质的浓度高的第一导电型杂质。另外，第八半导体层18的第一导电型杂质的浓度比第五半导体层15的第一导电型杂质的浓度低。

控制电极40设于半导体部10与第二电极30之间。控制电极40例如是栅极电极。半导体部10具有设于表面侧的沟槽GT，控制电极40设于沟槽GT的内部。控制电极40例如是具有导电性的多晶硅。

控制电极40通过第一绝缘膜43与半导体部10电绝缘。第一绝缘膜43例如是栅极绝缘膜。另外，控制电极40通过第二绝缘膜45与第二电极30电绝缘。第二绝缘膜45例如是层间绝缘膜。第一绝缘膜43以及第二绝缘膜45例如是硅氧化膜。

半导体部10的沟槽GT具有从第三半导体层13的上表面到第一半导体层11中的深度。第一绝缘膜43包含设于第一半导体层11与控制电极40之间的部分以及设于第二半导体层12与控制电极40之间部分。第三半导体层13以在第二半导体层12与第二电极30之间与第一绝缘膜43相接的方式设置。

半导体装置1具备多个第四半导体层14和多个第五半导体层15。第四半导体层14以及第五半导体层15以在第一电极20与第八半导体层18之间沿着第一电极20交替地排列的方式设置。由此，半导体装置1在IGBT模式以及二极管模式这两方中动作。

图2的(a)以及(b)是表示实施方式的半导体装置1的示意图。图2的(a)是表示半导体装置1的表面的俯视图。图2的(b)是表示图2的(a)中虚线所示的区域IIB中的半导体部10的立体图。另外，图1是沿着图2的(a)中所示的I－I线的剖面图。

如图2的(a)所示，半导体装置1具备多个第二电极30、控制布线50、场板60以及控制焊盘GP。控制布线50、场板60以及控制焊盘GP例如是含有铝的金属。

第二电极30在半导体部10的表面上，例如沿X方向延伸，并在Y方向上排列。控制布线50以包围多个第二电极30的方式设置。另外，控制布线50以在相邻的第二电极30之间延伸的方式设置。控制布线50与控制焊盘GP电连接。多个第二电极30以及控制布线50以相互分离、且电绝缘的方式设置。

场板60以包围控制布线50的方式设置。场板60以与控制布线50分离、且电绝缘的方式设置。

如图2的(b)所示，半导体部10还包括第二导电型的第六半导体层16和第二导电型的第七半导体层17。另外，在图2的(b)中，省略了第一绝缘膜43(参照图1)。

第六半导体层16设于第一半导体层11与控制布线50(参照图2的(a))之间。第六半导体层16沿着控制布线50在X方向上延伸。另外，第六半导体层16在从第一电极20朝向第二电极30的方向(Z方向)上，具有从第三半导体层13的上表面到第一半导体层11中的厚度。

第六半导体层16包含浓度比第二半导体层12的第二导电型杂质的浓度高的第二导电型杂质。第二半导体层12与第六半导体层16连接。

第七半导体层17设于第二半导体层12与第二电极30(未图示)之间。第三半导体层13以及第七半导体层17例如在沿着第二半导体层12的上表面的方向(Y方向)上排列。第七半导体层17例如是p型接触层。第七半导体层17包含浓度比第二半导体层12的第二导电型杂质的浓度高的第二导电型杂质。

图2的(b)中所示的区域CR表示第二电极30与半导体部10相接的接触区域。区域CR跨越第三半导体层13、第七半导体层17以及第六半导体层16而设置。即，第三半导体层13、第七半导体层17以及第六半导体层16在区域CR中与第二电极30电连接。第二半导体层12经由第七半导体层17而与第二电极30电连接。

如图2的(b)所示，半导体部10还包括设于第五半导体层15与第六半导体层16之间的载流子陷阱CT。载流子陷阱CT例如设于第一半导体层11中。例如，载流子陷阱CT沿Z方向分布，以其中心位于第一半导体层11中的方式设置。从载流子陷阱CT的分布的中心到第五半导体层15(或第一电极20)的Z方向的距离比从载流子陷阱CT的分布的中心到第六半导体层16的Z方向的距离长。这里，所谓“分布的中心”例如是载流子陷阱CT的密度成为最大的位置。另外，在具有载流子陷阱CT的密度成为一定以上的区域的情况下，也可以将该区域的Z方向上的中心作为“分布的中心”。

载流子陷阱CT例如通过将氢原子(H)或氦原子(He)离子注入到半导体部10中而形成。例如，由离子注入产生的晶体缺陷在半导体中形成深能级。这种深能级捕获半导体中的载流子(电子以及空穴)，使其再结合。即，作为载流子陷阱或载流寿命扼杀剂(carrierkiller)发挥作用。即，通过设置载流子陷阱CT，能够使第一半导体层11中的空穴与电子再结合，减少载流子密度。另外，载流子陷阱CT也能够通过使铂(Pt)等金属原子在半导体中扩散而形成。

图3是表示实施方式的半导体装置1的另一示意剖面图。图3是沿着图2的(a)中所示的III－III线的剖面图。

如图3所示，第六半导体层16设于第一半导体层11与控制布线50之间。在第六半导体层16与控制布线50之间设置第三绝缘膜47。第六半导体层16通过第三绝缘膜47与控制布线50电绝缘。

第六半导体层16的Z方向的厚度比沟槽GT的Z方向的深度厚。即，第六半导体层16包含位于第一半导体层11与控制电极40之间的部分。

控制电极40与控制布线50电连接。控制电极40经由控制布线50的接触部53而与控制布线50电连接。接触部53例如在设于第三绝缘膜47的接触孔中延伸。

第五半导体层15设于第一电极20与第六半导体层16之间。另外，在第一电极20与第六半导体层16之间，第四半导体层14以及第五半导体层15例如在沿着第一电极20的表面的方向(X方向)上交替地配置。

载流子陷阱CT设于第五半导体层15与第六半导体层16之间。另外，载流子陷阱CT也设于第四半导体层14与第六半导体层16之间。

在实施方式中，通过设置第六半导体层16，能够改善半导体装置1的导通特性。

例如，在不具有第六半导体层16的反向导通型IGBT的二极管模式下(参照图1)，对控制电极40施加比阈值电压高的栅极电压，在第一绝缘膜43与第二半导体层12的界面引发反转层。由此，从第五半导体层15向第一半导体层11注入电子，电子从第一半导体层11经由反转层流向第三半导体层13。例如，在施加于第一电极20与第二电极30之间的正向电压较小的情况下，正向电流经由由控制电极40引发的反转层而流动。进而，随着正向电压变大，从第二半导体层12向第一半导体层11注入空穴，正向电流急剧增加。此时，随着正向电流的增加正向电压降低，产生所谓的骤回(snapback)。

在半导体装置1中，通过将第六半导体层16设于控制布线50的正下方的区域，能够不对IGBT模式的动作造成影响地抑制二极管模式的骤回。即，第六半导体层16包含浓度比第二半导体层12的第二导电型杂质的浓度高的第二导电型杂质，因此即使在施加于第一电极20与第二电极30之间的正向电压较小的情况下，也从第六半导体层16向第一半导体层11注入空穴。由此，正向电流的上升电压变小，抑制了骤回。

然而，在二极管模式的接通状态下，由于从第六半导体层16注入的空穴，第一半导体层11的载流子密度变高。因此，在使二极管模式转移至断开状态的过程中，从第一半导体层11排出的载流子变多，在第二电极30与第六半导体层16的接触区域有时流过导致元件破坏的过电流。

在半导体装置1中，在第六半导体层16上设置控制布线50。因此，可限制第二电极30与第六半导体层16之间的接触面积(参照图2的(b))。因此，在从二极管模式的接通状态转移至断开状态的过程(关断过程)中，在从位于第六半导体层16的正下方的第一半导体层11的区域向第二电极30排出载流子的路径容易产生电流集中。即，通过设置第六半导体层16，成为容易流过过电流的构造。

为了抑制这种过电流，例如考虑通过不在第一电极20与第六半导体层16之间配置第五半导体层15，来抑制来自第六半导体层16的空穴注入。然而，在这样的构造中，失去了抑制骤回的效果。

在实施方式的半导体装置1中，通过在第五半导体层15与第六半导体层16之间设置载流子陷阱CT，来降低第一半导体层11中的载流子密度。由此，能够抑制关断过程中的过电流。其结果，在半导体装置1中，能够抑制二极管模式的动作中的骤回以及过电流这两方。

图4的(a)以及(b)是表示实施方式的半导体装置的又一示意剖面图。图4的(a)是沿着图2的(a)中所示的IVA－IVA线的剖面图。图4的(b)是沿着图2的(a)中所示的IVB－IVB线的剖面图。

如图4的(a)所示，半导体装置1具备有源区域和末端区域。有源区域例如包括第二半导体层12、第三半导体层13以及第七半导体层17。末端区域以包围有源区域的方式设置。

半导体部10还包括第二导电型的第九半导体层19。第九半导体层19设于末端区域，并沿着有源区域与末端区域之间的边界延伸。第九半导体层19例如是p型保护环。第九半导体层19包含浓度比第二半导体层12的第二导电型杂质的浓度高的第二导电型杂质。

控制布线50包含设于第九半导体层19之上、沿着有源区域与末端区域之间的边界延伸的部分(参照图2的(a))。在控制布线50与第九半导体层19之间设置第三绝缘膜47。控制布线50通过第三绝缘膜47与第九半导体层19电绝缘。

场板60隔着第三绝缘膜47设于第九半导体层19之上。另外，场板60以从第九半导体层19的外缘向外侧伸出的方式设置。场板60经由接触部63而与第九半导体层19电连接。接触部63以在设于第三绝缘膜47的接触孔内延伸的方式设置。场板60为了提高第九半导体层19的外缘处的击穿电压、即末端部的耐压而设置。

如图4的(a)所示，第九半导体层19设于第一半导体层11与控制布线50之间。第九半导体层19具有从半导体部10的表面到第一半导体层11中的Z方向的厚度。第九半导体层19的Z方向的厚度比第二半导体层12的Z方向的厚度与第三半导体层13的Z方向的厚度之和厚。另外，第九半导体层19与第二半导体层12连接。

在半导体装置1中，第五半导体层15设置为不位于第九半导体层19与第一电极20之间。第八半导体层18以在第九半导体层19与第一电极20之间与第一电极20相接的方式设置。

这种末端构造在二极管模式的接通状态下，抑制从第九半导体层19向第一半导体层11的空穴注入。即，能够减少从第一电极20经由第五半导体层15向位于第九半导体层19的正下方的第一半导体层11的区域注入的电子的量。与此相对应，也减少了从第九半导体层19向第一半导体层11注入的空穴的量。其结果，第一半导体层11的位于第九半导体层19的正下方的区域中的载流子密度降低，能够抑制关断过程中的伴随着载流子的排出的电流。因而，能够缓和从第一半导体层11经由第九半导体层19而到达第二电极30的空穴的排出路径中的电流集中，防止由过电流引起的元件破坏。

根据上述观点，优选延长从第五半导体层15的端部到第九半导体层19的距离。另一方面，若过度延长从第五半导体层15的端部到第九半导体层19的距离，则存在使二极管特性恶化的隐患。

在实施方式的半导体装置1中，例如，在不超过从第一电极20到第九半导体层19的距离VD的范围内，扩大从Z方向观察的俯视时的从第五半导体层15的端部到第九半导体层19的距离HD。换言之，使从位于第九半导体层19的正下方的第八半导体层18的区域到第五半导体层15的距离HD比从第一电极20到第九半导体层19的距离VD短。由此，能够在维持二极管模式的动作同时，抑制关断过程中的末端区域的电流。

而且，也可以在第一电极20与第九半导体层19之间设置载流子陷阱CT。由此，能够降低第九半导体层19的正下方的第一半导体层11的载流子密度。载流子陷阱CT设于第一半导体层11的第九半导体层19正下方的区域。例如，从载流子陷阱CT的分布的中心到第九半导体层19的Z方向的距离比从载流子陷阱CT的分布的中心到第一电极20的Z方向的距离短。

如图4的(b)所示，控制电极40以从有源区域向末端区域延伸的方式设置。控制电极40的端部位于控制布线50与第九半导体层19之间。第九半导体层19的Z方向的厚度比控制电极40的Z方向的厚度厚。

控制电极40通过第一绝缘膜43与第九半导体层19电绝缘。另外，在控制电极40与控制布线50之间设置第三绝缘膜47。控制布线50经由接触部53而与控制电极40电连接。接触部53在设于第三绝缘膜47的接触孔内延伸。

图5是示意地表示实施方式的变形例的半导体装置2的立体图。图5是表示与图2的(a)中所示的区域IIB对应的半导体部10的一部分的立体图。

如图5所示，在半导体装置2中，在第二半导体层12与第五半导体层15之间也设有载流子陷阱CT。这样，载流子陷阱CT也可以设于从Z方向观察的俯视时的有源区域整体。另外，在从Z方向观察的俯视时，也可以在第一半导体层11的整体设置载流子陷阱CT。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。