失败比较程序

本专利申请案主张由拉斯马森(RASMUSSEN)于2021年1月19日申请的标题为“失败比较程序(FAIL COMPARE PROCEDURE)”的第17/152,039号美国专利申请案的优先权，所述申请案转让给其受让人，并且所述申请案的全部内容以引用的方式明确并入本文中。

技术领域

技术领域涉及失败比较程序。

背景技术

存储器装置广泛用于将信息存储于各种电子装置(例如计算机、无线通信装置、照相机、数字显示器等)中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可被编程为两个支持的状态中的一者，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持两个以上状态，可存储其中的任一者。为存取所存储的信息，组件可读取或感测存储器装置中的至少一种存储状态。为存储信息，组件可在存储器装置中写入或编程状态。

存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选择存储器、硫族化物存储器技术及其它。存储器单元可为易失性或非易失性的。非易失性存储器(例如FeRAM)可长时间维持其存储的逻辑状态，即使不存在外部电源。易失性存储器装置(例如DRAM)会在与外部电源断开时丢失其存储状态。

发明内容

描述一种方法。所述方法可包含从专用集成电路(ASIC)的一组比较器接收包含指示至少两个位的相应状态的第一位信息的信令；在所述ASIC处，将所述第一位信息与第二位信息进行比较，以确定所述第一位信息的至少一个位的状态是否不同于所述第二位信息的对应位的状态，所述第二位信息包含所述至少两个位的相应预期状态；及基于将所述第一位信息与所述第二位信息进行比较，向所述ASIC的计数器输出包含失败的一或多个指示的一或多个信号。

描述一种设备。所述设备可包含ASIC，其包含一组比较器；控制器，其与所述组比较器耦合且可操作以致使所述设备：从所述组比较器接收包含指示至少两个位的相应状态的第一位信息的信令；在所述ASIC处，将第二位信息与所述第一位信息进行比较，以确定所述第一位信息的至少一个位的状态是否不同于所述第二位信息的对应位的状态，所述第二位信息包含所述至少两个位的相应预期状态；及基于所述比较将包含失败的指示的一或多个信号输出到所述ASIC的计数器。

描述一种存储代码的非暂时性计算机可读媒体。所述代码包含可由处理器执行的指令以从ASIC的一组比较器接收包含指示至少两个位的相应状态的第一位信息的信令；在所述ASIC处，将第二位信息与所述第一位信息进行比较，以确定所述第一位信息的至少一个位的状态是否不同于所述第二位信息的对应位的状态，所述第二位信息包含所述至少两个位的相应预期状态；及基于所述比较将包含失败的指示的一或多个信号输出到所述ASIC的计数器。

附图说明

图1说明根据如本文公开的实例的支持失败比较程序的系统的实例。

图2说明根据如本文公开的实例的支持失败比较程序的眼图的实例。

图3A及3B说明根据如本文公开的实例的支持失败比较程序的实例电路。

图4展示根据本文公开的实例的支持失败比较程序的系统的框图。

图5展示说明根据如本文公开的实例的支持失败比较程序的一或若干方法的流程图。

具体实施方式

主机装置可与和主机装置耦合的存储器装置传达数据。举例来说，除其它操作外，主机装置可向存储器装置的存储器单元写入数据或从存储器单元读取数据。在一些实例中，信号(例如，读取信号、写入信号)可为经调制以表示多于一个数据位的多电平信号。为读取多电平信号，主机装置可使用一组比较器以将信号与各种参考电压进行比较，并确定对应于信号的位的状态(例如，‘00’、‘01’、‘10’、‘11’)。在一些情况下，主机装置可将从存储器装置读取的数据与对应于从存储器装置读取的数据的预期数据进行比较，以确定数据是否被正确读取(例如，在操作的测试阶段期间)。在一些情况下，主机装置可将从存储器装置读取的数据及预期数据输入到一或多个“异或”(XOR)门中，以确定数据是否被正确读取。如果从存储器装置读取的位的至少一个状态不同于预期数据的对应位的状态，那么主机装置可确定所述组比较器的至少一个比较器失败。然而，当使用XOR门时，主机装置可能不知道哪个(些)比较器失败。为确定哪个比较器失败并调整由比较器使用的对应参考电压，主机装置可一次使用一个比较器执行测试。但一次使用一个比较器可增加与测试比较器相关联的延时。另外，一次使用一个比较器可增加测试的复杂性，因为使用一个比较器读取的数据可不同于对应预期数据。因此，可产生不同组预期数据以测试每一比较器。

描述用于使用一或多个查找表验证从存储器装置读取的数据的技术、系统及装置。使用一或多个查找表验证从存储器装置读取的数据可降低与特性化或调整用于接收从存储器装置读取的数据的所述组比较器的性能相关联的延时及复杂性(例如，确定或调整由所述组比较器使用的参考电压，确定或调整输入到所述组比较器的信号的采样时间，或与所述组比较器的性能相关联的其它参数)。举例来说，主机装置可从一组比较器(例如，包含在包含在主机装置中或与主机装置耦合的专用集成电路(ASIC)中的比较器)接收包含对应于从存储器装置读取的数据的位信息的信令。位信息可包含至少两个数据位的相应状态。主机装置可(例如，在ASIC处)使用查找表将位信息与对应于位信息的预期位信息进行比较，其中预期位信息包含至少两个位的相应预期状态。使用查找表，主机装置可确定位信息的至少一个位的状态是否不同于预期位信息的对应位的状态。基于所述比较，主机装置可将包含失败的指示的一或多个信号输出到ASIC的计数器。

主机装置可对查找表进行编程以忽略一些位失败并对其它位失败进行计数。举例来说，主机装置可对查找表进行编程，使得所计数的位失败特性化特定比较器的性能。额外地，或替代地，主机装置可使用多个查找表将位信息与预期位信息进行比较，所述多个查找表各自经编程以忽略不同位失败并特性化对应比较器的性能。以此方式，主机装置可同时特性化所述组比较器中的每一比较器的性能，借此降低延时。另外，主机装置可降低测试复杂性，因为使用所述组比较器(例如，而不是一个比较器)读取数据，且因此可使用同一组预期位信息来特性化每一比较器。

本公开的特征最初在参考图1描述的系统及裸片的上下文中描述。在如参考图2到3B描述的眼图及电路的上下文中描述本公开的特征。本公开的这些及其它特征通过如参考图4及5描述的与失败比较程序相关的设备图及流程图进一步说明及描述。

图1说明根据如本文公开的实例的支持失败比较程序的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置110，但可在单个存储器装置(例如，存储器装置110)的上下文中描述一或多个存储器装置110的方面。

系统100可包含电子装置的部分，所述电子装置例如计算装置、移动计算装置、无线装置、图形处理装置、交通工具或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器等的方面。存储器装置110可为系统的组件，其可操作以存储用于系统100的一或多个其它组件的数据。

系统100的至少部分可为主机装置105的实例。主机装置105可为装置内的使用存储器来执行过程的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器、芯片上系统(SoC)或一些其它固定或便携式电子装置等其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。

存储器装置110可为可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可经配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：用以调制信号的调制方案，用于传达信号的各种引脚配置，用于主机装置105及存储器装置110的物理封装的各种形状因子，主机装置105与存储器装置110之间的时钟信令及同步，时序约定或其它因素。

存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应于并执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置105的组件可使用总线135彼此耦合。

处理器125可操作以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为处理器125的一部分。

BIOS组件130可为包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)，以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。

装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，并且可操作以接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文所述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110将存储主机装置105的数据的写入命令，或指示存储器装置110将存储在存储器裸片160中的数据提供到主机装置105的读取命令。

本地存储器控制器165(例如，在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或发射数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155及本地存储器控制器165，或外部存储器控制器120可执行本文所描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155，与其它本地存储器控制器165，或直接与外部存储器控制器120，或处理器125或其组合进行通信。可包含在装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号的接收器(例如，从外部存储器控制器120接收)、用于发射信号的发射器(例如，发射到外部存储器控制器120)、用于解码或解调制接收信号的解码器、用于编码或调制待被发射的信号的编码器，或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。

外部存储器控制器120可操作以使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间进行信息、数据或命令中的一或多者的通信。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件，或本文所描述的其功能可通过处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描述为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文所描述的其功能可通过存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)来实施，反之亦然。在一些实例中，外部存储器控制器120可包含ASIC或与ASIC耦合。ASIC可包含用于确定对应于从存储器装置110读取的数据的位信息的一组比较器。

主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间携载信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。信号路径可为可操作以携载信号的导电路径的实例。举例来说，通道115可包含第一端子，其包含在主机装置105处的一或多个引脚或垫以及在存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，并且引脚可操作以充当通道的部分。

通道115(及相关联信号路径及端子)可专用于传达一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或其组合。在一些实例中，可使用单数据速率(SDR)信令或双数据速率(DDR)信令通过通道115来传达信令。在SDR信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)寄存信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对每一时钟循环(例如，在时钟信号的上升沿及下降边缘两者)寄存信号的两个调制符号(例如，信号电平)。

通过通道115传达的信号可使用一或多种不同调制方案来调制。在一些实例中，二进制符号(或二进制电平)调制方案可用于调制在主机装置105与存储器装置110之间传达的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于2。二进制符号调制方案的每一符号可操作以表示一个数字数据位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)不归零制(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉冲幅度调制(PAM)(例如PAM2)及/或其它。

在一些实例中，多符号(或多电平)调制方案可用于调制在主机装置105与存储器装置110之间传达的信号。多符号调制方案可为M进制调制方案的实例，其中M大于或等于3。多符号调制方案的每一符号可操作以表示多于一个数字数据位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含(但不限于)PAM3、PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)及/或其它。多符号信号(例如，PAM3信号或PAM4信号)可为使用包含至少三个电平的调制方案调制以对多于一个信息位进行编码的信号。多符号调制方案及符号可替代地称为非二进制、多位或高阶调制方案及符号。

在一些情况下，主机装置105可将从存储器装置110读取的数据与对应于所述数据的预期数据进行比较以验证所述数据(例如，在操作的测试阶段期间)。在一些情况下，主机装置105可使用一或多个XOR门来确定数据是否被正确读取。通过验证数据，主机装置105可特性化及调整包含在与外部存储器控制器120相关联ASIC中的所述组比较器的性能(例如，确定或调整由所述组比较器使用的参考电压，确定或调整输入到所述组比较器中的信号的采样时间，或与所述组比较器的性能相关联的其它参数)。然而，使用XOR门可增加与特性化所述组比较器的性能相关联的延时及复杂性，因为主机装置105可一次一个地特性化每一比较器的性能，并且可使用不同组预期数据来特性化每一比较器的性能。

为降低与特性化所述组比较器的性能相关联的延时及复杂性，主机装置105可使用一或多个查找表来验证从存储器装置110读取的数据。举例来说，主机装置105可从包含在ASIC中的所述组比较器接收包含对应于从存储器装置110读取的数据的位信息的信令。位信息可包含至少两个数据位的相应状态。主机装置105可(例如，在ASIC处)使用查找表将位信息与对应于位信息的预期位信息进行比较，其中预期位信息包含至少两个位的相应预期状态。使用查找表，主机装置105可确定位信息的至少一个位的状态是否不同于预期位信息的对应位的状态。基于所述比较，主机装置105将包含失败的指示的一或多个信号输出到ASIC的计数器。

主机装置105可对查找表进行编程以忽略一些位失败并对其它位失败进行计数。举例来说，主机装置105可对查找表进行编程，使得所计数位失败特性化特定比较器的性能。额外地，或替代地，主机装置105可使用多个查找表将位信息与预期位信息进行比较，所述多个查找表各自经编程以忽略不同位失败并特性化对应比较器的性能。以此方式，主机装置105可同时特性化所述组比较器中的每一比较器的性能，借此降低延时。另外，主机装置105可降低与特性化所述组比较器相关联的复杂性，因为使用所述组比较器(例如，而不是使用一个比较器)读取数据，且因此可使用同一组预期位信息来特性化每一比较器。

图2说明根据如本文公开的实例的支持失败比较程序的眼图200的实例。眼图200可用于指示从存储器装置(例如，存储器装置110)读取数据时的信号质量，并可表示信号的四个符号(例如，‘00’、‘01’、‘10’或‘11’)。在一些实例中，四个符号中的每一者可由不同电压幅值(例如，幅值205-a、205-b、205-c、205-d)表示。在一些实例中，眼图200可表示PAM4信号，其可用于在主机装置与存储器装置(例如，如参考图1描述的主机装置105及存储器装置110)之间传达数据。眼图200可提供信号的健康及完整性的视觉指示。

为产生眼图200，在一些实例中，示波器或其它计算装置可根据采样周期210(例如，单位间隔或位周期)对数字信号进行采样。采样周期210可由与经测量信号的传输相关联的时钟来定义(例如，采样周期210可横跨时钟的一个循环或周期)。在一些实例中，示波器或其它计算装置可在采样周期210期间测量信号的电压电平以形成迹线215。噪声及其它因素可导致从信号测量的迹线215偏离一组理想阶跃函数。通过叠加多个迹线215，可确定关于经测量信号的各种特性。举例来说，眼图200可用于识别通信信号的一定数量的特性，例如抖动、串扰、电磁干扰(EMI)、信号损耗、信噪比(SNR)、其它特性或其组合。闭眼可指示有噪声及/或不可预测的信号或其它问题。

在一些实例中，眼图200可指示宽度220。眼图200中眼的宽度220可用于指示经测量信号的时序同步或经测量信号的抖动效应。在一些实例中，将宽度220与采样周期210进行比较可提供经测量信号的SNR的测量。基于经测量信号的特性，眼图中的每一眼可具有唯一宽度。各种编码及解码技术可用于修改经测量信号的宽度220。

在一些实例中，眼图200可指示眼开口225，其可表示各种幅值205之间的峰到峰电压差。眼开口225可与用于区分经测量信号的不同幅值205的电压裕度相关。裕度越小，可能越难区分相邻幅值205，并且由于噪声而可能引入的误差越大。在一些情况下，信号的接收器(例如，如参考下文的图3A描述的接收器305-a)可将信号与定位在各种幅值205之间的一或多个阈值电压进行比较。在其它情况下，眼开口225越大，噪声将导致错误地满足一或多个电压阈值的可能性越小。眼开口225可用于指示经测量信号中的加性噪声的量，并可用于确定经测量信号的SNR。各种编码及解码技术可用于修改经测量信号的眼开口225。

可根据各种方案对信号进行编码，使得每一幅值205可与存储器单元的逻辑状态(例如，‘00’、‘01’、“10”、‘11’)相关联。举例来说，可根据格雷译码方案、线性编码方案或另一编码方案对信号进行编码。可定义格雷译码方案，使得与连续幅值205相关联的逻辑状态在一个位中不同。举例来说，根据格雷译码方案，幅值205-a可与逻辑状态‘10’相关联，幅值205-b可与逻辑状态‘11’相关联，幅值205-c可与逻辑状态‘01’相关联，且幅值205-d可与逻辑状态‘00’相关联。可定义线性编码方案，使得与连续幅值205相关联的逻辑状态可在数值上增加。举例来说，根据线性编码方案，幅值205-d可与逻辑状态‘00’相关联，幅值205-c可与逻辑状态‘01’相关联，幅值205-b可与逻辑状态‘10’相关联，且幅值205-a可与逻辑状态‘11’相关联。

为在解码信号时区分不同的幅值205，相应参考电压230可位于与迹线215相关联的不同理想幅值205之间。举例来说，参考电压230-a可与幅值205-a及幅值205-b等距，参考电压230-b可与幅值205-b及幅值205-c等距，且参考电压230c可与幅值205-c及幅值205-d等距。因此，参考电压230-a、230-b及230-c可表示对应于相应数据眼的中心的理想、默认或操作参考电压的实例。在一些实例中，非理想参考电压可用于区分不同幅值205。

当解码用户数据(例如，用于存储在存储器阵列中的数据)或命令时，可在采样时间235将由迹线215表示的信号与参考电压230进行比较。举例来说，采样器(例如，主机装置105或存储器装置110的采样器)可在采样时间235对信号进行采样。举例来说，采样时间235-b可发生在采样周期210的中间附近，其可对应于数据眼的时间中心。可将在采样时间235处采样的信号的电压与参考电压230进行比较，以确定对应幅值205且确定因此由信号传送的逻辑状态。时间及电压域内的参考点可表示参考电压230与采样时间235的组合。举例来说，对应于参考电压230-a及采样时间235-b的参考点可表示对应于与参考电压230-a相关联的数据眼的中心且因此对应于在采样时间235-b处的参考电压230-a的理想、默认或操作参考点。

参考点越靠近数据眼的边缘，在解码由数据眼表示的信号时发生错误的可能性越大。在操作中，举例来说，由于交叉耦合、噪声、不稳定电压等，用于在通道上发信号的数据眼可变化。举例来说，如果用于传送与幅值205-a相关联的逻辑状态的信号在采样时间235发生时低于由采样器(例如，主机装置的采样器)使用的参考电压230-a，那么可检测到错误(例如，不正确值)。因此，接收器可确定与幅值205-b相关联的逻辑状态被发信号，即使与幅值205-a相关联的逻辑状态是期望的。

主机装置可对对应于从存储器装置读取的数据的信号进行采样，以确定由所述信号传送的逻辑状态。主机装置可将所确定的逻辑状态与针对所述数据的预期逻辑状态进行比较，以验证数据是否被正确读取。主机装置可使用一或多个查找表将所确定的逻辑状态与预期逻辑状态进行比较。如果主机装置确定所确定的逻辑状态与预期逻辑状态不匹配，那么主机装置可调整用于确定由信号传送的逻辑状态的参考电压230或采样时间235或两者。

图3A说明根据如本文公开的实例的支持失败比较程序的电路300的实例。电路300可包含接收器305-a及控制器325-a，其可包含在与参考图1描述的主机装置105或外部存储器控制器120耦合或包含在其中的ASIC中。接收器305-a可经配置以接收及/或解码多电平信号。举例来说，接收器305-a可使用一或多个通道(例如，参考图1描述的通道115)接收信号。接收器305-a可经配置以基于所接收信号输出两个或更个数据位。接收器305-a可包含一组比较器310及解码器320。

所述组比较器310可经配置以将所接收信号与一组参考电压315进行比较。比较器310的数量可与可在所接收信号中表示的符号(例如，幅值电平)的数量相关。举例来说，如果所接收信号是经配置以具有四个符号的多电平信号(例如，PAM4信号)，那么接收器305-a可包含三个比较器310-a、310-b、310-c及提供三个参考电压315-a、315-b、315-c的电压源。

每一比较器310可基于所接收信号是大于还是小于参考电压315来输出信号。换句话说，比较器310可确定所接收信号是否满足由比较器310定义的电压阈值及其相关联参考电压315。举例来说，如果所接收信号大于相关联参考信号315，那么比较器310可输出高电压，且如果所接收信号小于相关联参考信号315，那么比较器310可输出低电压(或反之亦然)。解码器320可接收比较器310的输出。可选择参考电压315以区分所接收信号的预期幅值电平。举例来说，参考电压315可被选择为在眼图中的两个幅值电平之间的眼的眼开口内(例如，幅值205-a与205-b之间的眼开口225，如参考图2描述)。

解码器320可经配置以基于比较器310的输出来确定由所接收信号表示的逻辑状态。比较器310的输出的组合可用于确定所接收信号的幅值，其可对应于逻辑状态。另外，解码器320可经配置以基于与信号相关联的编码方案来确定由所接收信号表示的逻辑状态。举例来说，如果所接收信号是根据格雷译码方案编码的PAM4信号，那么解码器320可基于比较器310-b的输出确定逻辑状态的最高有效位的状态。在此实例中，解码器320可通过将比较器310-a的输出及比较器310-c的输出输入到XOR门来确定逻辑状态的最低有效位的状态。在一些情况下，解码器320可为将比较器310的输出索引到所接收信号的逻辑状态的查找表的实例。

在格雷译码方案的实例中，如果所接收信号小于所有参考电压315，那么解码器320可确定逻辑状态‘00’由所接收信号表示。如果所接收信号大于一个参考电压315但小于参考电压315中的两者，那么解码器320可确定逻辑状态‘01’由所接收信号表示。如果所接收信号大于参考电压315中的两者但小于参考电压315中的一者，那么解码器320可确定逻辑状态‘11’由所接收信号表示。如果所接收信号大于所有参考电压315，那么解码器320可确定逻辑状态‘10’由所接收信号表示。应了解，可基于设计选择修改逻辑状态到幅值的映射。

解码器320可经配置以(例如，经由一或多个导电线330)向控制器325-a输出对应于所接收信号的逻辑状态的位信息。举例来说，位信息可指示逻辑状态的位的相应状态。在一些实例中，为输出位信息，解码器320可在导电线330-a上输出第一信号，且在导电线330-b上输出第二信号，其中在一些实例中，第一信号可对应于逻辑状态的位的最高有效位的状态，并且在一些实例中，第二信号可对应于逻辑状态的位的最低有效位的状态。额外地或替代地，解码器320可在导电线330-a上输出指示逻辑状态的位的相应状态的信号(例如，例如使用指示一或多个逻辑状态的位的至少两个相应状态的信号)。在一些情况下，用于输出位信息的导电线330的数量可基于用于对所接收信号进行采样的采样器的数量。举例来说，导电线的数量可为采样器数量的某个倍数(例如，导电线的数量可为采样器的数量的两倍)。

控制器325-a可将位信息与对应于位信息的预期位信息进行比较，以便验证比较器310的输出。预期位信息可包含逻辑状态的位的相应预期状态。如果位信息的至少一个状态不同于预期位信息的对应位的状态，那么控制器325-a可确定比较器310输出中的至少一者不正确。在一些情况下，控制器325-a可使用一或多个XOR门来将位信息与预期位信息进行比较。然而，如果控制器325-a使用一或多个XOR门，那么控制器325-a可能不知道比较器310的哪个输出不正确。为确定比较器310的性能(例如，使用相关联参考电压315及采样时间确定哪个比较器310失败)并调整由比较器310使用的对应参考电压315，控制器325-a可一次使用一个比较器310执行测试。但一次使用一个比较器310可增加与确定比较器310的性能相关联的延时。另外，一次使用一个比较器310可能增加测试的复杂性，因为使用一个比较器310读取的数据可不同于对应预期数据。因此，可产生不同组预期位信息来测试每一比较器310。

为降低与确定比较器310的性能相关联的延时及复杂性，控制器325-a可使用一或多个查找表将位信息与预期位信息进行比较。举例来说，控制器325-a可对查找表进行编程以忽略一些位失败并对其它位失败进行计数。控制器325-a可对查找表进行编程，使得所计数位失败特性化特定比较器310的性能(例如，可产生对应于比较器310的数据眼)。

图3B说明根据如本文公开的实例的支持失败比较程序的电路335的实例。电路335可包含接收器305-b及控制器325-b，其可为如参考图3A描述的接收器305-a及控制器325-a的相应实例。接收器305-b及控制器325-b可包含与如参考图1描述的主机装置105或外部存储器控制器120耦合或包含其中的ASIC中。

接收器305-b可经配置以基于所接收信号向控制器325-b输出位信息。举例来说，接收器305-b可向控制器325-b输出指示针对至少两个位的相应状态的位序列(例如，在一或多个导电线上)。出于说明性目的，图3B描绘包含最高有效位365及最低有效位370的位信息，然而，下文公开的原理也可适合及应用于位信息以指示任何数量的位的相应状态。

控制器325-b可经配置以接收及验证位信息。举例来说，控制器325-b可使用一或多个查找表340以将位信息与包含位信息的至少两个位的相应预期状态(例如，最高有效位365的预期状态375及最低有效位370的预期状态380)的预期位信息360进行比较。举例来说，为将位信息与预期位信息360进行比较，控制器325-b可用与位信息及预期位信息360相关联的一组值填充查找表340-a。控制器325-b可将位信息及预期位信息360写入查找表340-a，并且可根据所述组填充值将位信息与预期位信息360进行比较。举例来说，控制器325-b可对查找表340-a进行编程，使得控制器325-b可忽略一或多个位失败，并对一或多个其它位失败进行计数。在一些实例中，位失败可包含预期状态375不同于最高有效位365的状态，预期状态380不同于最低有效位370的状态，最高有效位365及最低有效位370的状态的各种组合与预期状态375、380之间的不匹配，或位信息的位的状态与预期位信息的位的相应状态之间的某种其它差异。

控制器325-b可对查找表340-a进行编程以特性化接收器305-b的特定比较器的性能。举例来说，特定位失败可指示接收器305-b的特定比较器的失败。控制器325-b可对查找表340-a进行编程以对指示所选比较器的失败的位失败进行计数，并忽略指示其它比较器的失败的位失败。以此方式，所计数失败可用于产生对应于所选比较器的性能的数据眼(例如，参考图2描述的数据眼)。

在将位信息与预期位信息360进行比较之后，控制器325-b可向一或多个计数器355输出指示位的失败读取或成功读取的一或多个信号。举例来说，基于所述比较，控制器325-b可将针对每一所比较位的失败指示符345或成功指示符350输出到对应计数器355。举例来说，对于位信息的每一位，控制器可基于使用查找表340-a的比较将失败指示符345-a或成功指示符350-a输出到计数器355-a。在一些实例中，基于对查找表340-a进行编程，如果查找表340-a经编程以忽略特定位失败，那么控制器可输出成功指示符350-a而不是失败指示符345-a。此处，计数器355-a可基于接收成功指示符350-a来递增对应于成功读取位的计数。

响应于位失败，接收器305-b可调整由与位失败相关联的比较器使用的参考电压或采样时间。通过跟踪所使用的参考电压及采样时间以及对应于参考电压及采样时间的位失败或成功，控制器325-b可产生数据眼来特性化比较器的性能。

控制器325-b可使用多于一个查找表340来将位信息与预期位信息360进行比较。举例来说，控制器325-b可将位信息及预期位信息360写入查找表340-a、查找表340-b及查找表340-c，并且可使用查找表340-a、查找表340-b及查找表340-c将位信息与预期位信息360进行比较。基于每一查找表340处的比较，控制器可将一或多个失败指示符345-a、345-b及345-c或一或多个成功指示符350-a、350-b及350-c输出到对应计数器355-a、355-b及355-c。在一些实例中，控制器325-b可同时将位信息及预期位信息360写入查找表340中的每一者，并同时使用查找表340中的每一者将位信息与预期位信息360进行比较。

控制器325-b可独立地对每一查找表340进行编程以忽略不同位失败。举例来说，控制器325-b可对查找表340-a进行编程以忽略第一组位失败，对查找表340-b进行编程以忽略第二组位失败，且对查找表340-c进行编程以忽略第三组位失败。因此，查找表340可各自将相同位信息与相同预期位信息360进行比较，但可基于每一查找表340的编程方式输出不同失败指示符345及成功指示符350。因此，可对每一查找表340进行编程以特性化不同比较器的性能。以此方式，电路335可用于通过特性化所述组比较器中的多于一个比较器的性能并使用同一组预期位信息360来特性化所述组比较器的性能来降低与特性化一组比较器的性能相关联的延时及复杂性。

虽然在本文描述的实例中位信息包含两个位，但位信息可包含由多电平信号传送的任何数量的位。举例来说，由所接收信号表示的逻辑状态可包含三个或更多个位的状态。此处，接收器305-b可输出对应于三个或更多个位的位信息，并且控制器325-b可使用任何数量的查找表340及计数器355来特性化接收器305-b的一组对应比较器的性能。

图4展示根据本文公开的实例的支持失败比较程序的系统420的框图400。系统420可为如参考图1到3描述的系统的方面的实例。系统420或其各种组件可为用于执行如本文描述的失败比较程序的各个方面的构件的实例。举例来说，系统420可包含通信组件425、比较组件430、失败指示符435、查找表管理器440、数据采样器445、成功指示符450或其任一组合。这些组件中的每一者可彼此直接或间接地通信(例如，经由一或多个总线)。

通信组件425可经配置为或以其它方式支持用于从ASIC的一组比较器接收包含指示至少两个位的相应状态的第一位信息的信令的构件。比较组件430可经配置为或以其它方式支持用于在ASIC处将第一位信息与第二位信息进行比较以确定第一位信息的至少一个位的状态是否不同于第二位信息的对应位的状态的构件，第二位信息包含至少两个位的相应预期状态。失败指示符435可经配置为或以其它方式支持用于至少部分基于将第一位信息与第二位信息进行比较来将包含失败的指示的一或多个信号输出到ASIC的计数器的构件。

在一些实例中，查找表管理器440可经配置为或以其它方式支持用于用与第一位信息及第二位信息相关联的一组值填充查找表的构件，其中将第一位信息与第二位信息进行比较是至少部分基于填充查找表。

在一些实例中，查找表管理器440可经配置为或以其它方式支持用于对所查找表进行编程以忽略第一位信息的第一位的失败的构件，其中第一位信息的第一位的失败包含第一位信息的第一位的状态不同于第二位信息的第一对应位的状态。

在一些实例中，成功指示符450可经配置为或以其它方式支持用于至少部分基于对查找表进行编程以忽略第一位信息的第一位的失败而将包含第一位信息的第一位的成功读取的指示的一或多个信号输出到计数器的构件。

在一些实例中，通信组件425可经配置为或以其它方式支持用于将第一位信息及第二位信息写入查找表的构件，其中使用查找表将第二位信息与第一位信息进行比较是至少部分基于将第一位信息及第二位信息写入查找表。

在一些实例中，查找表管理器440可经配置为或以其它方式支持构件用于用与第一位信息及第二位信息相关联的相应组值填充一组查找表的构件，其中将第一位信息与第二位信息进行比较是至少部分基于填充所述组查找表。

在一些实例中，查找表管理器440可经配置为或以其它方式支持构件用于对所述组的第一查找表进行编程以忽略第一位信息的第一位的第一失败的构件，其中第一位信息的第一位的第一失败包含第一位信息的第一位的第一状态不同于第二位信息的第一对应位的第一状态。在一些实例中，查找表管理器440可经配置为或以其它方式支持用于对所述组的第二查找表进行编程以忽略第一位信息的第二位的第二失败的构件，其中第一位信息的第二位的第二失败包含第一位信息的第二位的第二状态不同于第二位信息的第二对应位的第二状态。

在一些实例中，成功指示符450可经配置为或以其它方式支持构件用于至少部分基于对第一查找表进行编程以忽略第一位信息的第一位的第一失败而将包含第一位信息的第一位的第一成功读取的指示的一或多个信号输出到计数器的构件。在一些实例中，成功指示符450可经配置为或以其它方式支持用于至少部分基于对第二查找表进行编程以忽略第一位信息的第二位的第二失败而将包含第一位信息的第二位的第二成功读取的指示的一或多个信号输出到计数器的构件。

在一些实例中，通信组件425可经配置为或以其它方式支持构件用于将第一位信息及第二位信息写入所述组的每一查找表的构件，其中使用所述组将第二位信息与第一位信息进行比较是至少部分基于将第一位信息及第二位信息写入所述组的每一查找表。

在一些实例中，数据采样器445可经配置为或以其它方式支持用于至少部分基于一或多个参考点来对数据进行采样的构件，其中接收第一位信息是至少部分基于对数据进行采样。

在一些实例中，数据采样器445可经配置为或以其它方式支持用于至少部分基于将失败的一或多个指示输出到计数器来调整一或多个参考点的构件，其中一或多个参考点包含时间参考点或电压参考点或其组合。

在一些实例中，失败的一或多个指示包含第一位信息的至少一个位的失败读取操作的一或多个指示。

在一些实例中，第一位信息包含从所述组比较器接收的位序列的最高有效位的第一状态及位序列的最低有效位的第二状态。在一些实例中，第二位信息包含位序列的最高有效位的预期状态及位序列的最低有效位的预期状态。

图5展示说明根据如本文公开的实例的支持失败比较程序的方法500的流程图。方法500的操作可由如本文描述的系统或其组件实施。举例来说，方法500的操作可由如参考图1到4描述的系统执行。在一些实例中，系统可执行一组指令来控制装置的功能元件执行所描述功能。额外地或替代地，系统可使用专用硬件执行所描述功能的方面。

在505处，所述方法可包含从ASIC的一组比较器接收包含指示至少两个位的相应状态的第一位信息的信令。操作505可根据如参考图3A及3B描述的实例来执行。在一些实例中，操作505的方面可由如参考图4描述的通信组件425执行。

在510处，所述方法可包含在ASIC处将第一位信息与第二位信息进行比较，以确定第一位信息的至少一个位的状态是否不同于第二位信息的对应位的状态，第二位信息包含至少两个位的相应预期状态。操作510可根据如参考图3B描述的实例来执行。在一些实例中，操作510的方面可由如参照图4描述的比较组件430执行。

在515处，所述方法可包含至少部分地基于将第一位信息与第二位信息进行比较，将包含失败的指示的一或多个信号输出到ASIC的计数器。操作515可根据如参考图3B描述的实例来执行。在一些实例中，操作515的方面可由如参考图4描述的失败指示符435执行。

在一些实例中，如本文描述的设备可执行一或多种方法，例如方法500。所述设备可包含用于以下操作的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：从ASIC的一组比较器接收包含指示至少两个位的相应状态的第一位信息的信令；在所述ASIC处，将所述第一位信息与第二位信息进行比较，以确定所述第一位信息的至少一个位的状态是否不同于所述第二位信息的对应位的状态，所述第二位信息包含所述至少两个位的相应预期状态；以及至少部分基于将所述第一位信息与所述第二位信息进行比较，向所述ASIC的计数器输出包含失败的一或多个指示的一或多个信号。

本文描述的方法500及设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令，其用于用与所述第一位信息及所述第二位信息相关联的一组值填充查找表，其中将所述第一位信息与所述第二位信息进行比较可为至少部分基于填充所述查找表。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：对所述查找表进行编程以忽略所述第一位信息的第一位的失败，其中所述第一位信息的所述第一位的所述失败包含所述第一位信息的所述第一位的状态不同于所述第二位信息的第一对应位的状态。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于对所述查找表进行编程以忽略所述第一位信息的所述第一位的所述失败而将包含所述第一位信息的所述第一位的成功读取的指示的一或多个信号输出到所述计数器。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：将所述第一位信息及所述第二位信息写入所述查找表，其中使用所述查找表将所述第二位信息与所述第一位信息进行比较可为至少部分基于将所述第一位信息及所述第二位信息写入所述查找表。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：用与所述第一位信息及所述第二位信息相关联的相应组值填充一组查找表，其中将所述第一位信息与所述第二位信息进行比较可为至少部分基于填充所述组查找表。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：对所述组的第一查找表进行编程以忽略所述第一位信息的第一位的第一失败，其中所述第一位信息的所述第一位的所述第一失败包含所述第一位信息的所述第一位的第一状态不同于所述第二位信息的第一对应位的第一状态；以及对所述组的第二查找表进行编程以忽略所述第一位信息的第二位的第二失败，其中所述第一位信息的所述第二位的所述第二失败包含所述第一位信息的所述第二位的第二状态不同于所述第二位信息的第二对应位的第二状态。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于对所述第一查找表进行编程以忽略所述第一位信息的所述第一位的所述第一失败而将包含所述第一位信息的所述第一位的第一成功读取的指示的一或多个信号输出到所述计数器；以及至少部分基于对所述第二查找表进行编程以忽略所述第一位信息的所述第二位的所述第二失败而将包含所述第一位信息的所述第二位的第二成功读取的指示的一或多个信号输出到所述计数器。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：将所述第一位信息及所述第二位信息写入所述组的每一查找表，其中使用所述组将所述第二位信息与所述第一位信息进行比较可为至少部分基于将所述第一位信息及所述第二位信息写入所述组的每一查找表。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于一或多个参考点对数据进行采样，其中接收所述第一位信息可为至少部分基于对所述数据进行采样。

本文描述的方法500及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令：至少部分基于将所述失败的所述一或多个指示输出到所述计数器来调整所述一或多个参考点，其中所述一或多个参考点包含时间参考点或电压参考点或其组合。

在本文描述的方法500及设备的一些实例中，所述失败的所述一或多个指示包含所述第一位信息的至少一个位的失败读取操作的一或多个指示。

在本文描述的方法500及设备的一些实例中，所述第一位信息包含从所述组比较器接收的位序列的最高有效位的第一状态及所述位序列的最低有效位的第二状态，且所述第二位信息包含所述位序列的所述最高有效位的预期状态及所述位序列的所述最低有效位的预期状态。

应注意，本文描述的方法描述可能的实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。

描述另一种设备。所述设备可包含ASIC，其包含：一组比较器；及控制器，其与所述组比较器耦合且可操作以致使所述设备：从所述组比较器接收包含指示至少两个位的相应状态的第一位信息的信令；在所述ASIC处，将第二位信息与所述第一位信息进行比较，以确定所述第一位信息的至少一个位的状态是否不同于所述第二位信息的对应位的状态，所述第二位信息包含所述至少两个位的相应预期状态；及至少部分基于所述比较将包含失败的指示的一或多个信号输出到所述ASIC的计数器。

在一些实例中，所述设备可包含用与所述第一位信息及所述第二位信息相关联的一组值填充查找表，其中将所述第一位信息与所述第二位信息进行比较可为至少部分基于填充所述查找表。

在一些实例中，所述设备可包含对所述查找表进行编程以忽略所述第一位信息的第一位的失败，其中所述第一位信息的所述第一位的所述失败包含所述第一位信息的所述第一位的状态不同于所述第二位信息的第一对应位的状态。

在所述设备的一些实例中，所述控制器可进一步可操作以致使所述设备至少部分基于对所述查找表进行编程以忽略所述第一位信息的所述第一位的所述失败而将包含所述第一位信息的所述第一位的成功读取的指示的一或多个信号输出到所述计数器。

在一些实例中，所述设备可包含将所述第一位信息及所述第二位信息写入所述查找表，其中使用所述查找表将所述第二位信息与所述第一位信息进行比较可为至少部分基于将所述第一位信息及所述第二位信息写入所述查找表。

在一些实例中，所述设备可包含用与所述第一位信息及所述第二位信息相关联的相应组值填充一组查找表，其中将所述第一位信息与所述第二位信息进行比较可为至少部分基于填充所述组查找表。

在一些实例中，所述设备可包含对所述组的第一查找表进行编程以忽略所述第一位信息的第一位的第一失败，其中所述第一位信息的所述第一位的所述第一失败包含所述第一位信息的所述第一位的第一状态不同于所述第二位信息的第一对应位的第一状态，及对所述组的第二查找表进行编程以忽略所述第一位信息的第二位的第二失败，其中所述第一位信息的所述第二位的所述第二失败包含所述第一位信息的所述第二位的第二状态不同于所述第二位信息的第二对应位的第二状态。

在所述设备的一些实例中，所述控制器可进一步可操作以致使所述设备至少部分基于对所述第一查找表进行编程以忽略所述第一位信息的所述第一位的所述第一失败而将包含所述第一位信息的所述第一位的第一成功读取的指示的一或多个信号输出到所述计数器，及至少部分基于对所述第二查找表进行编程以忽略所述第一位信息的所述第二位的所述第二失败而将包含所述第一位信息的所述第二位的第二成功读取的指示的一或多个信号输出到所述计数器。

在一些实例中，所述设备可包含将所述第一位信息及所述第二位信息写入所述组的每一查找表，其中使用所述组将所述第二位信息与所述第一位信息进行比较可为至少部分基于将所述第一位信息及所述第二位信息写入所述组的每一查找表。

在所述设备的一些实例中，所述控制器可进一步可操作以致使所述设备至少部分基于一或多个参考点对数据进行采样，其中接收所述第一位信息可至少部分基于对所述数据进行采样。

在所述设备的一些实例中，所述控制器可进一步可操作以致使所述设备至少部分基于将所述失败的所述一或多个指示输出到所述计数器来调整所述一或多个参考点，其中所述一或多个参考点包含时间参考点或电压参考点或其组合。

在所述设备的一些实例中，所述失败的所述一或多个指示包含所述第一位信息的至少一个位的失败读取操作的一或多个指示。

在所述设备的一些实例中，所述第一位信息包含从所述组比较器接收的位序列的最高有效位的第一状态及所述位序列的最低有效位的第二状态，且所述第二位信息包含所述位序列的所述最高有效位的预期状态及所述位序列的所述最低有效位的预期状态。

本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。

术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么可认为组件彼此电子通信(或彼此导电接触、连接或耦合)。在任何给定时间，基于包含经连接组件的装置的操作，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，经连接组件之间的信号流动可例如使用一或多个中间组件(例如开关或晶体管)来中断一段时间。

术语“耦合”指代从组件之间的开路关系(其中信号当前不能够通过导电路径来传送于组件之间)转变为组件之间的闭路关系(其中信号能够通过导电路径在组件之间传送)的条件。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不允许信号流动的导电路径来在其它组件之间流动的改变。

术语“隔离”指代其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么其彼此隔离。举例来说，当定位于两个组件之间的开关打开时，由开关分离的组件彼此隔离。当控制器隔离两个组件时，控制器引起阻止信号使用先前允许信号流动的导电路径来在组件之间流动的改变。

本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段而执行。

本文中论述的开关组件或晶体管可表示场效应晶体管(FET)且包括三端子装置，其包含源极、漏极及栅极。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，退化)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可为“关断”或“撤销激活”。

结合附图在本文中阐述的描述对实例配置进行描述且不表示可实施或权利要求书的范围内的全部实例。本文中使用的术语“示范性”意味着“充当实例、例子或图解”且非“优选”或“比其它实例有利”。然而，这些技术可在没有这些具体细节的情况下实践。然而，可在不具有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知结构及装置以免模糊所描述的实例的概念。

在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后加上在类似组件当中区分的破折号及第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者而不考虑第二参考标记。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任一者的组合来实施本文中描述的功能。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。

举例来说，可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的公开内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。

如本文中使用，包含权利要求书中，如在项目列表(例如，前面标有例如“中的至少一者”或“中的一或多者”的短语的项目列表)中使用的“或”指示包含列表使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应理解为对一组封闭条件的引用。举例来说，描述为“基于条件A”的实例步骤可基于条件A及条件B两者而不脱离本公开的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”的相同方式理解。

计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的所要过程代码装置且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，任何连接适当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。上文的组合也包含于计算机可读媒体的范围内。

提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且本文中定义的一般原理可应用到其它变化而不脱离本公开的范围。因此，本发明不限于本文中描述的实例及设计，但符合与本文中公开的原理及新颖特征一致的最广范围。