存储器装置处的非破坏性模式识别

本专利申请案要求2022年4月8日由HE等提交的名称为“存储器装置处的非破坏性模式识别(NON-DESTRUCTIVE PATTERN IDENTIFICATION AT A MEMORY DEVICE)”的第17/716,580号美国专利申请案的优先权，所述美国专利申请案让与给本受让人且以引用的方式明确并入本文中。

技术领域涉及存储器装置处的非破坏性模式识别。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储信息，组件可读取(例如，感测、检测、检索、识别、确定、评估)存储器装置中的所存储状态。为了存储信息，组件可在存储器装置中写入(例如，编程、设置、指派)状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术、“或非”(NOR)和“与非”(NAND)存储器装置等。可在易失性配置或非易失性配置方面描述存储器单元。以非易失性配置而配置的存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持所存储逻辑状态。以易失性配置配置的存储器单元可在与外部电源断开连接时失去所存储状态。

发明内容

描述了一种方法。所述方法可包含：在存储器装置处接收指示第一数据模式和所述存储器装置内的存储器单元的一或多个地址的信令；由一或多个感测放大器至少部分地基于接收到所述信令而锁存与所述一或多个地址相关联的第二数据模式；在由所述一或多个感测放大器锁存所述第二数据模式之后由所述存储器装置将所述第一数据模式写入到所述一或多个感测放大器；以及由所述存储器装置至少部分地基于将所述第一数据模式写入到所述一或多个感测放大器而输出所述第一数据模式是否匹配于所述第二数据模式的指示。

描述了一种设备。所述设备可包含：存储器单元阵列，所述阵列包括字线集合和数字线集合；一或多个感测放大器，其能够操作以与所述数字线集合耦合；数据线，其能够操作以与所述一或多个感测放大器耦合；电路系统，其能够操作以至少部分地基于从所述数据线写入到所述一或多个感测放大器的第一数据与由所述一或多个感测放大器锁存的第二数据之间的失配而产生电流；以及控制器，其能够操作以致使所述设备：至少部分地基于激活所述字线集合的一或多个字线而将所述第二数据锁存到所述一或多个感测放大器；在将所述第二数据锁存到所述一或多个感测放大器之后撤销激活所述一或多个字线；在撤销激活所述一或多个字线之后经由所述数据线将所述第一数据写入到所述一或多个感测放大器；以及至少部分地基于将所述第一数据写入到所述一或多个感测放大器而输出所述第一数据是否匹配于所述第二数据的指示。

描述了一种设备。所述设备可包含：存储器阵列；以及控制器，其能够操作以致使所述设备：接收指示第一数据模式和存储器阵列内的存储器单元的一或多个地址的信令；由一或多个感测放大器至少部分地基于接收到所述信令而锁存与所述一或多个地址相关联的第二数据模式；在由所述一或多个感测放大器锁存所述第二数据模式之后将所述第一数据模式写入到所述一或多个感测放大器；以及至少部分地基于将所述第一数据模式写入到所述一或多个感测放大器而输出所述第一数据模式是否匹配于所述第二数据模式的指示。

附图说明

图1示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统的实例。

图2示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的存储器裸片的实例。

图3示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统的实例。

图4示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统的实例。

图5示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的电路的实例。

图6A示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的电路的实例。

图6B示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的信令的实例。

图7示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的时间线的实例。

图8示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统的实例。

图9示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的存储器装置的框图。

图10示出根据本文所公开的实例的示出支持存储器装置处的非破坏性模式识别的一或多个方法的流程图。

具体实施方式

一些装置可执行与模式识别(例如，模式匹配)相关联的各种操作。举例来说，装置可执行与人工智能、机器学习、神经网络、深度学习及类似者相关联的各种算法，其利用模式识别来精炼决策或“学习”如何得出所需结论，以及模式识别的其它用途和实例。在一些情况下，主机装置(例如，芯片上系统(SoC)可读出存储于存储器装置中的数据且将数据与模式逐个地(例如，逐位)进行比较以识别所存储的数据是否与模式相同。然而，此类模式识别可导致相对高功率消耗、低速度(例如，高时延)、损坏的数据(例如，由于读出和比较数据)，或其任何组合。

本文中所描述的技术使得存储器装置能够在存储器装置处执行模式识别操作且将此类操作的结果输出到主机装置，这可得到增加的速度、减少的功率或这两者。举例来说，存储器装置可在存储器装置内执行模式识别，且输出指示第一数据模式(例如，输入的数据)是否与第二数据模式(例如，存储的数据)匹配的旗标。在一些情况下，存储器装置可经由字线存取一或多个存储器单元。存储器装置可将存储器单元的所存储数据锁存到一或多个感测放大器。存储器装置可撤销激活字线，这可导致将存储器单元隔离于由于模式识别带来的潜在数据破坏(例如，损坏)。存储器装置可将输入的数据写入到所述一或多个感测放大器。存储器装置可基于写入而确定存储于存储器单元处且锁存于感测放大器处的数据模式是否匹配于输入的数据模式。举例来说，数字线的电压可基于写入数据是否匹配于经锁存数据而改变或保持相同(例如，如果存在数据的失配，那么电压改变可满足阈值，且感测放大器可基于电压满足阈值而输出信号)。存储器装置可输出所存储数据和所输入数据是否匹配的指示(例如，旗标)。

在一些情况下，存储器装置可利用电流镜来放大由电压改变产生的电流，这可使得存储器装置能够相对一致地、准确地或相对一致地且准确地检测模式失配。另外或替代地，存储器装置可利用偏置电路系统以基于数字线的电压改变而在感测放大器处产生条件(例如，对抗条件)，所述条件可保持电流产生达相对较长的时间周期且产生可满足阈值的电流量。

首先在如参考图1和2描述的系统和裸片的上下文中描述本公开的特征。在如参考图3到8所描述的系统、电路和时间线的上下文中描述本公开的特征。进一步通过涉及如参考图9和10所描述的存储器装置处的非破坏性模式识别的设备图和流程图来示出和描述本公开的这些和其它特征。

图1示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。

系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、笔记本计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的方面。存储器装置110可为可操作以存储用于系统100的一或多个其它组件的数据的系统100的组件。

系统100的部分可为主机装置105的实例。主机装置105可为使用存储器来执行例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、联网装置、车辆控制器、芯片上系统(SoC)或某一其它固定或便携式电子装置内的过程的装置内的处理器(例如，电路系统、处理电路系统、处理组件)的实例，以及其它实例。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机(例如，主机装置105)。

存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下中的一或多个：用以调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、时序惯例，或其它功能。

存储器装置110可用以存储主机装置105的组件的数据。在一些实例中，存储器装置110(例如，作为主机装置105的辅助类型装置操作、作为主机装置105的从属类型装置操作)可响应并执行主机装置105通过外部存储器控制器120提供的命令。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。

处理器125可为可操作的以针对系统100或主机装置105提供功能性(例如，控制功能性)。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。

BIOS组件130可以是包含操作为固件的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各个组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的指令(例如，程序、软件)。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的容量(例如，所要容量、指定容量)。每一存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)以及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个库、一或多个平铺块、一或多个区段)，其中每一存储器单元可操作以存储一或多个数据位。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。

存储器裸片160可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。在一些实例中，2D存储器裸片160可包含单个存储器阵列170。在一些实例中，3D存储器裸片160可包含两个或更多个存储器阵列170，其可彼此上下堆叠或紧挨着彼此定位(例如，相对于衬底)。在一些实例中，3D存储器裸片160中的存储器阵列170可称为或以其它方式包含不同集合(例如，叠组、层级、材料、裸片)。3D存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高的堆叠式存储器阵列、三个高的堆叠式存储器阵列、四个高的堆叠式存储器阵列、五个高的堆叠式存储器阵列、六个高的堆叠式存储器阵列、七个高的堆叠式存储器阵列、八个高的堆叠式存储器阵列)。在一些3D存储器裸片160中，不同叠组可共享共同存取线，使得一些叠组可共享字线、数字线或板线中的一或多个。

装置存储器控制器155可包含可用于控制存储器装置110的操作的组件(例如，电路系统、逻辑)。装置存储器控制器155可包含硬件、固件或使存储器装置110能够执行各种操作的指令，并且可用于接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文所述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收信息(例如，数据、命令或这两者)。例如，存储器装置110可接收指示存储器装置110将存储主机装置105的数据的写入命令或指示存储器装置110将向主机装置105提供存储于存储器裸片160中的数据的读取命令。

本地存储器控制器165(例如，存储器裸片160的本地)可包含可操作以控制存储器裸片160的操作的组件(例如，电路系统、逻辑)。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或发射数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于发射信号(例如，到外部存储器控制器120)的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待发射信号的编码器，或可操作用于支持描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它组件。

外部存储器控制器120可为可操作的以实现系统100的组件之间(例如，主机装置105的组件，例如处理器125和存储器装置110之间)的信息(例如，数据、命令或两者)的通信。外部存储器控制器120可处理(例如，转换、翻译)在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件，或本文所描述的其功能，可由处理器125实施。举例来说，外部存储器控制器120可以是由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其一些组合。虽然将外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施，反之亦然。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可操作用于支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置110之间载送信息的传输媒体的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径(例如，传输媒体、导体)。信号路径可以是用于载送信号的导电路径的实例。举例来说，信道115可与主机装置105处的第一端子(例如，包含一或多个引脚，包含一或多个衬垫)和存储器装置110处的第二端子相关联。端子可为系统100的装置的导电输入或输出点的实例，并且端子可操作以充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，通道115可包含一或多个命令和地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令在信道115上传送信令。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟周期登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如，信号电平)。

在一些实例中，CA通道186可操作以在主机装置105与存储器装置110之间传送命令，所述命令包含与所述命令相关联的控制信息(例如地址信息)。举例来说，由CA信道186载送的命令可包含具有所要数据的地址的读取命令。在一些实例中，CA信道186可包含任何数量的信号路径(例如，八个或九个信号路径)以传达控制信息(例如，命令或地址)。

本文中所描述的技术使得存储器装置能够在存储器装置110处执行模式识别操作且将此类操作的结果输出到主机装置105，这可得到增加的速度、减少的功率或这两者。举例来说，存储器装置110可在存储器装置110内执行模式识别，且输出指示第一数据模式(例如，输入的数据)是否与第二数据模式(例如，存储的数据)匹配的旗标。在一些情况下，存储器装置110可经由字线存取一或多个存储器单元，且将存储器单元的所存储数据锁存到感测放大器。存储器装置110可撤销激活字线，这可导致将存储器单元隔离于潜在的数据破坏(例如，损坏)。存储器装置110可将所输入数据写入到感测放大器且在感测放大器处将所输入数据与所存储数据进行比较。举例来说，与感测放大器相关联的数字线(例如，数据线)的电压可改变，其中电压改变可满足(例如，超出)用以指示数据失配的阈值电压，且感测放大器可基于电压满足阈值电压而输出信号。基于信号，存储器装置110可输出所存储数据和所输入数据是否匹配的指示(例如，旗标)。在一些情况下，电压改变可相对小。因此，存储器装置110可利用电流镜来放大由电压改变产生的电流以满足阈值且进而检测失配。另外或替代地，存储器装置110可利用偏置电路系统以在电压改变后即刻在感测放大器处产生条件(例如，对抗条件)，所述条件可保持电流产生达相对较长的时间周期且产生可满足阈值的电流量。

图2示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可为可编程的以存储不同逻辑状态(例如，编程为两个或更多个可能状态的集合中的一个)。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多电平存储器单元)可为可操作的以每次存储多于一个信息位(例如，逻辑00、逻辑01逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。

在一些实例中，存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可以包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件也是可能的。举例来说，可使用非线性电介质材料。存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235(例如，单元选择组件)。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可为单元板参考电压，例如Vpl，或可为接地，例如Vss。

存储器裸片200可包含被布置成例如网格状图案的图案的存取线(例如，字线210和数字线215)。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线或位线等的引用可在不影响理解的情况下互换。存储器单元205可定位在字线210与数字线215的相交点处。

可以通过激活例如字线210和/或数字线215的存取线来对存储器单元205执行例如读取和写入的操作。通过对字线210和数字线215施加偏置(例如，将电压施加到字线210或数字线215)，可存取其相交处的单个存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。激活字线210或数字线215可包含将电压施加到相应线。

可通过行解码器220或列解码器225或其组合来控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收的行地址而激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。

选择或撤销选择存储器单元205可通过使用字线210激活或撤销激活开关组件235来实现。电容器230可使用开关组件235与数字线215耦合。例如，当开关组件235被撤销激活时电容器230可与数字线215隔离，且当开关组件235被激活时电容器230可与数字线215耦合。

字线210可以是与用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的切换组件235的栅极耦合，且可操作以控制存储器单元的切换组件235。在一些架构中，字线210可与存储器单元205的电容器的节点耦合，且存储器单元205可不包含切换组件。

数字线215可为将存储器单元205与感测组件245耦合的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，存储器单元205的字线210和切换组件235可为可操作的以耦合或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215耦合。

感测组件245(例如，感测放大器)可为可操作的以检测存储于存储器单元205的电容器230上的状态(例如，电荷)，且基于所存储状态而确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或另外转换因存取存储器单元205产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出255)，并且可向包含存储器裸片200的存储器装置(例如，存储器装置110)的另一组件指示检测到的逻辑状态。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225及感测组件245中的一或多个可与本地存储器控制器260并置。本地存储器控制器260可为可操作的以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作将数据从存储器裸片200传送到主机(例如，主机装置105)。本地存储器控制器260可产生行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可生成并控制在存储器裸片200的操作期间使用的各种信号(例如，电压、电流)。一般来说，本文中所论述的所施加电压或电流的幅度、形状或持续时间可变化，且对于在操作存储器裸片200时所论述的各种操作来说可能不同。

本地存储器控制器260可为可操作的以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中，存取操作可由本地存储器控制器260响应于各种存取命令(例如，来自主机装置105)而执行或另外协调。本地存储器控制器260可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。

本地存储器控制器260可为可操作的以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可编程为存储所要状态(例如，逻辑状态、充电状态)。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)耦合的目标字线210和目标数字线215。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将信号(例如，写入脉冲、写入电压)施加到数字线215，以将具体状态(例如，电荷)存储在存储器单元205的电容器230中。用作写入操作的部分的信号可在一持续时间内包含一或多个电压电平。

本地存储器控制器260可用以对存储器裸片200的一或多个存储器单元205执行读取操作(例如感测操作)。在读取操作期间，可评估(例如，读取、确定、识别)存储器裸片200的存储器单元205中存储的状态(例如，逻辑状态、电荷状态)。本地存储器控制器260可以识别将执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)耦合的目标字线210和目标数字线215。本地存储器控制器260可以激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号(例如，电荷、电压)传送到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)，且将从存储器单元205接收的信号与参考(例如，参考250)进行比较。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。

在一些情况下，存储器装置110可在存储器装置110处执行模式识别操作且将此类操作的结果输出到主机装置105，这可得到增加的速度、减少的功率或这两者。本文中所描述的技术可与电力总线感测方案相关联以确定数据是否匹配。举例来说，存储器装置110可在存储器装置110内执行模式识别且输出指示第一数据模式(例如，输入的数据)是否与第二数据模式(例如，所存储数据)匹配的旗标，使得主机装置105可基于旗标确定第一数据模式和第二数据模式是否匹配。在一些情况下，存储器装置110可经由字线210存取一或多个存储器单元205，且将存储器单元205的所存储数据锁存到感测组件245。存储器装置110可撤销激活字线210，这可导致将存储器单元205隔离于潜在的数据破坏(例如，损坏)。存储器装置110可将所输入数据写入到感测组件245且在感测组件245处将所输入数据与所存储数据进行比较。举例来说，与感测组件245相关联的数字线(例如，数据线)的电压可改变，其中电压改变可满足(例如，超出)用以指示数据失配的阈值电压，且感测组件245可基于电压满足阈值电压而输出信号。基于信号，存储器装置110可输出所存储数据和所输入数据是否匹配的指示(例如，旗标)。在一些情况下，电压改变可相对小。因此，存储器装置110可利用电流镜来放大由电压改变产生的电流以满足阈值且进而检测失配。另外或替代地，存储器装置110可利用偏置电路系统以在电压改变后即刻在感测放大器处产生条件(例如，对抗条件)，所述条件可保持电流产生达相对较长的时间周期且产生可满足阈值的电流量。

图3示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统300的实例。系统300可为如本文中分别参考图1和图2所描述的系统100或存储器裸片200的实例或实施其方面。举例来说，存储器装置310和主机装置305可为存储器装置110和主机装置105的实例，且一或多个感测放大器325可为感测组件245的实例。

系统300可包含主机装置305和存储器装置310。存储器装置310可包含控制器315、存储器阵列320、一或多个感测放大器325和电路系统330，其可为如本文中参考图1和2所描述的组件的实例或实施其方面。虽然为了说明清楚而图示为单独的，但应理解系统300可包含组合的组件、布置于不同位置或定向的组件，或其组合。另外或替代地，系统300可具有额外类型或数量的组件，和/或一些组件可不存在于系统300中。在一些实例中，被描述为在一个组件或系统处包含或执行的操作可另外或替代地在另一组件或系统处执行。

控制器315可为如参考图1所描述的存储器控制器155或本地存储器控制器165的实例，或如参考图2所描述的本地存储器控制器260的实例。举例来说，控制器315可为可操作的以执行从主机装置305接收的命令，控制数据移动中的数据路径组件及类似者，如本文中参考图1和2所描述。

存储器装置310可另外包含存储器阵列320，其可为如参考图1和2所描述的存储器阵列的实例。举例来说，存储器阵列320可经写入以存储数据，或所存储数据可响应于来自主机装置305的存取命令而从存储器阵列320读取。存储器阵列320可为NAND存储器、快闪存储器、PCM、自选存储器、3D交叉点、其它基于硫族化物的存储器、FERAM、MRAM、NOR(例如，NOR快闪)存储器、STT-MRAM、CBRAM、RRAM、OxRAM或其任何组合的实例，但可使用任何类型或数量的存储器。

存储器装置310可包含一或多个感测放大器325，其可为如本文中参考图2所描述的感测组件245的实例。举例来说，所述一或多个感测放大器325可为可操作的以检测存储于存储器阵列320的一或多个存储器单元的电容器上的状态(例如，电荷)。所述一或多个感测放大器325可为可操作的以锁存由存储器单元存储的状态且将经锁存状态与另一状态进行比较。在一些情况下，存储器装置310可将另一状态写入到所述一或多个感测放大器325，作为模式识别程序的部分。

在系统300的实例中，存储器装置可包含电路系统330。在一些情况下，电路系统330可包含电流镜335、偏置电路系统340或这两者，如本文中分别参考图5和6所描述。举例来说，电流镜335和偏置电路系统340可包含各种电组件，例如晶体管、电阻器、电容器、放大器、调节器及类似物。所述各种电组件可布置于不同位置或定向以执行相同或相似操作以实现相似结果。电流镜335和偏置电路系统340可使存储器装置310能够检测与第一数据模式和第二数据模式是否匹配相关联的电压改变，如本文中参考图1和2所描述。

在一些实例中，系统300可执行与模式识别(例如，模式匹配)相关联的各种操作。举例来说，系统300可执行与人工智能、机器学习、神经网络、深度学习及类似者相关联的各种算法，其利用模式识别以精炼决策或“学习”如何得出所需结论，以及其它用途(例如，在图像处理中对机器给予一些辨识智能)。在一些情况下，模式识别操作的实例可包含主机装置305(例如，SoC)读出存储于存储器装置310中的数据，且将数据逐个地(例如，逐位)与模式进行比较以识别所存储数据是否与模式相同。然而，此类模式识别可导致相对高功率消耗、低速度(例如，高时延)、损坏的数据(例如，由于读出和比较数据)或其任何组合的瓶颈。根据本文中所描述的技术，系统300可为可操作的以在存储器装置310处执行模式识别程序且将此类程序的结果输出到主机装置305，这可得到增加的速度、减少的功率或这两者。

举例来说，存储器装置310可接收指示第一数据模式和存储器装置310的存储器阵列320内的存储器单元的一或多个地址的信令(例如，主机装置305可发射请求对所指示地址中的一或多个是否存储匹配于第一数据模式或未能匹配于第一数据模式的数据的响应的信令)。在一些情况下，第一数据模式可为来自数据总线(例如，DQ)上的外部源(例如，主机装置305)的所输入数据，且所述一或多个地址可与存储于存储器阵列320的存储器单元处的第二数据模式相关联。在一些实例中，数据模式可为逻辑状态的模式(例如，呈连续或经配置次序、数量及类似者的一系列0和1)的实例。

在一些情况下，存储器装置310可将第二数据模式锁存到所述一或多个感测放大器325。锁存数据可包含将存储器单元耦合到相应感测放大器，使得感测放大器的一或多个组件具有指示存储器单元的状态的电压。举例来说，存储器装置310可激活(例如，发动)与所述一或多个地址相关联的一或多个字线(例如，打开一个数据页)，且在所述一或多个感测放大器325中的每一个中锁存(例如，临时存储)与所激活字线相关联的第二数据模式的部分。存储器装置310可随后在第二数据模式的所述部分由所述一或多个感测放大器325锁存之后撤销激活(例如，断开)字线(例如，1024个字线)。通过在锁存第二数据模式之后断开字线，相对于在模式识别期间字线主动地耦合到所述一或多个存储器单元，防止数据损坏(例如，未损坏的数据)的保护可增加。举例来说，断开字线可将存储器单元隔离于感测放大器处的后续操作，例如写入第一数据模式作为模式识别的部分，因此保护存储器单元不会由于通过字线从感测放大器施加不同电压而改变状态。

在一些实例中，存储器装置310可在由所述一或多个感测放大器325锁存第二数据模式之后将第一数据模式写入到所述一或多个感测放大器325。举例来说，外部实体(例如，主机装置305)可将第一数据模式(例如，认证数据模式)写入到DQ总线，且存储器装置310可在字线已断开且存储器阵列320从所述一或多个感测放大器325去耦之后将第一数据模式从DQ总线写入到所述一或多个感测放大器325。

在将第一数据模式写入到所述一或多个感测放大器325之后，与所述一或多个感测放大器325相关联的一或多个数字线(例如，数据线)的电压可指示第一数据模式是否与第二数据模式匹配。在一些情况下，如果数据模式匹配，那么数字线电压可保持不变(例如，不双态切换)。如果数据模式失配，那么数字线电压可改变(例如，双态切换)。举例来说，数字线电压可从第一电压“翻转”到第二电压。数字线电压的此改变可产生(例如，生成)相关联电流(例如，阵列的电流(I

在一些情况下，存储器装置310可基于电流(例如，由数字线翻转产生的电流)输出第一数据模式是否匹配于第二数据模式的指示。举例来说，当电流足以满足阈值(例如，大到足以将V

图4示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统400的实例。系统400可为如本文中参考图1到3所描述的系统100、300或存储器裸片200的实例或实施其方面。举例来说，排组405-a和排组405-b可包含或包含于一个或存储器阵列(例如，存储器阵列170或存储器阵列320)中，且字线425可为字线210的实例。

系统400可包含存储器的一或多个排组(例如，排组405-a和排组405-b)、与排组405相关联的一或多个存储器阵列435、一或多个列选择430(例如，每存储器阵列435的列选择430；列选择430在一些情况下可替代地称为列选择线)、字线425和数据通道415(例如，数据总线DQ)，其可为如本文中参考图1到3所描述的组件的实例或实施其方面。

在一些情况下，系统400可执行与模式识别相关联的各种操作。举例来说，主机装置105可将一或多个识别模式410输入到数据通道415。存储器装置110可激活例如耦合到排组405-a和排组405-b的字线425且锁存所存储数据。举例来说，存储器装置110可激活字线425从而可打开一个数据页，且在初始列索引(例如，列零)处激活排组405-b的第一存储器阵列435的列选择430。存储器装置110可随后将存储于列选择430和字线425的相交点处的数据锁存到感测放大器。存储器装置110可将列选择430增加到后续列索引(例如，列一)且继续锁存存储于相交点处的数据直到列选择430移动到最后的列索引(例如，列六十三)，这可导致存储器装置110检查存储于第一存储器阵列435内的数据模式(例如，完整8K页，其中一个列选择索引可存取四个或八个数字线)。在一些情况下，存储器装置110可针对与存储器装置110的每一排组405相关联的每一存储器阵列435重复此过程。

在一些实例中，所述重复过程可包含多个字线425。举例来说，存储器装置110可激活与排组405-a、排组405-b或这两者相关联的多个字线425(例如，在行索引i处的第一字线425、在行索引i+n处的第二字线等)。存储器装置110可随后在列选择430和多个字线425的每一相交点处如本文所描述进行激活、锁存和撤销激活。在一些情况下，存储器装置110可增加列选择430，使得存储器阵列435的每一列经激活，且随后同时步进(例如，增加)所述多个字线425以重复过程，直到存储器阵列435的每一行和每一列已激活为止。在一些情况下，存储器装置110可同时增加所述多个字线425以使得存储器阵列435的每一行经激活，且随后步进所述列选择430以重复过程，直到存储器阵列435的每一行和每一列已激活为止。

在一些实例中，排组405-a可存储与排组405-b不同模式的数据。存储器装置110可锁存存储于每一排组405处的数据以分离一或多个感测放大器且断开字线425(例如，停用每排组405的V

在一些情况下，每一存储器阵列435可具有与存储器阵列435相关联的单独指示符(例如，旗标)(例如，flag0、flag1等)，其指示存储于存储器阵列435处的数据是否匹配于输入420。基于比较，存储器装置110可针对每一排组405产生指示输入420的至少相应部分是否匹配于所存储数据的相应部分的一或多个信号。举例来说，输入420可包含第一数据模式(例如，由圆表示的一系列位或数据)。存储器装置110可激活字线425，针对存储器阵列435的每一列循环列选择430，锁存存储于字线425和列选择430的相交点处的数据的每一位，且将所存储数据与输入420进行比较。在一些情况下，所存储数据可包含第二数据模式，例如，由椭圆表示的一系列位或数据)。存储器装置110可将输入420的相应部分(例如，圆)写入到存储经锁存数据的相应部分的感测放大器(例如，椭圆)且比较相应部分。在一些实例中，感测放大器中的一或多个可输出匹配的指示(例如，存储器单元的逻辑状态匹配于数据模式的所述位置处的逻辑状态)，同时其它感测放大器可输出失配的指示(例如，存储器单元的逻辑状态未能匹配于数据模式的所述位置处的逻辑状态)。在一些实例中，如果即使一个感测放大器指示失配(例如，一位数字线双态切换)，那么存储器装置110可输出第一数据模式未能匹配于第二数据模式的指示，如本文中参考图5和6所描述。

在一些情况下，所存储数据可包含由圆表示的第二数据模式。存储器装置110可将输入420的相应部分(例如，圆)写入到存储经锁存数据的相应部分的感测放大器(例如，圆)且比较相应部分。因为第一数据模式是圆且第二数据模式是同一个圆，所以每一感测放大器可输出匹配的指示，且存储器装置110可输出第一数据模式与第二数据模式匹配的指示。

图5示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的电路500的实例。电路500可为如本文中参考图1到4所描述的系统100、300、400或存储器裸片200的实例或实施其方面。举例来说，感测放大器525可为一或多个感测放大器325的实例。

电路500可包含多个组件，例如调节器505、一或多个电阻器515(例如，电阻器515-a和电阻器515-b)、一或多个电容器520(例如，电容器520-a和电容器520-b)、感测放大器525、一或多个检查信令530(例如，检查信令530-a和检查信令530-b)、一或多个晶体管540(例如，晶体管540-a、晶体管540-b、晶体管540-c、晶体管540-d和晶体管540-e)、电路545(例如，pnsaq)、顺序逻辑(例如，触发器550)、对触发器550的输入555、旗标560(例如，来自触发器550的输出)、连接所述多个组件的各种电线，以及跨越所述各种电线的各种电压510和电流535。所述多个组件可为如本文中参考图1到4所描述的组件的实例或实施其方面。虽然为了说明性清晰而被示为单独的，但应理解，电路500可包含组合的、布置于不同位置或定向上的或其组合的组件。另外或替代地，电路500可具有额外类型或数量的组件，和/或一些组件可不存在于电路500中。在一些实例中，被描述为在一个组件或系统处包含或执行的操作可另外或替代地在另一组件或系统处执行。在一些实例中，信令可为两个组件之间的电压或电流的实例。

如本文中参考图3和4所描述，存储器装置110可激活一或多个字线。举例来说，调节器505可接收启用信令507。调节器505可接收输入电压510-b(例如，V

在一些情况下，存储器装置110可将存储于一或多个存储器单元处的数据锁存到感测放大器525，如本文中参考图1到4所描述。举例来说，感测放大器525可经由一或多个节点连接到电路500。感测放大器525可锁存所存储数据(例如，存储于所述一或多个存储器单元中的数据)且存储器装置110可断开调节器505(例如，V

在一些实例中，在存储器装置110断开调节器505之后，存储器装置可将输入数据(例如，输入420)写入到感测放大器525。举例来说，电路545可在晶体管540-c处接收检查信令530-a。在一些情况下，与感测放大器相关联的数字线的电压510-f(例如，V

然而，在一些实例中，电流535-a可相对小(例如，电流535-a可指示单个位失配)。因为电流535-a可能不足以将电压510-e下拉(例如，由于相对小而不足以满足阈值)，所以存储器装置110可使用耦合到感测放大器525的电流镜产生经放大电流。举例来说，电路545可通过利用电流镜(例如，晶体管540-b)放大电流535-a(例如，探测的感测放大器525电流)。经放大电流535-b(例如，放大率X和电流535-a的乘积)可随后将输入到触发器550的电压510-e连同输入555(例如，RstF)一起下拉，这可导致触发器550输出指示数据模式的失配或匹配的旗标560。在一些情况下，将电压510-e下拉的经放大电流535-b可将指示匹配的旗标560的默认值(例如，逻辑状态零)改变为指示失配(例如，未能匹配)的另一输出(例如，逻辑状态一)。作为说明性实例，如果经锁存于感测放大器525处的逻辑状态不同于写入到感测放大器的逻辑状态(例如，模式的位)，那么输入到触发器550的电压510-e可从1改变到0，从而致使旗标从0改变到1且因此指示失配。作为另一实例，如果经锁存逻辑状态匹配于写入到感测放大器的逻辑状态，那么电压510-e可不改变状态且旗标560可维持0的值，从而指示逻辑状态之间的匹配。

图6A示出电路600的实例且图6B示出信令602的实例，这两者都支持根据本文所公开的实例的存储器装置处的非破坏性模式识别。电路600可为如本文中参考图1到5所描述的系统100、300、400、存储器裸片200或电路500的实例或实施其方面。电路600可包含偏置电路系统，其包含多个组件，例如一或多个晶体管(例如，一或多个偏置栅极)和一或多个逻辑电路(例如，NAND和NOR)，以及连接所述多个组件的各种电线。所述多个组件可为如本文中参考图1到5所描述的组件的实例或实施其方面。虽然为了说明性清晰而被示为单独的，但应理解，电路600可包含组合的、布置于不同位置或定向上的或其组合的组件。另外或替代地，电路600可具有额外类型或数量的组件，和/或一些组件可不存在于电路600中。在一些实例中，被描述为在一个组件或系统处包含或执行的操作可另外或替代地在另一组件或系统处执行。

在一些实例中，存储器装置110可激活一或多个字线。举例来说，存储器装置110可激活调节器(例如，V

作为说明性实例，信令602可指示与检测失配相关联的各种电压和电流。作为匹配数据的实例，电压625-a和电压625-b可维持电平且因此不产生电流或产生足够小而未能满足阈值的电流640，从而指示数据匹配。另外或替代地，作为无电路600的偏置电路系统的失配的说明性实例，电压625-a可基于如本文中所描述的经锁存于感测放大器处的数据与写入到感测放大器的数据之间的失配而遵循路径635。举例来说，数字线的电压625-a可从高(例如，逻辑1)变成低(例如，逻辑0)。另外或替代地，电压625-b可从低变成高。然而，路径635可相对快速地发生。举例来说，由于路径635相对快速地到达低状态，因此由电压改变产生的电流640可相对小。因此，失配无法产生足够电流以翻转Vary且指示如本文中所描述的失配。因此，电路600(例如，偏置电路系统)可产生对抗条件630，其可延长电压625的电压改变的持续时间，这可导致较高电流量640(例如，在无电流镜的情况下用以检测失配的足够电流)。换句话说，电路600(例如，偏置电路)可实现感测放大器的电压625-a(例如，DLT)和感测放大器的电压625-b(例如，DLB)处于促进增加的电流640的电力状态(例如，对抗条件630)。

在一些情况下，存储器装置110可基于启用信令615-a和启用信令615-b而偏置可操作以与感测放大器耦合的数据线，其中与写入第一数据模式相关联的电流基于偏置数据线而在量值、持续时间或这两者方面增加。举例来说，电路600可施加基于第一微调参数的第一偏置(例如，电压605-a)和基于第二微调参数的第二偏置(例如，电压605-b)，其中微调参数可为可微调的以针对适当驱动器强度进行调节以得到对抗条件630。微调参数可为在存储器装置110处配置且用以设定各种电压和其它配置参数的参数的实例。在一些实例中，微调参数可为例如在存储器装置110的测试模式期间可调节的(例如，可微调)，且因此能够每存储器装置110轻微调整以产生对抗条件630(例如，偏置太弱可导致不充分的电流640，而偏置太强可减少电压625的电压改变并且还导致不充分的电流640，且参数可经调整以导致维持对抗条件630以产生电流640的偏置)。

举例来说，第一微调参数和第二微调参数可导致电压605-a和电压605-b(例如，分别为正偏置(pbias)和负偏置(nbias))处于电力状态(例如，弱‘接通’状态)。电压605-a可施加以偏置PMOS晶体管的栅极，且电压605-b可施加以偏置NMOS晶体管的栅极，如图6A的实例中所示。在一些情况下，弱‘接通’状态可导致感测放大器卡在对抗条件630处，进而产生可满足阈值以指示失配的电流640。与第一数据模式相关联的电压625-a和与第二数据模式相关联的电压625-b可基于第一和第二偏置而进入对抗条件630(例如，在失配期间)。在一些情况下，对抗条件630可延长可产生电流640的持续时间，或电流640的量值，或这两者。因此，电流640可足以满足阈值(例如，电流640可由存储器装置110检测)且存储器装置110可输出向主机装置105指示第一数据模式未能匹配于第二数据模式的输出620(例如，旗标)。

图7示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的时间线700的实例。时间线700可实施如本文中参考图1到6所描述的系统100、300、400、存储器裸片200、电路500或电路600的方面。时间线700可包含与电压相关联的y轴、与时间相关联的x轴、字线705、第一数字线710(例如，DLT)和第二数字线715(例如，DLB)。虽然根据沿着电压对时间轴的事件和波形进行示出，但应理解，时间线700可包含布置于不同周期或定向中的事件或波形。另外或替代地，时间线700可具有额外事件或波形，和/或一些事件或波形可在时间线700中不存在。在一些实例中，被描述为在一个时间包含或执行的操作可另外或替代地在另一时间执行。

在一些实例中，在720处，存储器装置110可激活字线705，如本文中参考图1到6所描述。在725，存储器装置110可将与经激活字线705的一或多个地址相关联的第二数据模式锁存到一或多个感测放大器。在一些情况下，第一数字线710和第二数字线715可在所述一或多个感测放大器处逆相关(例如，反映彼此)。在将第二数据模式锁存到感测放大器之后，第一数字线710可接近电压750-a(例如，变高)且第二数字线715可相反地接近电压750-b(例如，变低)。在730，存储器装置110可撤销激活字线705(例如，在存储器阵列的每一存储器单元已经锁存到所述一或多个感测放大器之后)以保护存储器单元免受数据损坏。

在735，存储器装置110可激活检查信号(例如，检查信令530、启用信令615等)，使得所述一或多个感测放大器可被写入。在740，存储器装置110可将从主机装置105接收(例如，经由DQ信道)的第一数据模式的至少一部分写入到感测放大器。在一些情况下，第一数据模式的所述部分可匹配于感测放大器处的第二数据模式的相应部分。举例来说，第一数据模式可以是圆且第二数据模式可以是同一个圆。在这些情况下，第一数字线710可保持相对不变(例如，保持接近于电压750-a)。在一些实例中，第一数据模式的部分可不匹配(例如，未能匹配)于感测放大器处的第二数据模式的相应部分。举例来说，第一数据模式可以是圆且第二数据模式可以是椭圆。在这些情况下，在745，第一数字线710可接近电压750-b(例如，双态切换、翻转、改变等)且第二数字线715可相反地接近电压750-a。

在一些实例中，存储器装置110可在745处基于电压改变而输出第一数据模式是否匹配于第二数据模式的指示。举例来说，在失配期间第一数字线710和第二数字线715的电压翻转可产生足以造成与对顺序逻辑(例如，触发器550)的输入相关联的电压翻转(例如，从从高到低)的电流，这可导致所述顺序逻辑输出不同于默认逻辑状态的逻辑状态(例如，从零到一)。在一些情况下，逻辑状态输出(例如，所述指示)可为如本文中参考图8所描述的旗标810的实例。

在一些实例中，电压翻转可表示单个位触发器的实例(例如，第一数据模式与第二数据模式之间的单个位的失配)。在一些情况下，第一数字线710的电压的改变可产生不足以造成与对顺序逻辑的输入相关联的电压翻转的电流。然而，存储器装置可实施电流镜、偏置电路系统或这两者以放大电流，增加电流的量值，增加电流的产生的持续时间，或其任何组合，使得电流可满足与翻转与对顺序逻辑的输入相关联的电压相关联的阈值，如本文中参考图5和6所描述。

图8示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的系统800的实例。系统800可实施如本文中参考图1到7所描述的系统100、300、400、存储器裸片200、电路500、600或时间线700的方面。系统800可包含多个组件，例如可输出旗标810(例如，旗标810-a、810-b、810-c、810-d、810-e、810-f、810-g和810-h)的多个电路805(例如，电路805-a、805-b、805-c、805-d、805-e、805-f、805-g和805-h)、多个逻辑电路815(例如，逻辑电路815-a、815-b和815-c)和主机装置820。所述多个组件可为如本文中参考图1到7所描述的组件的实例或实施其方面。举例来说，所述多个电路805可为电路500或电路600的实例且主机装置820可为主机装置105的实例。在一些情况下，逻辑电路815-a可与第一数据排组(例如，排组405-a)相关联且逻辑电路815-b可与第二数据排组(例如，排组405-b)相关联。

虽然为了说明清楚而图示为单独的，但应理解系统800可包含组合的组件、布置于不同位置或定向的组件，或其组合。另外或替代地，系统800可具有额外类型或数量的组件，和/或一些组件可不存在于系统800中。在一些实例中，被描述为在一个组件或系统处包含或执行的操作可另外或替代地在另一组件或系统处执行。

在一些情况下，所述多个电路805可执行与模式识别相关联的各种操作，如本文中参考图1到7所描述。举例来说，所述多个电路805可输出指示第一数据模式是否匹配于第二数据模式的多个旗标810。在一些情况下，所述多个电路805中的每一个可与第一数据模式的相应部分和第二数据模式的相应部分相关联，使得存储器装置110可同时(例如，并行地在多个感测放大器切片(pnsaq)处)执行模式识别。如果与多个电路805中的每一个相关联的多个旗标810中的每一个包含相同第一逻辑状态(例如，零)，那么存储器装置110可向主机装置820指示第一数据模式匹配于第二数据模式。如果多个旗标810中的任一个包含第二逻辑状态(例如，一)，那么存储器装置110可向主机装置820指示第一数据模式未能匹配于第二数据模式。

举例来说，存储器装置110可向主机装置820指示第一数据模式未能匹配于第二数据模式。在一个此类实例中，电路805-a、805-b、805-c、805-d、805-e、805-f和805-g可分别输出包含指示匹配的第一逻辑状态的旗标810-a、810-b、810-c、810-d、810-e、810-f和810-g。电路805-h可输出包含指示失配的第二逻辑状态的旗标810-h。逻辑电路815-a(例如，NAND)可接收旗标810-a、810-b、810-c和810-d且输出匹配(例如，零)或失配的指示。逻辑电路815-b(例如，NAND)可接收旗标810-e、810-f、810-g和810-h且基于旗标810-h而输出失配的指示(例如，一)。逻辑电路815-c(例如，OR)可接收逻辑电路815-a和逻辑电路815-b的输出且基于逻辑电路815-b的输出而向主机装置820输出失配的指示(例如，一)。在一些情况下，主机装置820(例如，SoC)可能够基于反向二分搜索而确定电路805的位置(例如，命中pnsaq)。

图9示出根据本文所公开的实例的支持存储器装置处的非破坏性模式识别的存储器装置920的框图900。存储器装置920可为如参考图1至8描述的存储器装置的方面的实例。存储器装置920或其各种组件可为用于如本文中所描述在存储器装置处执行非破坏性模式识别的各种方面的构件的实例。举例来说，存储器装置920可包含信令接收组件925、一或多个感测放大器930、写入组件935、指示组件940、电流镜电路系统945、偏置电路系统950、激活组件955或其任何组合。这些组件中的每一个可直接地或间接地(例如经由一或多个总线)彼此通信。

信令接收组件925可经配置为或以其它方式支持用于在存储器装置处接收指示第一数据模式和存储器装置内的存储器单元的一或多个地址的信令的构件。所述一或多个感测放大器930可经配置为或以其它方式支持用于由一或多个感测放大器至少部分地基于接收到信令而锁存与所述一或多个地址相关联的第二数据模式的构件。写入组件935可经配置为或以其它方式支持用于在由所述一或多个感测放大器锁存第二数据模式之后由存储器装置将第一数据模式写入到所述一或多个感测放大器的构件。指示组件940可经配置为或以其它方式支持用于至少部分地基于将第一数据模式写入到所述一或多个感测放大器而由存储器装置输出第一数据模式是否匹配于第二数据模式的指示的构件。

在一些实例中，为了支持输出所述指示，指示组件940可经配置为或以其它方式支持用于至少部分地基于与写入第一数据模式相关联的电流未能满足阈值而输出第一数据模式未能匹配于第二数据模式的指示的构件。

在一些实例中，为了支持输出所述指示，指示组件940可经配置为或以其它方式支持用于至少部分地基于与写入第一数据模式相关联的电流满足阈值而输出第一数据模式匹配于第二数据模式的指示的构件。

在一些实例中，电流镜电路系统945可经配置为或以其它方式支持用于使用耦合到所述一或多个感测放大器的电流镜且至少部分地基于与写入第一数据模式相关联的电流而产生经放大电流的构件，其中第一数据模式是否匹配于第二数据模式的指示是至少部分地基于所述经放大电流是否满足阈值。

在一些实例中，偏置电路系统950可经配置为或以其它方式支持用于偏置可操作以与所述一或多个感测放大器耦合的数据线的构件，其中与写入第一数据模式相关联的电流至少部分地基于偏置数据线而在量值、持续时间或这两个方面增加，且其中第一数据模式是否匹配于第二数据模式的指示是至少部分地基于所述电流是否满足阈值。

在一些实例中，为了支持偏置数据线，偏置电路系统950可经配置为或以其它方式支持用于至少部分地基于存储于存储器装置中的第一微调参数而施加第一偏置的构件。在一些实例中，为了支持偏置数据线，偏置电路系统950可经配置为或以其它方式支持用于至少部分地基于存储于存储器装置中的第二微调参数而施加第二偏置的构件。

在一些实例中，激活组件955可经配置为或以其它方式支持用于激活耦合到存储器装置内的存储器阵列的多个排组的字线的构件，其中锁存第二数据模式是至少部分地基于激活所述字线。在一些实例中，指示组件940可经配置为或以其它方式支持用于产生针对所述多个排组中的每一排组指示第一数据模式的至少相应部分是否匹配于第二数据模式的至少相应部分的多个信号的构件，其中第一数据模式是否匹配于第二数据模式的指示是至少部分地基于输入所述多个信号。

在一些实例中，为了支持输出所述指示，指示组件940可经配置为或以其它方式支持用于至少部分地基于所述多个信号中的每一个指示第一数据模式的至少所述相应部分与第二数据模式的至少所述相应部分之间的匹配而输出第一数据模式匹配于第二数据模式的指示的构件。在一些实例中，为了支持输出所述指示，指示组件940可经配置为或以其它方式支持用于至少部分地基于所述多个信号中的一或多个指示第一数据模式的至少所述相应部分与第二数据模式的至少所述相应部分之间的失配而输出第一数据模式未能匹配于第二数据模式的指示的构件。

图10示出根据本文所公开的实例的示出支持存储器装置处的非破坏性模式识别的方法1000的流程图。方法1000的操作可如本文中所描述由存储器装置或其组件实施。举例来说，可由如参考图1至9所描述的存储器装置来执行方法1000的操作。在一些实例中，存储器装置可执行指令集以控制装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。

在1005，方法可包含在存储器装置处接收指示第一数据模式和存储器装置内的存储器单元的一或多个地址的信令。可根据如本文所公开的实例执行1005的操作。在一些实例中，可由参考图9所描述的信令接收组件925执行1005的操作的方面。

在1010，方法可包含由一或多个感测放大器至少部分地基于接收到信令而锁存与所述一或多个地址相关联的第二数据模式。可根据如本文所公开的实例执行1010的操作。在一些实例中，可由如参考图9所描述的一或多个感测放大器930执行1010的操作的方面。

在1015，方法可包含在由所述一或多个感测放大器锁存第二数据模式之后由存储器装置将第一数据模式写入到所述一或多个感测放大器。可根据如本文所公开的实例执行1015的操作。在一些实例中，1015的操作的方面可由如参考图9所描述的写入组件935执行。

在1020，方法可包含由存储器装置至少部分地基于将第一数据模式写入到所述一或多个感测放大器而输出第一数据模式是否匹配于第二数据模式的指示。可根据如本文所公开的实例执行1020的操作。在一些实例中，1020的操作的方面可由如参考图9所描述的指示组件940执行。

在一些实例中，如本文所描述的设备可执行一或多个方法，例如方法1000。所述设备可包含用于执行本公开的以下方面的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)或其任何组合：

方面1：一种方法、设备或非暂时性计算机可读媒体，其包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：在存储器装置处接收指示第一数据模式和存储器装置内的存储器单元的一或多个地址的信令；由一或多个感测放大器至少部分地基于接收到所述信令而锁存与所述一或多个地址相关联的第二数据模式；在由所述一或多个感测放大器锁存所述第二数据模式之后由所述存储器装置将所述第一数据模式写入到所述一或多个感测放大器；以及由所述存储器装置至少部分地基于将所述第一数据模式写入到所述一或多个感测放大器而输出所述第一数据模式是否匹配于所述第二数据模式的指示。

方面2：方面1的方法、设备或非暂时性计算机可读媒体，其中用于输出所述指示的操作、特征、电路系统、逻辑、构件或指令或其任何组合包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：至少部分地基于与写入所述第一数据模式相关联的电流未能满足阈值而输出所述第一数据模式未能匹配于所述第二数据模式的指示。

方面3：方面1至2中任一项的方法、设备或非暂时性计算机可读媒体，其中用于输出所述指示的操作、特征、电路系统、逻辑、构件或指令或其任何组合包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：至少部分地基于与写入所述第一数据模式相关联的电流满足阈值而输出所述第一数据模式匹配于所述第二数据模式的指示。

方面4：方面1至3中任一项的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：使用耦合到所述一或多个感测放大器的电流镜且至少部分地基于与写入所述第一数据模式相关联的电流而产生经放大电流，其中所述第一数据模式是否匹配于所述第二数据模式的所述指示是至少部分地基于所述经放大电流是否满足阈值。

方面5：方面1至4中任一项的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：偏置可操作以与所述一或多个感测放大器耦合的数据线，其中与写入所述第一数据模式相关联的电流至少部分地基于偏置所述数据线而在量值、持续时间或这两个方面增加，且其中所述第一数据模式是否匹配于所述第二数据模式的所述指示是至少部分地基于所述电流是否满足阈值。

方面6：方面5的方法、设备或非暂时性计算机可读媒体，其中用于偏置所述数据线的操作、特征、电路系统、逻辑、构件或指令或其任何组合包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：至少部分地基于存储于所述存储器装置中的第一微调参数而施加第一偏置；以及至少部分地基于存储于所述存储器装置中的第二微调参数而施加第二偏置。

方面7：方面1至6中任一项的方法、设备或非暂时性计算机可读媒体，其进一步包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：激活耦合到所述存储器装置内的存储器阵列的多个排组的字线，其中锁存所述第二数据模式是至少部分地基于激活所述字线；以及产生针对所述多个排组中的每一排组指示所述第一数据模式的至少相应部分是否匹配于所述第二数据模式的至少相应部分的多个信号，其中所述第一数据模式是否匹配于所述第二数据模式的所述指示是至少部分地基于输入所述多个信号。

方面8：方面7的方法、设备或非暂时性计算机可读媒体，其中用于输出所述指示的操作、特征、电路系统、逻辑、构件或指令或其任何组合包含用于以下操作的操作、特征、电路系统、逻辑、构件或指令或其任何组合：至少部分地基于所述多个信号中的每一个指示所述第一数据模式的至少所述相应部分与所述第二数据模式的至少所述相应部分之间的匹配而输出所述第一数据模式匹配于所述第二数据模式的指示；以及至少部分地基于所述多个信号中的一或多个指示所述第一数据模式的至少所述相应部分与所述第二数据模式的至少所述相应部分之间的失配而输出所述第一数据模式未能匹配于所述第二数据模式的指示。

应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自所述方法中的两种或更多种的部分。

描述了一种设备。下文提供如本文中所描述的设备的各方面的概述：

方面9：一种设备，其包含：存储器单元阵列，所述阵列包含字线集合和数字线集合；一或多个感测放大器，其能够操作以与所述数字线集合耦合；数据线，其能够操作以与所述一或多个感测放大器耦合；电路系统，其能够操作以至少部分地基于从所述数据线写入到所述一或多个感测放大器的第一数据与由所述一或多个感测放大器锁存的第二数据之间的失配而产生电流；以及控制器，其能够操作以致使所述设备：至少部分地基于激活所述字线集合的一或多个字线而将所述第二数据锁存到所述一或多个感测放大器；在将所述第二数据锁存到所述一或多个感测放大器之后撤销激活所述一或多个字线；在撤销激活所述一或多个字线之后经由所述数据线将所述第一数据写入到所述一或多个感测放大器；以及至少部分地基于将所述第一数据写入到所述一或多个感测放大器而输出所述第一数据是否匹配于所述第二数据的指示。

方面10：方面9的设备，其中所述电路系统包含：电流镜，其能够操作以：与所述一或多个感测放大器的一或多个节点耦合；以及至少部分地基于与所述一或多个节点耦合而放大与写入所述第一数据相关联的电流，其中所述第一数据是否匹配于所述第二数据的所述指示是至少部分地基于所述经放大电流。

方面11：方面9至10中任一项的设备，其中所述电路系统包含：偏置电路系统，其能够操作以偏置所述数据线以增加与写入所述第一数据相关联的电流的量值、持续时间或这两者，其中所述第一数据是否匹配于所述第二数据的所述指示是至少部分地基于所述电流是否满足阈值。

方面12：方面9至11中任一项的设备，其中所述电路系统包含：顺序逻辑，其能够操作以至少部分地基于与写入所述第一数据相关联的电流是否满足阈值而改变状态，其中所述第一数据是否匹配于所述第二数据的所述指示是至少部分地基于所述顺序逻辑的状态。

方面13：方面12的设备，其中所述顺序逻辑能够操作以：当用于所述顺序逻辑的输入信号改变状态时输出第一逻辑值，所述输入信号经配置以当所述电流满足所述阈值时改变状态；以及当所述电流未能满足所述阈值时输出第二逻辑值。

方面14：方面9至13中任一项的设备，其进一步包含：第二电路系统，其能够操作以接收所述第一数据是否匹配于所述第二数据的多个指示，且输出所述多个指示中的一或多个是否指示所述第一数据未能匹配于所述第二数据的第二指示；以及所述阵列的多个排组，其中所述多个排组中的每一排组对应于所述多个指示中的相应指示。

描述了一种设备。下文提供如本文中所描述的设备的各方面的概述：

方面15：一种设备，其包含：存储器阵列；以及控制器，其能够操作以致使所述设备：接收指示第一数据模式和存储器阵列内的存储器单元的一或多个地址的信令；由一或多个感测放大器至少部分地基于接收到所述信令而锁存与所述一或多个地址相关联的第二数据模式；在由所述一或多个感测放大器锁存所述第二数据模式之后将所述第一数据模式写入到所述一或多个感测放大器；以及至少部分地基于将所述第一数据模式写入到所述一或多个感测放大器而输出所述第一数据模式是否匹配于所述第二数据模式的指示。

方面16：方面15的设备，其中为了输出所述指示，所述控制器能够操作以致使所述设备：至少部分地基于与写入所述第一数据模式相关联的电流未能满足阈值而输出所述第一数据模式未能匹配于所述第二数据模式的指示。

方面17：方面15至16中任一项的设备，其中为了输出所述指示，所述控制器能够操作以致使所述设备：至少部分地基于与写入所述第一数据模式相关联的电流满足阈值而输出所述第一数据模式匹配于所述第二数据模式的指示。

方面18：方面15至17中任一项的设备，其中所述控制器进一步能够操作以致使所述设备：使用耦合到所述一或多个感测放大器的电流镜且至少部分地基于与写入所述第一数据模式相关联的电流而产生经放大电流，其中所述第一数据模式是否匹配于所述第二数据模式的所述指示是至少部分地基于所述经放大电流是否满足阈值。

方面19：方面15至18中任一项的设备，其中所述控制器进一步能够操作以致使所述设备：偏置能够操作以与所述一或多个感测放大器耦合的数据线，其中偏置所述数据线能够操作以增加与写入所述第一数据模式相关联的电流的量值、持续时间或这两者，且其中所述第一数据模式是否匹配于所述第二数据模式的所述指示是至少部分地基于所述电流是否满足阈值。

方面20：方面19的设备，其中所述控制器进一步能够操作以致使所述设备：至少部分地基于存储于所述设备处的第一微调参数而施加第一偏置；以及至少部分地基于存储于所述设备处的第二微调参数而施加第二偏置。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，信号可表示信号的总线，其中所述总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流(例如，电荷、电流电压)的任何电气路径(例如，导电路径)，则组件被视为彼此电子通信(例如，彼此导电接触、彼此连接、彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触、彼此连接、彼此耦合)的组件之间的导电路径可为基于包含所连接组件的装置的操作的开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法(例如，通过导电路径)在所述组件之间传送，在所述闭路关系中，信号能够(例如，通过所述导电路径)在所述组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器隔离两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文所论述的包含存储器阵列的装置可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延材料。可以通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法来进行掺杂。

本文中所论述的开关组件(例如，晶体管)可表示场效应晶体管(FET)，并且可包括包含源极(例如，源极端子)、漏极(例如，漏极端子)及栅极(例如，栅极端子)的三端子组件。端子可通过导电材料(例如，金属、合金)连接到其它电子组件。源极和漏极可为导电的，并且可包括掺杂(例如，重度掺杂、简并)的半导体区。源极和漏极可通过掺杂(例如，轻度掺杂)的半导体区或沟道分隔开。如果沟道是n型(例如，多数载流子为电子)，则FET可称为n型FET。如果沟道为p型(例如，多数载流子为空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，分别将正电压或负电压施加到n型FET或p型FET可使沟道变为导电的。如果大于或等于晶体管的阈值电压的电压施加到晶体管栅极，那么晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，并且不“优选于”或“优于”其它实例。详细描述包含提供对所描述技术的理解的特定细节。然而，可在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则功能可作为一或多个指令(例如，代码)存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。

举例来说，可用处理器，例如DSP、ASIC、FPGA、离散门逻辑、离散晶体管逻辑、离散硬件组件或其它可编程逻辑装置或经设计以执行本文中所描述的功能的其任何组合来实施或执行结合本文中的本公开而描述的各种说明性块及模块。处理器可为微处理器、控制器、微控制器、状态机或任何类型的处理器的实例。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它这类配置)。

如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体与包含促进计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可以由计算机存取的任何可用的媒体。借助于实例，而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可由计算机或处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(digital subscriber line，DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常以磁性方式复制数据，而光盘使用激光以光学方式复制数据。以上各项的组合也包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够制作或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文所述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。