擦除干扰检测方法、修复方法、装置、芯片及电子设备

技术领域

本申请涉及存储芯片技术领域，具体而言，涉及一种擦除干扰检测方法、修复方法、装置、芯片及电子设备。

背景技术

擦除操作是存储器芯片主要的一种操作模式，对于非易失存储器来说，在生命周期中，随着编程擦除的次数增多，往往擦除性能会变差，表现出来的现象就是擦除时间明显变长，容易导致未擦除区域内的数据出现变化，该现象业内称之为擦除干扰，擦除干扰会导致数据产生变化而引起芯片存储数据出错，所以在擦除操作中，擦除干扰的检测和修复不可或缺。

在平衡擦除时间和降低擦除干扰效果两种需求之间，现有厂家普遍选择使用随机地址产生电路在擦除操作中产生随机地址进行擦除干扰检测和修复，但这种擦除干扰检测方式在芯片上电后会产生相同的地址进行擦除干扰检测和修复，主要原因为现有随机地址是基于芯片上电获取的配置信息生成的，而对于芯片而言，上次上电和下次上电并无区别，故在上电后首次擦除干扰的检测和修复的地址是相同的，若芯片在未完成擦除干扰检测和修复的情况下出现掉电，则再次上电后的首次擦除操作只会对同一地址进行擦除干扰的检测和修复处理，无法有效修复掉电前存在擦除干扰问题的存储单元，且在多次掉电行为后擦除干扰现象越发加深，会导致芯片中存在大量出现存储数据出错的存储单元，导致现有的擦除干扰的检测和修复处理的可靠性不足。

针对上述问题，目前尚未有有效的技术解决方案。

发明内容

本申请的目的在于提供一种擦除干扰检测方法、修复方法、装置、芯片及电子设备，以提高擦除干扰检测方法的可靠性。

第一方面，本申请提供了一种擦除干扰检测方法，用于检测芯片是否存在擦除干扰现象，所述检测方法包括以下步骤：

在芯片完成上电后的首次擦除操作中，基于全地址检测进行擦除干扰检测；

在芯片完成上电后的非首次擦除操作中，基于随机检测或轮询检测进行擦除干扰检测。

本申请的擦除干扰检测方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复，能有效提高擦除干扰检测的可靠性、准确性，且在芯片完成上电后的非首次擦除操作中进行擦除干扰的随机检测或轮询检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能保证芯片在上电后长时间运行下的擦除操作能高效进行。

所述的擦除干扰检测方法，其中，所述擦除操作对应的擦除区域的大小与所述随机检测或所述轮询检测的检测区域的大小一致。

上述检测设计方式合理规划了检测对象的大小，如多次擦除操作的擦除区域总和覆盖了整个芯片的存储阵列，合理设计下的随机检测或轮询检测的检测区域总和也能覆盖整个芯片的存储阵列，相当于完成了整个存储阵列的擦除干扰检测，符合芯片检测需求并能保证擦除操作高效进行。

所述的擦除干扰检测方法，其中，所述擦除操作为块擦除或扇区擦除。

所述的擦除干扰检测方法，其中，当所述擦除操作为块擦除时，所述全地址检测的对象为擦除操作对应的块以外的且与该块基于同一个衬底连接的所有块。

所述的擦除干扰检测方法，其中，所述随机检测通过选中随机地址产生电路产生的地址进行。

所述的擦除干扰检测方法，其中，所述轮询检测基于预设顺序选中擦除操作对应的擦除区域以外的地址进行。

第二方面，本申请还提供了一种擦除干扰修复方法，用于检测并修复芯片中的擦除干扰现象，所述修复方法包括：

在芯片完成上电后的首次擦除操作中，基于全地址检测进行擦除干扰检测及修复；

在芯片完成上电后的非首次擦除操作中，基于随机检测或轮询检测进行擦除干扰检测及修复。

本申请的擦除干扰修复方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测及修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来并进行及时修复，能有效提高擦除干扰检测的可靠性、准确性，且在芯片完成上电后的非首次擦除操作中进行擦除干扰的随机检测或轮询检测及修复，能保证芯片在上电后长时间运行下的擦除操作能高效进行。

第三方面，本申请还提供了一种擦除干扰检测装置，用于检测芯片是否存在擦除干扰现象，所述检测装置包括：

第一检测模块，用于在芯片完成上电后的首次擦除操作中，基于全地址检测进行擦除干扰检测；

第二检测模块，用于在芯片完成上电后的非首次擦除操作中，基于随机检测或轮询检测进行擦除干扰检测。

本申请的擦除干扰检测装置在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复，能有效提高擦除干扰检测的可靠性、准确性。

第四方面，本申请还提供了一种存储芯片，所述存储芯片包括控制电路和存储阵列，所述存储芯片基于所述控制电路运行如第一方面提供的检测方法或如第二方面提供的修复方法。

第五方面，本申请还提供了一种电子设备，包括如第四方面提供的存储芯片。

由上可知，本申请提供了一种擦除干扰检测方法、修复方法、装置、芯片及电子设备，其中，擦除干扰检测方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复，能有效提高擦除干扰检测的可靠性、准确性，且在芯片完成上电后的非首次擦除操作中进行擦除干扰的随机检测或轮询检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能保证芯片在上电后长时间运行下的擦除操作能高效进行。

附图说明

图1为本申请实施例提供的擦除干扰检测方法的流程图。

图2为本申请实施例提供的擦除干扰修复方法的流程图。

图3为本申请实施例提供的擦除干扰检测装置的结构示意图。

附图标记：301、计数模块；302、判断模块；303、第一检测模块；304、第二检测模块。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

第一方面，本申请一些实施例提供了一种擦除干扰检测方法，用于检测芯片是否存在擦除干扰现象，检测方法包括以下步骤：

在芯片完成上电后的首次擦除操作中，基于全地址检测进行擦除干扰检测；

在芯片完成上电后的非首次擦除操作中，基于随机检测或轮询检测进行擦除干扰检测。

具体地，本申请实施例的擦除干扰检测方法主要应用在快闪存储器系列芯片中，尤其是nor flash中。

更具体地，nor flash基于阵列设置的存储单元存储数据，存储单元通过外部输入电压（如擦除电压、编程电压）来改变浮栅中电子束缚量以改变MOS管的阈值电压大小（Vth），以改变其存储数据的值（表示为数据0或1）；其中，擦除操作为对一定区域内的存储单元施加擦除电压以将该擦除区域内的存储单元的阈值电压调节至擦除状态对应的电压范围内的执行命令，由于整个存储阵列中的其他区域的存储单元均通过衬底与该擦除区域连接，这些其他区域的存储单元的栅极电压不等于衬底电压，此时栅极和衬底之间存在压差，这个压差会对该阵列其他扇区处于编程状态（表现为数据0）的存储单元产生轻微擦除效果，导致这些存储单元的阈值电压下降至编程校验电压之下，而呈现为弱0状态，甚至将原本数据0转换为数据1，从而导致这些未进行擦除操作中的存储区域中的数据出现变化，这种现象称为擦除干扰，这种现象会导致原本nor flash的存储数据出错，故需要在擦除操作中进行擦除干扰检测及修复。

更具体地，擦除操作包括多个阶段对存储单元施加不同大小擦除电压的erase处理，擦除干扰检测及修复为擦除操作中执行在所有erase处理结束后的处理行为。

更具体地，弱0状态为存储单元的阈值电压略低于或接近数据0的下限阈值电压的状态。

更具体地，擦除干扰检测为针对选中的区域内的每个存储单元进行检测以判断存储单元的数据是否因在前erase行为而出现数据变化的检测行为，该检测过程属于norflash的常用手段，在此不作详述；本申请实施例的擦除干扰检测方法旨在提供一种针对芯片意外掉电而改进的、可靠的擦除干扰检测的选址逻辑，以提高擦除干扰检测的可靠性。

更具体地，本申请实施例的擦除干扰检测方法包含两种选址逻辑，分别用于在芯片完成上电后的首次擦除操作中和在芯片完成上电后的非首次擦除操作中为擦除干扰检测操作提供操作地址，其中，全地址检测为选中芯片中所有地址（即所有存储单元）进行擦除干扰检测，由于该首次擦除的区域必然不会出现因擦除干扰引起的数据变化的问题，故擦除干扰的全地址检测进一步优选为选中芯片中除该上电后的首次擦除的区域以外的所有地址进行擦除干扰检测；随机检测或轮询检测为选中芯片中该轮次（非上电后的首次）擦除的区域以外的局部地址进行擦除干扰检测，其中，随机检测为随机选中局部存储区域进行检测的行为，轮询检测为按照预设顺序选中局部存储区域进行检测的行为，两者均属于现有擦除干扰检测可用的选址检测方式。

对于芯片在未完成擦除干扰修复便意外掉电的情况，本申请实施例的擦除干扰检测方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复，避免了掉电前擦除操作引起的擦除干扰现象未能被及时发现而导致数据出错的问题出现，也避免了掉电前后擦除操作引起的擦除干扰累积过深而导致后续修复时间过长的问题出现，能有效提高擦除干扰检测的可靠性、准确性，且在芯片完成上电后的非首次擦除操作中进行擦除干扰的随机检测或轮询检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能保证芯片在上电后长时间运行下的擦除操作能高效进行。

在一些优选的实施方式中，擦除操作对应的擦除区域的大小与随机检测或轮询检测的检测区域的大小一致。

具体地，将随机检测或轮询检测的检测区域设置为与擦除操作对应的擦除区域的大小一致，能保证擦除干扰检测及修复高效进行，避免擦除干扰检测及修复占用擦除操作中过多时间而导致擦除操作的时间增加；上述检测设计方式合理规划了检测对象的大小，如多次擦除操作的擦除区域总和覆盖了整个芯片的存储阵列，合理设计下的随机检测或轮询检测的检测区域总和也能覆盖整个芯片的存储阵列，相当于完成了整个存储阵列的擦除干扰检测，符合芯片检测需求并能保证擦除操作高效进行。

在一些优选的实施方式中，擦除操作为块擦除或扇区擦除。

具体地，nor flash的擦除操作可分为阵列擦除、块擦除、扇区擦除，其中，阵列擦除为针对阵列芯片中一个存储阵列所有存储单元进行擦除，对于具有多个存储阵列的芯片而言，不同存储阵列的存储单元不位于同一衬底上，故不同存储阵列之间不会产生擦除干扰问题，故在本申请实施例的擦除干扰检测方法中，阵列擦除无需进行擦除干扰检测处理。

需要说明的是，全地址检测、随机检测或轮询检测均为针对擦除操作的区域所在的存储阵列中的存储单元进行检测。

更具体地，将随机检测或轮询检测的检测区域设置为与擦除操作对应的擦除区域的大小一致，则随机检测或轮询检测的对象对应为块或扇区。

在一些优选的实施方式中，当擦除操作为块擦除时，全地址检测的对象为擦除操作对应的块以外的且与该块基于同一个衬底连接的所有块。

具体地，在该实施方式中，全地址检测能在芯片上电后的首次擦除操作中对可能受到擦除干扰的所有块中的存储单元进行擦除干扰检测，能有效避免芯片在该上电行为前的掉电行为产生的擦除干扰影响芯片内数据存储。

在一些优选的实施方式中，随机检测通过选中随机地址产生电路产生的地址进行。

具体地，随机地址产生电路为nor flash中针对擦除干扰修复而设计的地址产生电路，在此不对其电路结构进行赘述，其为基于芯片上电确定的配置信息产随机地址，其在芯片上电后第一次产生的地址一般是固定的，故属于伪随机地址生成电路；对于多次掉电后上电的擦除操作而言，若上电后的首次擦除操作直接采用该随机地址产生电路选中的地址进行擦除干扰检测，基于随机地址产生电路生成的地址进行的首次检测的检测地址均是一致的，无法检测并修复在掉电前产生的擦除干扰的区域，从而导致擦除干扰现象越发严重，若修改已有电路的设计则会导致电路设计成本、面积增加，而本申请实施例的擦除干扰检测方法通过在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复便能有效解决上述问题，且能继续使用随机地址产生电路产生随机地址进行后续的擦除操作中的擦除干扰检测，无需增加随机地址产生电路的复杂度。

在一些优选的实施方式中，轮询检测基于预设顺序选中擦除操作对应的擦除区域以外的地址进行。

具体地，轮询检测为按照芯片运行特性（擦写特性及擦除干扰出现范围的特性）设计地址检测选中顺序进行的擦除干扰检测，如针对编号为n的块进行的擦除操作而言，轮询检测的对象为编号为n+1的块。

基于前述内容可知，本申请实施例的擦除干扰检测方法相当于是基于判断上电后的擦除操作次数或轮次来选择合适的选址检测方式来完成擦除干扰检测，故如图1所示，在一些实施例中，本申请实施例的擦除干扰检测方法的详细执行步骤如下：

A1、获取芯片在上电后执行的擦除操作的次数x；

A2、判断x是否大于1，是则跳转到步骤A4，否则执行步骤A3；

A3、基于全地址检测对执行擦除操作的擦除区域以外的所有存储区域进行擦除干扰检测；

A4、基于随机检测或轮询检测进行擦除干扰检测。

第二方面，本申请一些实施例提供了一种擦除干扰修复方法，用于检测并修复芯片中的擦除干扰现象，修复方法包括：

在芯片完成上电后的首次擦除操作中，基于全地址检测进行擦除干扰检测及修复；

在芯片完成上电后的非首次擦除操作中，基于随机检测或轮询检测进行擦除干扰检测及修复。

具体地，擦除干扰检测及修复包含擦除干扰检测行为和擦除干扰修复行为，其中，擦除干扰修复即为program strong操作，顾名思义为强化编程数据的操作行为，用于将存在擦除干扰现象的存储单元的储存数据再次编程为数据0，即将其阈值电压编程上调至编程校验电压之上。

对于芯片在未完成擦除干扰修复便意外掉电的情况，本申请实施例的擦除干扰修复方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测及修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来并进行及时修复，避免了掉电前擦除操作引起的擦除干扰现象未能被及时发现而导致数据出错的问题出现，也避免了掉电前后擦除操作引起的擦除干扰累积过深而导致后续修复时间过长的问题出现，能有效提高擦除干扰检测的可靠性、准确性，且在芯片完成上电后的非首次擦除操作中进行擦除干扰的随机检测或轮询检测及修复，能保证芯片在上电后长时间运行下的擦除操作能高效进行。

本申请实施例的擦除干扰修复方法相当于是基于判断上电后的擦除操作次数或轮次来选择合适的选址检测方式来完成擦除干扰检测及修复，故如图2所示，在一些实施例中，本申请实施例的擦除干扰修复方法的详细执行步骤如下：

B1、获取芯片在上电后执行的擦除操作的次数x；

B2、判断x是否大于1，是则跳转到步骤B4，否则执行步骤B3；

B3、基于全地址检测对执行擦除操作的擦除区域以外的所有存储区域进行擦除干扰检测及修复；

B4、基于随机检测或轮询检测进行擦除干扰检测及修复。

第三方面，本申请一些实施例还提供了一种擦除干扰检测装置，用于检测芯片是否存在擦除干扰现象，检测装置包括：

第一检测模块303，用于在芯片完成上电后的首次擦除操作中，基于全地址检测进行擦除干扰检测；

第二检测模块304，用于在芯片完成上电后的非首次擦除操作中，基于随机检测或轮询检测进行擦除干扰检测。

本申请实施例的擦除干扰检测装置在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复，能有效提高擦除干扰检测的可靠性、准确性。

在一些优选的实施方式中，如图3所示，检测装置还包括：

计数模块301，用于获取芯片在上电后执行的擦除操作的次数；

判断模块302，用于根据芯片在上电后执行的擦除操作的次数判断当前擦除操作是否为芯片完成上电后的首次擦除操作。

在一些优选的实施方式中，本申请实施例的擦除干扰检测装置用于执行上述第一方面提供的擦除干扰检测方法。

第四方面，本申请一些实施例还提供了一种存储芯片，存储芯片包括控制电路和存储阵列，存储芯片基于控制电路运行如第一方面提供的检测方法或如第二方面提供的修复方法。

第五方面，本申请一些实施例还提供了一种电子设备，包括如第四方面提供的存储芯片。

综上，本申请实施例提供了一种擦除干扰检测方法、修复方法、装置、芯片及电子设备，其中，擦除干扰检测方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复，能有效提高擦除干扰检测的可靠性、准确性，且在芯片完成上电后的非首次擦除操作中进行擦除干扰的随机检测或轮询检测以对存在擦除干扰问题的存储单元进行擦除干扰修复，能保证芯片在上电后长时间运行下的擦除操作能高效进行。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。