半导体装置以及半导体存储装置

[相关申请的参照]

本申请享受以日本专利申请2022-045940号(申请日：2022年3月22日)为基础申请的优先权。本申请通过参考此基础申请包括基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置以及半导体存储装置。

背景技术

使用具有位线、字线及与它们连接的存储单元(晶体管及电容器)的半导体存储装置。通过选择位线和字线并施加电压，能够向存储单元写入、读出数据。

发明内容

本发明所要解决的技术问题在于，提供一种能够抑制可靠性的降低的半导体装置以及半导体存储装置。

实施方式的半导体装置具备：氧化物半导体层，沿第一方向延伸；栅极电极，在与第一方向交叉的第二方向上与氧化物半导体层重叠；栅极绝缘膜，设置于栅极电极与氧化物半导体层之间；第一导电层，在第一方向上设置于氧化物半导体层之上，并且包含导电性氧化物；第二导电层，在第一方向上设置于第一导电层之上，并且包含金属元素；第一保护膜，与第二导电层的侧面相接；以及第二保护膜，与第一导电层的侧面或上表面的至少一部分相接。第一保护膜及第二保护膜分别包含与第二导电层相比、氧的扩散系数小的材料。

附图说明

图1是用于说明存储单元阵列的电路结构例的电路图。

图2是用于说明半导体存储装置的结构例的剖面示意图。

图3是用于说明存储单元阵列的结构例的剖面示意图。

图4是用于说明存储单元阵列的第一结构例的剖面示意图。

图5是用于说明第一结构例的制造方法例的剖面示意图。

图6是用于说明第一结构例的制造方法例的剖面示意图。

图7是用于说明第一结构例的制造方法例的剖面示意图。

图8是用于说明第一结构例的制造方法例的剖面示意图。

图9是用于说明第一结构例的制造方法例的剖面示意图。

图10是用于说明第一结构例的制造方法例的剖面示意图。

图11是用于说明第一结构例的制造方法例的剖面示意图。

图12是用于说明第一结构例的制造方法例的剖面示意图。

图13是用于说明存储单元阵列的第二结构例的剖面示意图。

图14是用于说明存储单元阵列的第二结构例的剖面示意图。

图15是用于说明第二结构例的制造方法例的剖面示意图。

图16是用于说明第二结构例的制造方法例的剖面示意图。

图17是用于说明存储单元阵列的第三结构例的剖面示意图。

图18是用于说明第三结构例的制造方法例的剖面示意图。

图19是用于说明第三结构例的制造方法例的剖面示意图。

图20是用于说明第三结构例的制造方法例的剖面示意图。

图21是用于说明第三结构例的制造方法例的剖面示意图。

图22是用于说明第三结构例的制造方法例的剖面示意图。

图23是用于说明第三结构例的制造方法例的剖面示意图。

图24是用于说明第三结构例的制造方法例的剖面示意图。

图25是用于说明存储单元阵列的第四结构例的剖面示意图。

图26是用于说明第四结构例的制造方法例的剖面示意图。

图27是用于说明第四结构例的制造方法例的剖面示意图。

图28是用于说明第四结构例的制造方法例的剖面示意图。

图29是用于说明第四结构例的制造方法例的剖面示意图。

图30是用于说明第四结构例的制造方法例的剖面示意图。

图31是用于说明第四结构例的制造方法例的剖面示意图。

图32是用于说明第四结构例的制造方法例的剖面示意图。

图33是用于说明存储单元阵列的第五结构例的剖面示意图。

图34是用于说明第五结构例的制造方法例的剖面示意图。

图35是用于说明第五结构例的制造方法例的剖面示意图。

图36是用于说明第五结构例的制造方法例的剖面示意图。

图37是用于说明第五结构例的制造方法例的剖面示意图。

图38是用于说明第五结构例的制造方法例的剖面示意图。

图39是用于说明第五结构例的制造方法例的剖面示意图。

图40是用于说明第五结构例的制造方法例的剖面示意图。

图41是用于说明存储单元阵列的第六结构例的剖面示意图。

图42是用于说明存储单元阵列的第六结构例的剖面示意图。

图43是用于说明第六结构例的制造方法例的剖面示意图。

图44是用于说明第六结构例的制造方法例的剖面示意图。

图45是用于说明第六结构例的制造方法例的剖面示意图。

图46是用于说明第六结构例的制造方法例的剖面示意图。

图47是用于说明存储单元阵列的第七结构例的剖面示意图。

图48是用于说明存储单元阵列的第七结构例的剖面示意图。

图49是用于说明存储单元阵列的第七结构例的剖面示意图。

图50是用于说明存储单元阵列的第七结构例的剖面示意图。

图51是用于说明存储单元阵列的第七结构例的剖面示意图。

图52是用于说明存储单元阵列的第七结构例的剖面示意图。

图53是用于说明存储单元阵列的第七结构例的剖面示意图。

图54是用于说明存储单元阵列的第七结构例的剖面示意图。

图55是用于说明存储单元阵列的第七结构例的剖面示意图。

图56是用于说明第七结构例的制造方法例的剖面示意图。

图57是用于说明第七结构例的制造方法例的剖面示意图。

图58是用于说明存储单元阵列的第八结构例的剖面示意图。

图59是用于说明存储单元阵列的第八结构例的剖面示意图。

图60是用于说明第八结构例的制造方法例的剖面示意图。

图61是用于说明第八结构例的制造方法例的剖面示意图。

图62是用于说明第八结构例的制造方法例的剖面示意图。

图63是用于说明第八结构例的制造方法例的剖面示意图。

图64是用于说明第八结构例的制造方法例的剖面示意图。

图65是用于说明第八结构例的制造方法例的剖面示意图。

图66是用于说明存储单元阵列的第九结构例的剖面示意图。

图67是用于说明存储单元阵列的第九结构例的剖面示意图。

图68是用于说明存储单元阵列的第九结构例的剖面示意图。

图69是用于说明存储单元阵列的第九结构例的剖面示意图。

图70是用于说明存储单元阵列的第九结构例的剖面示意图。

图71是用于说明存储单元阵列的第九结构例的剖面示意图。

图72是用于说明存储单元阵列的第九结构例的剖面示意图。

图73是用于说明存储单元阵列的第九结构例的剖面示意图。

图74是用于说明第九结构例的制造方法例的剖面示意图。

图75是用于说明第九结构例的制造方法例的剖面示意图。

[附图标记说明]

10…半导体基板，11…电路，20…电容器，21…导电体，22…绝缘膜，23…导电体，24…导电体，25…导电体，32…导电性氧化物层，33…导电体，34…绝缘层，35…绝缘层，40…场效应晶体管，41…氧化物半导体层，41a…凸部，42…导电层，43…绝缘层，45…绝缘层，46…绝缘层，51…导电性氧化物层，51a…凸部，51b…凸部，52…导电层，53…绝缘层，54…保护膜，55…保护膜，56…保护膜，57…导电层，57a…凸部，57b…凸部，58…层，63…绝缘层，411…侧面，431…侧面，511…凹凸面，511a…表面，511b…表面，511c…表面。

具体实施方式

以下，参照附图对实施方式进行说明。附图中记载的各结构要素的厚度与平面尺寸的关系、各结构要素的厚度的比率等有时与实物不同。上下方向有时与按照重力加速度的上下方向不同。另外，在实施方式中，对实质上相同的结构要素标注相同的附图标记并适当省略说明。

在本说明书中，“连接”不仅包括物理连接，也包括电连接，除了特别指定的情况以外，不仅包括直接连接，也包括间接连接。

实施方式的半导体存储装置是动态随机存取存储器(DRAM)，具有存储单元阵列。

图1是用于说明存储单元阵列的电路结构例的电路图。图1图示出多个存储单元MC、多个字线WL(字线WL

多个存储单元MC在矩阵方向上排列，形成存储单元阵列。各个存储单元MC具备作为场效应晶体管(FET)的存储晶体管MTR和存储电容器MCP。存储晶体管MTR的栅极与对应的字线WL连接，源极或漏极中的一方与对应的位线BL连接。存储电容器MCP的一方的电极与存储晶体管MTR的源极或者漏极的另一方连接，另一方的电极与未图示的供给特定的电位的电源线连接。存储单元MC能够通过字线WL对存储晶体管MTR的开关而从位线BL向存储电容器MCP蓄积电荷而保持数据。多个存储单元MC的数量并不限定于图1所示的数量。

图2是用于说明半导体存储装置的结构例的剖面示意图，表示包含半导体存储装置的Y轴和与Y轴正交的Z轴的Y-Z剖面的一部分。

图2所示的半导体存储装置具备半导体基板10、电路11、导电体21、绝缘膜22、导电体23、导电体24、导电体25、导电性氧化物层32、导电体33、绝缘层34、绝缘层35、氧化物半导体层41、导电层42、绝缘层43、绝缘层45、导电性氧化物层51、导电层52以及绝缘层63。

电路11例如构成读出放大器等周边电路。电路11例如具有P沟道型场效应晶体管(Pch-FET)、N沟道型场效应晶体管(Nch-FET)等场效应晶体管。电路11的场效应晶体管能够使用例如单晶硅基板等半导体基板10来形成，Pch-FET以及Nch-FET在半导体基板10具有沟道区域、源极区域以及漏极区域。此外，半导体基板10也可以具有P型的导电型。另外，为了方便起见，图2图示了电路11的场效应晶体管。

导电体21、绝缘膜22、导电体24以及导电体25形成电容器20。电容器20是存储器单元MC的存储电容器MCP。图2图示了4个电容器20，但电容器20的数量并不限定于4个。

电容器20是所谓的柱型电容器、圆筒型电容器等三维电容器。导电体21具有作为存储电容器MCP的第一电极的功能。绝缘膜22具有作为存储电容器MCP的电介质层的功能。导电体23具有作为存储电容器MCP的第二电极的功能。导电体24设置在导电体21与绝缘膜22之间。导电体25设置在绝缘膜22与绝缘层34之间以及绝缘膜22与导电体23之间。

导电体21例如包含非晶硅等材料。绝缘膜22例如包含氧化铪等材料。导电体23、导电体24以及导电体25例如包含钨、氮化钛等材料。

导电性氧化物层32设置在导电体21之上。导电性氧化物层32例如包含铟-锡-氧化物(ITO)等金属氧化物。

导电体33与电路11电连接。导电体33具有作为通孔的功能。导电体33例如包含铜。

绝缘层34例如设置在多个电容器20之间。绝缘层34例如包含硅和氧。

绝缘层35设置在绝缘层34之上。绝缘层35例如包含硅和氮。

氧化物半导体层41、导电层42及绝缘层43形成场效应晶体管40。场效应晶体管40是存储器单元MC的存储晶体管MTR。场效应晶体管40设置在电容器20的上方。

氧化物半导体层41例如是沿Z轴方向延伸的柱状体。氧化物半导体层41形成场效应晶体管40的沟道。氧化物半导体层41例如包含铟(In)。氧化物半导体层41例如包含氧化铟和氧化镓、氧化铟和氧化锌、或者氧化铟和氧化锡。作为一例，包含含有铟、镓和锌的氧化物(铟-镓-锌-氧化物)的、所谓的IGZO(InGaZnO)。

氧化物半导体层41的Z轴方向的一端经由导电性氧化物层51与导电层52连接，作为场效应晶体管40的源极或漏极的一方发挥功能，另一端与导电性氧化物层32连接，作为场效应晶体管40的源极或漏极的另一方发挥功能。此时，导电性氧化物层32设置在电容器20的导电体21与场效应晶体管40的氧化物半导体层41之间，作为场效应晶体管40的源极电极或漏电极的另一方发挥功能。导电性氧化物层32与场效应晶体管40的氧化物半导体层41同样地包含金属氧化物，因此能够降低场效应晶体管40与导电性氧化物层32的连接电阻。

导电层42在Y轴方向上延伸。导电层42在X-Y平面上隔着绝缘层43与氧化物半导体层41重叠。导电层42形成场效应晶体管40的栅极电极，并且形成字线WL。导电层42例如包含金属、金属化合物或半导体。导电层42例如包含选自由钨(W)、钛(Ti)、氮化钛(TiN)、钼(Mo)、钴(Co)及钌(Ru)构成的组中的至少一种材料。导电层42与导电体33连接。

绝缘层43在X-Y平面中设置于氧化物半导体层41与导电层42之间。绝缘层43形成场效应晶体管40的栅极绝缘膜。绝缘层43例如包含硅和氧或氮。

场效应晶体管40是栅极电极包围沟道而配置的、所谓的围栅晶体管(SGT：Surrounding Gate Transistor)。通过SGT能够减小半导体存储装置的面积。

具有包括氧化物半导体的沟道层的场效应晶体管的截止漏电流低于在半导体基板10中设置的场效应晶体管的截止漏电流。由此，例如能够较长地保持存储单元MC所保持的数据，因此能够减少刷新(refresh)动作的次数。另外，具有包含氧化物半导体的沟道层的场效应晶体管能够通过低温工艺形成，因此能够抑制对电容器20施加热应力。

绝缘层45例如设置在多个场效应晶体管40之间。绝缘层45例如包含硅和氧。

导电性氧化物层51设置在氧化物半导体层41之上。导电性氧化物层51是包含导电性氧化物的导电层。导电性氧化物层51例如包含铟-锡-氧化物(ITO)等金属氧化物。

导电性氧化物层51与场效应晶体管40的氧化物半导体层41相接地设置，作为场效应晶体管40的源电极或漏电极的一方发挥功能。导电性氧化物层51例如包含铟-锡-氧化物(ITO)等金属氧化物。导电性氧化物层51与氧化物半导体层41同样地包含金属氧化物，因此能够降低场效应晶体管40与导电性氧化物层51的连接电阻。

导电层52设置在导电性氧化物层51的至少一部分之上。导电层52形成与未图示的位线BL电连接的电极。导电层52包含金属元素。导电层52例如包含钨、氮化钛等材料。

导电层52在场效应晶体管40的上方与导电性氧化物层51相接地设置，经由导电性氧化物层51与场效应晶体管40的氧化物半导体层41连接。导电性氧化物层51作为场效应晶体管40的源电极或漏电极的一方发挥功能。导电层52经由位线BL与电路11中的感测放大器电连接。

绝缘层63例如设置在具有导电性氧化物层51和导电层52的层叠之间。绝缘层63例如包含硅和氧。

图3是用于说明存储单元阵列的结构例的剖面示意图，是图2的局部放大图。在图3所示的结构例的情况下，在后工序中，氧经由导电性氧化物层51从氧化物半导体层41脱落。另外，在图3所示的结构例的情况下，导电层52容易氧化。这些成为场效应晶体管40的动作不良的原因，使半导体存储装置的可靠性降低。

与此相对，本实施方式的半导体存储装置的存储单元阵列具有对导电性氧化物层51和导电层52中的至少一个进行保护的至少一个保护膜。由此，能够抑制半导体存储装置的可靠性的降低。以下对具有保护膜的存储单元阵列的具体结构例进行说明。

(存储单元阵列的第一结构例)

图4是用于说明存储单元阵列的第一结构例的剖面示意图。图4表示存储单元阵列的Y-Z剖面的一部分。图4所示的存储单元阵列除了图3所示的结构要素以外，还具备绝缘层53、保护膜54、保护膜55。关于与图2以及图3相同的部分，能够适当引用图2以及图3的说明。

绝缘层53设置在导电层52之上。绝缘层53例如包含硅和氧。绝缘层53也可以不必设置。

保护膜54与导电层52的侧面以及绝缘层53的侧面相接。保护膜54也与导电性氧化物层51的一部分的上表面相接。保护膜54优选氧的扩散系数比导电层52和导电性氧化物层51小。由此，能够抑制导电层52的氧化。保护膜54包含硅和氧或氮中的至少任一种，或者包含钛、钌和铱中的至少一种和氧。

保护膜55与导电性氧化物层51的侧面、保护膜54的侧面以及绝缘层53的上表面相接。保护膜55优选与导电层52和导电性氧化物层51相比、氧的扩散系数小。由此，能够抑制氧经由导电性氧化物层51从氧化物半导体层41脱出。保护膜55包含硅与氧或氮中的至少任一种，或者包含钛、钌及铱中的至少一种和氧。

接着，参照图5至图12对第一结构例的制造方法例进行说明。图5至图12是用于说明第一结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，对从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。

首先，在如图5所示那样形成了场效应晶体管40之后，如图6所示，依次形成导电性氧化物层51、导电层52及绝缘层53。导电性氧化物层51和导电层52例如可以使用溅射或原子层沉积法(ALD)来形成。绝缘层53例如能够使用化学气相沉积法(CVD)来形成。

接着，如图7所示，对绝缘层53进行加工而使导电层52的一部分露出。绝缘层53例如能够通过使用光刻技术在绝缘层53的一部分之上形成掩模、并通过使用了该掩模的蚀刻将绝缘层53的露出部局部地去除来进行加工。作为蚀刻的例子，列举出干式蚀刻、湿式蚀刻等。

接着，如图8所示，通过将绝缘层53用作掩模的蚀刻，去除导电层52的露出部，由此使导电性氧化物层51的一部分露出。作为蚀刻的例子，列举出干式蚀刻、湿式蚀刻等。

接下来，如图9所示，形成覆盖导电性氧化物层51、导电层52及绝缘层53的保护膜54。保护膜54例如能够使用CVD、ALD来形成。

接着，如图10所示，通过在厚度方向上去除保护膜54的一部分，在使与绝缘层53的侧面及导电层52的侧面相接的保护膜54的另一部分残存的状态下使导电性氧化物层51的一部分露出，然后，去除导电性氧化物层51的露出部。保护膜54例如能够通过反应性离子蚀刻(RIE)局部地去除。导电性氧化物层51例如能够通过反应性离子蚀刻、干式蚀刻或湿式蚀刻局部地去除。

然后，通过在氧化性气氛下进行热处理，能够经由导电性氧化物层51向氧化物半导体层41导入氧。氧化性气氛包含例如氧、臭氧、或水蒸气等。进而，也可以在氮气氛下进行热处理。进而，也可以在氮气氛下进行热处理。

接着，如图11所示，形成覆盖导电性氧化物层51的侧面的保护膜55。通过形成保护膜55，能够抑制在热处理后氧从氧化物半导体层41脱出。保护膜55例如能够使用CVD、ALD来形成。保护膜55形成为也将保护膜54的侧面以及绝缘层53的上表面覆盖。

也可以如图12所示那样在保护膜55之上形成保护膜56。保护膜56例如包含铝和氧。保护膜56优选与导电层52和导电性氧化物层51相比、氧的扩散系数小。通过形成保护膜56，例如能够抑制氢在后续工序中侵入到导电性氧化物层51。保护膜56例如能够使用CVD、溅射或ALD来形成。

然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第一结构例的制造方法例的说明。

(存储单元阵列的第二结构例)

图13以及图14是用于说明存储单元阵列的第二结构例的剖面示意图。图13及图14所示的存储单元阵列除了图4所示的结构要素以外，还具备导电层57。对于与图4相同的部分，能够适当引用图4的说明。

导电层57设置在导电性氧化物层51与导电层52之间。导电层57例如是金属化合物层，例如包含钛和氮。通过形成导电层57，能够抑制氧从导电性氧化物层51向导电层52的扩散。

图13所示的导电层52的侧面及导电层57的侧面与保护膜54相接，但并不限定于此，也可以如图14所示那样在导电层57的一部分之上设置导电层52，导电层52的侧面与保护膜54相接，导电层57的侧面与保护膜55相接。由此，能够增加导电性氧化物层51与导电层57的接触面积。

接着，参照图15和图16对第二结构例的制造方法例进行说明。图15和图16是用于说明第二结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，对从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。此外，对于与第一结构例的制造方法例相同的部分，省略说明，能够适当引用第一结构例的制造方法例的说明。

首先，在形成场效应晶体管40之后，依次形成导电性氧化物层51、导电层57、导电层52及绝缘层53。导电层57例如能够使用溅射或ALD来形成。

在图13所示的结构的情况下，接下来，如图15所示，对绝缘层53、导电层52以及导电层57进行加工而使导电性氧化物层51的一部分露出。例如能够通过使用光刻技术在绝缘层53的一部分之上形成掩模、并通过使用了该掩模的蚀刻将绝缘层53、导电层52以及导电层57的露出部局部地去除、而进行加工。作为蚀刻的例子，列举出干式蚀刻、湿式蚀刻等。

在图14所示的结构的情况下，如图16所示，对绝缘层53以及导电层52进行加工而使导电层57的一部分露出。

然后，通过与第一结构例的制造方法例相同的工序来形成保护膜54，在图13所示的结构的情况下，对导电性氧化物层51进行加工。在图14所示的结构的情况下，对导电层57和导电性氧化物层51进行加工。然后，形成保护膜55，进而形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第二结构例的制造方法例的说明。

(存储单元阵列的第三结构例)

图17是用于说明存储单元阵列的第三结构例的剖面示意图。对于与图4相同的部分，能够适当引用图4的说明。以下对与图4不同的部分进行说明。

绝缘层64设置在绝缘层45的一部分之上。绝缘层64例如在Y轴方向上设置于多个导电性氧化物层51之间。绝缘层64例如包含硅和氧。

导电性氧化物层51具有凹凸面(台阶面)511。凹凸面511的至少一部分与保护膜55相接。凹凸面511具有表面511a、表面511b以及表面511c。表面511a在Y轴方向上延伸，并且与保护膜55相接。表面511b从表面511a的端部沿Z轴方向延伸，并且与保护膜55相接。表面511c从表面511b的端部沿Y轴方向延伸，并且与导电层57相接。

从Z轴方向观察，导电层52及绝缘层53与氧化物半导体层41部分地重叠。导电层52及绝缘层53的其他的说明能够适当引用第一结构例以及第二结构例的说明。

保护膜55分别与表面511a及表面511b相接。保护膜55的其他说明能够适当引用第一结构例和第二结构例的说明。

导电层57设置在导电性氧化物层51与导电层52之间。导电层57例如包含钛和氮。通过形成导电层57，能够抑制氧从导电性氧化物层51向导电层52的扩散。导电层57的其他的说明能够适当引用第二结构例的说明。

通过如图17所示那样在导电性氧化物层51形成凹凸面511，能够增加导电性氧化物层51的表面积。因此，在向氧化物半导体层41供给氧的工序中，能够容易经由导电性氧化物层51向氧化物半导体层41供给氧。

接着，参照图18至图24对第三结构例的制造方法例进行说明。图18至图24是用于说明第三结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，对从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。此外，对于与第一结构例或第二结构例的制造方法例相同的部分，省略说明，能够适当引用它们的制造方法例的说明。

在形成场效应晶体管40之后，形成覆盖绝缘层45以及场效应晶体管40的绝缘层64，并局部地去除绝缘层64，由此如图18所示那样使氧化物半导体层41的上表面以及绝缘层43的上表面露出。绝缘层64例如能够使用CVD来形成。进而，绝缘层64例如能够通过使用光刻技术在绝缘层64的一部分之上形成掩模、并通过使用了该掩模的蚀刻局部地去除绝缘层64的露出部来进行加工。作为蚀刻的例子，列举出干式蚀刻、湿式蚀刻等。

接着，形成覆盖绝缘层64的上表面、氧化物半导体层41的上表面和绝缘层43的上表面的导电性氧化物层51，并在厚度方向上去除导电性氧化物层51的一部分，由此如图19所示那样使绝缘层64的上表面露出。导电性氧化物层51例如可使用反应性离子蚀刻或CMP而局部地去除。

接下来，如图20所示，在绝缘层64之上以及导电性氧化物层51之上依次形成导电层57、导电层52及绝缘层53。导电层57、导电层52及绝缘层53能够通过与第二结构例的制造方法例相同的方法形成。

接着，对绝缘层53进行加工而使导电层52的一部分露出，通过使用绝缘层53作为掩模的蚀刻，去除导电层52的露出部，由此如图21所示那样使导电层57的一部分露出。导电层52及绝缘层53能够通过与第一结构例的制造方法例相同的方法进行加工。

接下来，如图22所示，形成覆盖导电层52、绝缘层53以及导电层57的保护膜54。保护膜54例如可以通过与第一结构例和第二结构例的制造方法例相同的方法形成。

接着，在厚度方向上去除保护膜54的一部分，由此在使与导电层52的侧面及绝缘层53的侧面相接的保护膜54的另一部分残存的状态下使导电性氧化物层51的一部分及绝缘层64的露出部的一部分露出，之后，如图23所示那样去除导电性氧化物层51的露出部的一部分及绝缘层64的露出部的一部分，由此形成表面511a、表面511b及表面511c。保护膜54例如能够通过反应性离子蚀刻而局部地去除。导电性氧化物层51及绝缘层64例如能够通过反应性离子蚀刻、干式蚀刻或湿式蚀刻而局部地去除。

然后，通过在氧化性气氛下进行热处理，能够经由导电性氧化物层51向氧化物半导体层41导入氧。氧化性气氛包含例如氧、臭氧、或水蒸气等。进而，也可以在氮气氛下进行热处理。

接下来，如图24所示，形成覆盖导电性氧化物层51的表面511a以及表面511b的保护膜55。通过形成保护膜55，能够抑制热处理后氧经由导电性氧化物层51从氧化物半导体层41脱出。保护膜55例如能够使用CVD来形成。

然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第三结构例的制造方法例的说明。

(存储单元阵列的第四结构例)

图25是用于说明存储单元阵列的第四结构例的剖面示意图。对于与图4相同的部分，能够适当引用图4的说明。以下对与图4不同的部分进行说明。

导电性氧化物层51的侧面的至少一部分与绝缘层43相接。导电性氧化物层51具有凹凸面511。凹凸面511具有表面511a、表面511b以及表面511c。表面511a在Y轴方向上延伸，并且与保护膜55相接。表面511b从表面511a的端部沿Z轴方向延伸，并且与保护膜55相接。表面511c从表面511b的端部沿Y轴方向延伸，并且与导电层57相接。

导电层52及绝缘层53设置在导电层57的上表面的一部分之上。从Z轴方向观察，导电层52及绝缘层53与氧化物半导体层41部分地重叠。导电层52及绝缘层53的其他的说明能够适当引用第一结构例的说明。

保护膜55分别与表面511a以及表面511b相接。保护膜55的其他的说明能够适当引用第一结构例至第三结构例的说明。

导电层57设置在导电性氧化物层51与导电层52之间。导电层57例如包含钛和氮。通过形成导电层57，能够抑制氧从导电性氧化物层51向导电层52的扩散。导电层57的其他的说明能够适当引用第二结构例的说明。

通过如图25所示那样在导电性氧化物层51形成凹凸面511，能够增加导电性氧化物层51的表面积。因此，在向氧化物半导体层41供给氧的工序中，能够容易经由导电性氧化物层51向氧化物半导体层41供给氧。

接着，参照图26至图32对第四结构例的制造方法例进行说明。图26至图32是用于说明第四结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，对从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。此外，对于与第一结构例至第三结构例的制造方法例相同的部分，省略说明，能够适当引用这些制造方法例的说明。

如图26所示，与场效应晶体管40一起在氧化物半导体层41之上形成凹部D1，然后形成覆盖绝缘层45、绝缘层43及凹部D1的导电性氧化物层51，并将导电性氧化物层51的一部分在厚度方向上去除，由此如图27所示那样使绝缘层45的上表面露出。凹部D1能够通过在形成场效应晶体管40的氧化物半导体层41时将氧化物半导体层41的一部分从与绝缘层45的上表面相同的高度沿厚度方向进一步去除而形成。氧化物半导体层41例如能够使用反应性离子蚀刻或CMP局部地去除。

接下来，如图28所示，在绝缘层45之上、绝缘层43之上、以及导电性氧化物层51之上依次形成导电层57、导电层52及绝缘层53。导电层57、导电层52及绝缘层53能够通过与第二结构例的制造方法例相同的方法形成。

接着，对绝缘层53进行加工而使导电层52的一部分露出，通过使用绝缘层53作为掩模的蚀刻，去除导电层52的露出部，由此如图29所示那样使导电层57的一部分露出。导电层52及绝缘层53能够通过与第一结构例的制造方法例相同的方法进行加工。

接下来，如图30所示，形成覆盖导电层52、绝缘层53以及导电层57的保护膜54。保护膜54例如可以通过与第一结构例至第三结构例的制造方法例相同的方法形成。

接下来，如图31所示，在厚度方向上去除保护膜54的一部分，由此使与导电层52的侧面以及绝缘层53的侧面相接的保护膜54的另一部分残留。之后，去除导电层57的一部分而使导电性氧化物层51的一部分及绝缘层45的一部分露出。进而，通过去除导电性氧化物层51的露出部的一部分及绝缘层45的露出部的一部分，形成表面511a、表面511b及表面511c。保护膜54例如能够通过反应性离子蚀刻而局部地去除。导电性氧化物层51及绝缘层45例如可通过反应性离子蚀刻、干式蚀刻或湿式蚀刻而局部地去除。

然后，通过在氧化性气氛下进行热处理，能够经由导电性氧化物层51向氧化物半导体层41导入氧。氧化性气氛包含例如氧、臭氧、或水蒸气等。进而，也可以在氮气氛下进行热处理。

接着，如图32所示，形成将导电性氧化物层51的表面511a以及表面511b覆盖的保护膜55。通过形成保护膜55，能够抑制热处理后氧经由导电性氧化物层51从氧化物半导体层41脱出。保护膜55例如能够使用CVD来形成。

然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第四结构例的制造方法例的说明。

(存储单元阵列的第五结构例)

图33是用于说明存储单元阵列的第五结构例的剖面示意图。对于与图4相同的部分，能够适当引用图4的说明。以下对与图4不同的部分进行说明。

导电性氧化物层51的侧面的至少一部分与绝缘层43相接。导电性氧化物层51具有凹凸面511。凹凸面511具有表面511a、表面511b以及表面511c。表面511a在Y轴方向上延伸，并且与保护膜55相接。表面511b从表面511a的端部沿Z轴方向延伸，并且与保护膜55相接。表面511c从表面511b的端部沿Y轴方向延伸，并且与保护膜54及导电层57相接。

导电层52及绝缘层53设置在导电层57的上表面的一部分之上。从Z轴方向观察，导电层52及绝缘层53与氧化物半导体层41部分地重叠。导电层52及绝缘层53的其他的说明能够适当引用第一结构例的说明。

保护膜55分别与表面511a及表面511b相接。保护膜55的其他的说明能够适当引用第一结构例至第四结构例的说明。

导电层57设置在导电性氧化物层51与导电层52之间。导电层57例如包含钛和氮。通过形成导电层57，能够抑制氧从导电性氧化物层51向导电层52的扩散。导电层57的其他的说明能够适当引用第二结构例的说明。

通过如图33所示那样在导电性氧化物层51形成凹凸面511，并且使导电性氧化物层51以与绝缘层43、保护膜54相接的方式延伸，由此能够增加导电性氧化物层51的表面积。因此，在向氧化物半导体层41供给氧的工序中，能够容易经由导电性氧化物层51向氧化物半导体层41供给氧。

接着，参照图34至图40对第五结构例的制造方法例进行说明。图34至图40是用于说明第五结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，对从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。此外，对于与第一结构例至第四结构例的制造方法例相同的部分，省略说明，能够适当引用它们的制造方法例的说明。

如图34所示，与场效应晶体管40一起在氧化物半导体层41之上形成凹部D1，之后，如图35所示，形成覆盖绝缘层45、绝缘层43以及凹部D1的导电性氧化物层51。凹部D1能够通过在形成场效应晶体管40的氧化物半导体层41时将氧化物半导体层41的一部分从与绝缘层45的上表面相同的高度沿厚度方向进一步去除而形成。氧化物半导体层41例如能够使用反应性离子蚀刻或CMP局部地去除。

接下来，如图36所示，在导电性氧化物层51之上依次形成导电层57、导电层52及绝缘层53。导电层57、导电层52及绝缘层53能够通过与第二结构例的制造方法例相同的方法形成。

接着，对绝缘层53进行加工而使导电层52的一部分露出，通过使用绝缘层53作为掩模的蚀刻，来去除导电层52及导电层57的露出部，由此如图37所示那样使导电性氧化物层51的一部分露出。导电层52及绝缘层53能够通过与第一结构例的制造方法例相同的方法进行加工。

接着，如图38所示，形成覆盖导电性氧化物层51、导电层52、绝缘层53以及导电层57的保护膜54。保护膜54例如可以通过与第一结构例至第四制造方法例相同的方法进行加工。

接着，如图39所示，在厚度方向上去除保护膜54的一部分，由此在使与导电层52、绝缘层53以及导电层57各自的侧面相接的保护膜54的另一部分残留的状态下，使导电性氧化物层51的一部分露出。之后，去除导电性氧化物层51的一部分而使绝缘层45的一部分露出。进而，通过去除导电性氧化物层51的露出部的一部分及绝缘层45的露出部的一部分，形成表面511a、表面511b及表面511c。保护膜54例如能够通过反应性离子蚀刻而局部地去除。导电性氧化物层51及绝缘层45例如能够通过反应性离子蚀刻、干式蚀刻或湿式蚀刻而局部地去除。

然后，通过在氧化性气氛下进行热处理，能够经由导电性氧化物层51向氧化物半导体层41导入氧。氧化性气氛包含例如氧、臭氧、或水蒸气等。进而，也可以在氮气氛下进行热处理。

接下来，如图40所示，形成覆盖导电性氧化物层51的表面511a以及表面511b的保护膜55。通过形成保护膜55，能够抑制氧从氧化物半导体层41脱出。保护膜55例如可以通过与第一结构例至第四结构例的制造方法例相同的方法形成。

然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第五结构例的制造方法例的说明。

(存储单元阵列的第六结构例)

图41以及图42是用于说明存储单元阵列的第六结构例的剖面示意图。存储单元阵列的第六结构例不具有图4所示的绝缘层53及保护膜55，还具备导电层57。对于与图4相同的部分，能够适当引用图4的说明。以下对与图4不同的部分进行说明。

导电性氧化物层51的侧面与绝缘层63相接。导电性氧化物层51的上表面与导电层57和保护膜54相接。另外，如图42所示，导电性氧化物层51的上表面也可以不与保护膜54相接。导电性氧化物层51的其他的说明能够适当引用第一结构例的说明。

导电层52的上表面与绝缘层63相接，导电层52的侧面与保护膜54相接。导电层52的其他的说明能够适当引用第一结构例的说明。

导电层57设置在导电性氧化物层51与导电层52之间。导电层57的侧面与保护膜54相接。通过形成保护膜54，能够抑制向氧化物半导体层41的氧导入中的导电层52的氧化以及导电层57的氧化。导电层57例如包含钛和氮。通过形成导电层57，能够抑制氧从导电性氧化物层51向导电层52的扩散。

接着，参照图43至图46对第六结构例的制造方法例进行说明。图43至图46是用于说明第六结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，对从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。另外，关于与第一结构例至第五结构例的制造方法例相同的部分，省略说明，能够适当引用第一结构例至第五结构例的制造方法例的说明。

首先，在形成场效应晶体管40之后，依次形成导电性氧化物层51、导电层57和导电层52。导电层57例如能够使用溅射或ALD来形成。

接下来，如图43所示，对导电层57以及导电层52进行加工而使导电性氧化物层51的一部分露出。例如能够通过使用光刻技术在导电层52之上形成掩模、并通过使用了该掩模的蚀刻局部地去除导电层52及导电层57的每一个而进行加工。作为蚀刻的例子，列举出干式蚀刻、湿式蚀刻等。

接下来，如图44所示，形成覆盖导电氧化物层51、导电层52和导电层57的保护膜54。保护膜54例如能够以与第一结构例至第五结构例相同的方法形成。

接着，如图45所示，通过在厚度方向上去除保护膜54的一部分，由此在使与导电层52的侧面相接的保护膜54的另一部分残留的状态下使导电性氧化物层51的一部分露出，之后，如图46所示那样去除导电性氧化物层51的露出部。保护膜54例如能够通过反应性离子蚀刻而局部地去除。导电性氧化物层51例如能够通过反应性离子蚀刻、干式蚀刻或湿式蚀刻而局部地去除。另外，在形成图42所示的结构的情况下，在去除导电性氧化物层51的露出部时，对导电性氧化物层51进行局部蚀刻，直至导电性氧化物层51的侧面位于比保护膜54靠内侧的位置为止。

然后，通过在氧化性气氛下进行热处理，能够经由导电性氧化物层51向氧化物半导体层41导入氧。氧化性气氛包含例如氧、臭氧、或水蒸气等。进而，也可以在氮气氛下进行热处理。

然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第六结构例的制造方法例的说明。

(存储单元阵列的第七结构例)

图47至图55是用于说明存储单元阵列的第七结构例的剖面示意图。关于与图41相同的部分，能够适当引用图41的说明。以下对与图41不同的部分进行说明。

氧化物半导体层41在Z轴方向上具有朝向导电性氧化物层51突出的凸部41a。凸部41a不与绝缘层43相接。

凸部41a的形状没有特别限定。凸部41a可以如图47所示那样是四棱柱状或圆柱状。凸部41a也可以如图48所示那样是四棱锥状或圆锥状。凸部41a也可以如图49所示那样是曲面状。凸部41a也可以如图50所示那样是半球状。凸部41a也可以如图51所示那样是具有缩颈的形状。凸部41a也可以如图52所示那样是凹凸状。凸部41a也可以如图53所示那样是被倒角的四棱柱状或圆柱状。

在氧化物半导体层41具有凸部41a的情况下，可以如图54所示，导电性氧化物层51在凸部41a的相反侧具有凸部51a，导电层57在凸部51a的相反侧具有凸部57a。凸部51a及凸部57a的形状根据凸部41a的形状而变化。在凸部41a如图54所示那样为四棱柱状或圆柱状的情况下，凸部51a及凸部57a也为四棱柱状或圆柱状。在凸部41a如图55所示那样为被倒角的四棱柱状或圆柱状的情况下，凸部51a及凸部57a也为被倒角的四棱柱状或圆柱状。

通过在氧化物半导体层41形成凸部41a，能够增加氧化物半导体层41与导电性氧化物层51的接触面积。因此，在向氧化物半导体层41供给氧的工序中，能够容易经由导电性氧化物层51向氧化物半导体层41供给氧。

接着，参照图56及图57对第七结构例的制造方法例进行说明。图56及图57是用于说明第七结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，作为一例，对凸部41a的结构为四棱柱状或圆柱状、且从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。另外，关于与第一结构例至第六结构例的制造方法例相同的部分，省略说明，能够适当引用第一结构例至第六结构例的制造方法例的说明。

首先，在形成场效应晶体管40之后，通过沿Z轴方向局部地去除绝缘层45及绝缘层43，使氧化物半导体层41的侧面的一部分露出而形成凸部41a。绝缘层45及绝缘层43例如能够通过使用干式蚀刻、湿式蚀刻或反应性离子蚀刻的蚀刻而局部地去除。通过调整蚀刻的种类、条件，能够将凸部41a加工成期望的形状。

然后，通过与第六结构例的制造方法例同样的方法，如图57所示，分别形成导电性氧化物层51、导电层57、导电层52和保护膜54。

然后，通过在氧化性气氛下进行热处理，能够经由导电性氧化物层51向氧化物半导体层41导入氧。氧化性气氛包含例如氧、臭氧、或水蒸气等。进而，也可以在氮气氛下进行热处理。

然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第七结构例的制造方法例的说明。

(存储单元阵列的第八结构例)

图58及图59是用于说明存储单元阵列的第八结构例的剖面示意图。关于与图41相同的部分，能够适当引用图41的说明。以下对与图41不同的部分进行说明。

如图58及图59所示，与导电性氧化物层51相邻的氧化物半导体层41的部分具有朝向与导电层42重叠的氧化物半导体层41的部分倾斜的侧面411。

绝缘层43如图59所示，可以具有沿着侧面411延伸的侧面431。

通过在氧化物半导体层41形成侧面411，能够增加氧化物半导体层41与导电性氧化物层51的接触面积。因此，在向氧化物半导体层41供给氧的工序中，能够容易经由导电性氧化物层51向氧化物半导体层41供给氧。

接着，参照图60至图65对第八结构例的制造方法例进行说明。图60至图65是用于说明第八结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，作为一例，对从形成电容器20之后到形成绝缘层63为止的制造工序进行说明。另外，关于与第一结构例至第七结构例的制造方法例相同的部分，省略说明，能够适当引用第一结构例至第七结构例的制造方法例的说明。

首先，在形成电容器20之后，在电容器20之上形成导电层42及绝缘层45，去除导电层42的一部分以及绝缘层45的一部分，由此如图60所示，形成在Z轴方向上贯通绝缘层45以及导电层42的开口TH，并且使导电性氧化物层32的上表面露出。导电层42及绝缘层45例如能够通过使用光刻技术在绝缘层45上形成掩模、并通过使用了该掩模的蚀刻局部地去除导电层42及绝缘层45的露出部来进行加工。作为蚀刻的例子，列举出干式蚀刻、湿式蚀刻等。

接下来，如图61所示，形成覆盖开口TH及绝缘层45的绝缘层43。绝缘层43例如能够使用CVD来形成。

接着，如图62所示，通过沿Z轴方向局部地去除绝缘层43，使导电性氧化物层32的上表面及绝缘层45的上表面露出。绝缘层43例如能够通过使用了反应性离子蚀刻的蚀刻而局部地去除。此时，由于蚀刻的影响，在开口TH的内壁面的上端形成有相对于与导电层42重叠的绝缘层43的部分倾斜的面TH1。另外，通过调整蚀刻条件，能够在绝缘层43形成图59所示的侧面431。

接下来，如图63所示，形成覆盖开口H并且覆盖绝缘层45的氧化物半导体层41。氧化物半导体层41沿着图62所示的面TH1形成而形成侧面411。氧化物半导体层41例如能够使用溅射来形成。

接着，如图64所示，通过沿Z轴方向局部地去除氧化物半导体层41，由此使绝缘层45的上表面露出。氧化物半导体层41例如能够通过反应性离子蚀刻而局部地去除。

然后，通过与第六结构例的制造方法例同样的方法，如图65所示，分别形成导电性氧化物层51、导电层57、导电层52和保护膜54。

然后，通过在氧化性气氛下进行热处理，能够经由导电性氧化物层51向氧化物半导体层41导入氧。氧化性气氛包含例如氧、臭氧、或水蒸气等。进而，也可以在氮气氛下进行热处理。

然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第八结构例的制造方法例的说明。

(存储单元阵列的第九结构例)

图66至图73是用于说明存储单元阵列的第九结构例的剖面示意图。存储单元阵列的第九结构例不具有图4所示的绝缘层53及保护膜55，还具备导电层57。对于与图4相同的部分，能够适当引用图4的说明。以下对与图4不同的部分进行说明。

如图66所示，导电性氧化物层51的侧面与绝缘层43相接。

导电层52设置在导电层57之上。从Z轴方向观察，导电层52与氧化物半导体层41重叠。导电层52的上表面与绝缘层63相接。导电层52的其他的说明能够适当引用第一结构例的说明。

保护膜54覆盖导电层57的侧面以及导电层52的侧面。保护膜54的其他的说明能够适当引用第一结构例的说明。

导电层57设置在导电性氧化物层51与导电层52之间。导电层57例如包含钛和氮。通过形成导电层57，能够抑制氧从导电性氧化物层51向导电层52的扩散。导电层57的其他的说明能够适当引用第二结构例的说明。

如图66所示，通过使导电性氧化物层51的侧面的至少一部分与绝缘层43相接，并且形成保护膜54，由此能够抑制氧经由导电性氧化物层51从氧化物半导体层41脱出。

图67所示的存储单元阵列进一步具备层58。层58被导电性氧化物层51包围，并且从导电层57向氧化物半导体层41延伸。层58例如具有硅或铝和氧。

层58的形状没有特别限定。层58可以如图67所示那样为四棱柱状或圆柱状。层58也可以如图68所示那样是四棱锥状或圆锥状。层58也可以如图69所示那样在Z轴方向上向氧化物半导体层41内延伸并到达导电性氧化物层32。层58也可以如图70所示那样，为四棱锥状或圆锥状，并且在Z轴方向上延伸到氧化物半导体层41内。

通过形成层58，能够减少氧化物半导体层41与导电性氧化物层51的接触面积。由此，能够提高氧化物半导体层41与导电性氧化物层51的密合性。

导电性氧化物层51也可以如图71所示那样在Z轴方向上具有朝向氧化物半导体层41突出的凸部51b。

凸部51b的形状没有特别限定。凸部51b可以如图71所示那样是四棱锥状或圆锥状。凸部51b也可以如图72所示那样是四棱柱状或圆柱状。凸部51b也可以如图73所示那样，为四棱柱状或圆柱状，并且在Z轴方向上与绝缘层43相接。

在导电性氧化物层51具有凸部51b的情况下，也可以如图71至图73所示那样，导电层57在凸部51b的相反侧具有凸部57b。凸部57b的形状根据凸部51b的形状而变化。在凸部51b如图71所示那样为四棱锥状或圆锥状的情况下，凸部57b也为四棱锥状或圆锥状。在凸部51b如图72或图73所示那样为四棱柱状或圆柱状的情况下，凸部57b也为四棱柱状或圆柱状。

通过在导电性氧化物层51形成凸部51b，由此能够提高氧化物半导体层41与导电性氧化物层51的密合性。

接着，参照图74及图75对第九结构例的制造方法例进行说明。图74及图75是用于说明第九结构例的制造方法例的剖面示意图，表示Y-Z剖面。另外，在此，作为一例，对形成图66所示的结构并且从形成场效应晶体管40之后到形成绝缘层63为止的制造工序进行说明。此外，对于与第一结构例至第八结构例的制造方法例相同的部分，省略说明，能够适当引用它们的制造方法例的说明。

如图74所示，与场效应晶体管40一起在氧化物半导体层41上形成凹部D1，然后形成覆盖绝缘层45、绝缘层43及凹部D1的导电性氧化物层51，并将导电性氧化物层51的一部分在厚度方向上去除，由此如图75所示那样使绝缘层45的上表面露出。凹部D1能够通过在形成场效应晶体管40的氧化物半导体层41时将氧化物半导体层41的一部分从与绝缘层45的上表面相同的高度沿厚度方向进一步去除而形成。氧化物半导体层41例如能够使用反应性离子蚀刻或CMP局部地去除。

在图67至图70所示的结构的情况下，接着，形成贯通导电性氧化物层51或氧化物半导体层41及导电性氧化物层51的开口，并以填埋开口的方式形成层58。

之后，通过与第六结构例的制造方法例相同的方法，形成导电层57、导电层52和保护膜54。然后，形成绝缘层63。关于其他结构要素的形成方法，能够使用已知的方法。以上是第九结构例的制造方法例的说明。

第一至第九结构例及其制造方法例能够相互适当组合。例如，在第七、第八、或者第九结构例中，也可以设置绝缘层53、保护膜55以及保护膜56。

对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。