一种OTP存储器

技术领域

本发明属于异常通讯检测技术领域，具体涉及一种OTP存储器。

背景技术

在芯片设计中，经常使用MTP存储器来存储相关配置参数，可以在芯片生产或者用户使用中，进行多次读写配置动作，但是往往默认值能满足大部分的要求，只需要用户更改少数寄存器的配置，此时对存储器的满空间进行写操作，会导致生产过程中的时间成本增加。

如在IC设计中，默认的寄存器有N个字节（比如128个），为了对这些寄存器进行配置，需要增加一个128byte的MTP存储器，128byte对应128个寄存器，一一对应，进行搬运读写和配置。即使其中只有十个寄存器的值需要更新，也必须先写128byte的存储器，然后读取配置到寄存器中，此操作浪费了生产中的写操作时间。

现有技术中，由于需要针对整个存储器进行读写操作，对于芯片生产时，增加了FT的测试时间；而测试时间的增加最终导致生产成本的提高、同等容量的IP，EEPROM IP面积是OTP IP面积的近三十倍大小，通过本算法，可以使用面积较小的OTP代替MTP，节省芯片面积从而减小成本。

因此，需要一种OTP存储器，解决现有技术中存在的对于芯片生产时增加了FT的测试时间导致生产成本的提高的问题。

发明内容

本发明的目的在于提供一种OTP存储器，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种OTP存储器，包括存储单元，用于存储需要写入的所有数据，所述存储单元的一端连接有写入单元，用于将需要写入的数据写入到存储单元中，所述写入单元的一端连接有读取单元，用于读取存储在相变存储单元中的数据；所述写入单元的一端连接有读写比较单元，用于提供读取单元读取数据时的比较对象，多个电可擦存储元件，配置为存储数据，其中每个存储元件在达到写入故障状态之前可编程多个写入周期；以及控制器，耦合到所述多个存储元件，其中所述控制器包括：接收机，配置为接收用于将所选的存储元件驱动到写入故障状态的指令；以及写入引擎，在多个写入操作中将数据值重复地写入所选的存储元件，直到建立所选的存储元件的写入故障状态为止，所述读写比较单元的一端连接有读写校验单元。

方案中需要说明的是，所计算机CPU中的存储单元地址的分配及是地址能够指定的最小储存单元，可分为自编址计算机：计算机可寻址的最小信息单位是一个存储字，一个存储字所包含的二进制位数称为存储字长；字节编址的计算机:计算机可寻址的最小信息单位是一个字节。

进一步值得说明的是，OTP存储器上电时每位默认全部为1。每位可以保留为“1”或写为“0”，但不能从“0”写回“1”。

芯片设计的寄存器默认值如果为A，需要更新的数值为B，则：

写寄存器时，算法如下：

第一步：默认值和更新值取异或，C= 默认值A xor 更新值B；

第二步：第一步得到的值取反，D= not C；

当A=B时，通过上面的算法可以得到D=0xFFFF，由于OTP的默认值都是0xFFFF，所以不需要进行写操作。当A≠B是，把计算得到的D值写入对应地址的OTP中即可。

更进一步需要说明的是，所述读寄存器时，算法如下：

第一步：读取对应地址的OTP值，得到E；

第二步：第一步的值取反，F= not E；

第三步：把默认值A和F值取异或，G=默认值A xor F；

此时G值即是希望配置的值，也即G=更新值B。当从OTP读出来的值是0xFFFF时，F=not E=0x0000；最后默认值A和F取异或，得到的就是值A，所以当OTP中为默认”1”，也即为0xFFFF时，表示该寄存器的值不需要变化。通过上面的算法可以很方便的得到更新值或者保留默认值。

作为一种优选的实施方式，OTP的分布：

OTP1地址 寄存器表 CRC标识位:001

OTP2地址 寄存器表 CRC标识位:010

OTP3地址 寄存器表 CRC标识位:100

如上述表，例采样三个OTP模块代替同等容量大小的EEPROM，三个OTP的面积只有EEPROM的十分之一大小。OTP内含有三部分：寄存器表+校验位+标识位。其中标识位表示的是采样哪几个OTP。如“001”表示只采用OTP1，“011”表示采用OTP1和OTP2；“110”表示采用OTP2和OTP3；通过三个OTP，可以实现7个大小存储的组合，也可以实现多次的读写，在节省面积的情况下，实现同样的功能，从而减小面积降低芯片成本。

作为一种优选的实施方式，关于存储器在进行存储时①存储容量

②存储速度

存取时间：启动一次存储器操作到完成该操作所需的全部时间

存取周期：连续两次独立的存储器操作（读或写）所需的最小间隔时间

通常存取周期大于存取时间，存取周期=存取时间+复原时间

③存储器的带宽

单位时间内存储器存取的信息量

提高存储器带宽的方法：

（1）缩短存取周期

（2）增大存储字长

（3）增加存储体。

作为一种优选的实施方式，所述OTP存储器是一次性可编程，程序或者数据烧入存储器后，将不可再次更改和清除。

作为一种优选的实施方式，所述存储单元的一端连接有编程位线译码模块，用于接收预定电压并确定存储单元阵列中需要进行数据编程的存储单元的编程位线地址。

作为一种优选的实施方式，所述写入单元的一端有编程选择模块，用于接收预定电压并根据编程位线地址选择与该编程位线 地址对应的存储单元，将预定电压传送至该存储单元的位线上进行数据编程。

作为一种优选的实施方式，所述读取单元的一端连接有读写隔离模块，设置于存储单元阵列和读取选择模块之间，用于将数据编程和数据读取隔离。

与现有技术相比，本发明提供的一种OTP存储器，至少包括如下有益效果：

(1)通过本算法提供了一种OTP存储器，在进行芯片生产trim或者参数配置时使用该算法，不需要写全部的寄存器到OTP中，而只需要写需要更新的寄存器值，即可完成芯片的trim或者参数配置，如此则大大的减少了测试时间，从而节省了成本，同时采用本读写算法，可以采样多块OTP代替MTP，从而节省了芯片die的面积，减少了芯片die的成本。

(2)通过OTP存储器的设置，比采用嵌入式的EEPROM单元，需要的工艺层次和工艺步骤更少，减小成本，提高了生产。

附图说明

图1为本发明的实施方法结构示意图；

图2为本发明的算法执行步骤显示表结构示意图；

图3为本发明的OTP存储器对照结构示意图。

实施方式

下面结合实施例对本发明做进一步的描述。

为了使得本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下实施例用于说明本发明，但不能用来限制本发明的保护范围。实施例中的条件可以根据具体条件做进一步的调整，在本发明的构思前提下对本发明的方法简单改进都属于本发明要求保护的范围。

请参阅图1-3，本发明提供一种OTP存储器，包括存储单元，用于存储需要写入的所有数据，所述存储单元的一端连接有写入单元，用于将需要写入的数据写入到存储单元中，所述写入单元的一端连接有读取单元，用于读取存储在相变存储单元中的数据；所述写入单元的一端连接有读写比较单元，用于提供读取单元读取数据时的比较对象，多个电可擦存储元件，配置为存储数据，其中每个存储元件在达到写入故障状态之前可编程多个写入周期；以及控制器，耦合到所述多个存储元件，其中所述控制器包括：接收机，配置为接收用于将所选的存储元件驱动到写入故障状态的指令；以及写入引擎，在多个写入操作中将数据值重复地写入所选的存储元件，直到建立所选的存储元件的写入故障状态为止，所述读写比较单元的一端连接有读写校验单元。

进一步地，值得具体说明的是，所计算机CPU中的存储单元地址的分配及是地址能够指定的最小储存单元，可分为自编址计算机：计算机可寻址的最小信息单位是一个存储字，一个存储字所包含的二进制位数称为存储字长；字节编址的计算机:计算机可寻址的最小信息单位是一个字节。

进一步地，值得具体说明的是，OTP存储器上电时每位默认全部为1。每位可以保留为“1”或写为“0”，但不能从“0”写回“1”。

芯片设计的寄存器默认值如果为A，需要更新的数值为B，则：

写寄存器时，算法如下：

第一步：默认值和更新值取异或，C= 默认值A xor 更新值B；

第二步：第一步得到的值取反，D= not C；

当A=B时，通过上面的算法可以得到D=0xFFFF，由于OTP的默认值都是0xFFFF，所以不需要进行写操作。当A≠B是，把计算得到的D值写入对应地址的OTP中即可。

进一步地，值得具体说明的是，所述读寄存器时，算法如下：

第一步：读取对应地址的OTP值，得到E；

第二步：第一步的值取反，F= not E；

第三步：把默认值A和F值取异或，G=默认值A xor F；

此时G值即是希望配置的值，也即G=更新值B。当从OTP读出来的值是0xFFFF时，F=not E=0x0000；最后默认值A和F取异或，得到的就是值A，所以当OTP中为默认”1”，也即为0xFFFF时，表示该寄存器的值不需要变化。通过上面的算法可以很方便的得到更新值或者保留默认值。

进一步地，值得具体说明的是，OTP的分布：

OTP1地址 寄存器表 CRC标识位:001

OTP2地址 寄存器表 CRC标识位:010

OTP3地址 寄存器表 CRC标识位:100

如上述表，例采样三个OTP模块代替同等容量大小的EEPROM，三个OTP的面积只有EEPROM的十分之一大小。OTP内含有三部分：寄存器表+校验位+标识位。其中标识位表示的是采样哪几个OTP。如“001”表示只采用OTP1，“011”表示采用OTP1和OTP2；“110”表示采用OTP2和OTP3；通过三个OTP，可以实现7个大小存储的组合，也可以实现多次的读写，在节省面积的情况下，实现同样的功能，从而减小面积降低芯片成本。

进一步地，值得具体说明的是，①存储容量

②存储速度

存取时间：启动一次存储器操作到完成该操作所需的全部时间

存取周期：连续两次独立的存储器操作（读或写）所需的最小间隔时间

通常存取周期大于存取时间，存取周期=存取时间+复原时间

③存储器的带宽

单位时间内存储器存取的信息量

提高存储器带宽的方法：

（1）缩短存取周期

（2）增大存储字长

（3）增加存储体。

进一步地，值得具体说明的是，所述OTP存储器是一次性可编程，程序或者数据烧入存储器后，将不可再次更改和清除。

进一步地，值得具体说明的是，所述存储单元的一端连接有编程位线译码模块，用于接收预定电压并确定存储单元阵列中需要进行数据编程的存储单元的编程位线地址。

进一步地，值得具体说明的是，所述写入单元的一端有编程选择模块，用于接收预定电压并根据编程位线地址选择与该编程位线 地址对应的存储单元，将预定电压传送至该存储单元的位线上进行数据编程。

进一步地，值得具体说明的是，所述读取单元的一端连接有读写隔离模块，设置于存储单元阵列和读取选择模块之间，用于将数据编程和数据读取隔离。

本方案具备以下工作过程：OTP存储器是一次性可编程，程序或者数据烧入存储器后，将不可再次更改和清除，在进行读写运算时，计算机的存储器采用分级方式是为了解决容量、速度、价格三者之间的矛盾，缓存-主存层次：主要解决CPU与主存速度不匹配的问题，主存-辅存层次：主要解决存储系统的容量问题（形成虚拟存储器，容量远大于实际存储单元的个数，而存储器在进行读写运算时，通过上述的计算方法对存储器进行使用计算，在进行读写命令线一般可直接与存储芯片的读/写控制端相连,通常高电平为读，低电平为写，首先通过存储单元对所需要进行写入的数值进行存储操作，在通过写入单元进行写入，写入后的数据会与读写比较单元进行竖直对比，同时存储器会进行实时记载，当接收机内部所接收的所接受的数值产生错误时，存储器会对其进行校验，任意两组合法代码之间二进制位数的最少差异编码的纠错、检错能力与编码的最小距离有关，对产生的数值进行记录输出。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义，本发明中使用的“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件，“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，还可以包括电性的连接，不管是直接的还是间接的，“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。