非挥发性存储器装置及其控制方法

技术领域

本发明涉及存储器装置，尤其涉及非挥发性存储器装置及其控制方法。

背景技术

非挥发性存储器已广泛运用于个人计算机、电信、消费电子及其它各种领域，其中多次可编程(multi-time programmable，MTP)存储器、电可擦除可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)及快闪存储器皆为广泛使用的非挥发性存储器。由于非挥发性存储器的闸极氧化层缺陷，在多次编程-抹除周期后电子会陷入闸极氧化层，称为循环陷阱效应(cycling trapped effect)。若电子从闸极氧化层逃逸则非挥发性存储器所产生的数据电流会发生飘移，此时若使用固定的参考电流读取非挥发性存储器则会造成数据读取错误。相关技术使用修整(trimming)技术来人工调整参考电流，然而这个方式费时且不精确。

发明内容

本发明实施例提供一种非挥发性存储器装置的控制方法，非挥发性存储器装置包含一组存储器单元、周期晶体管、参考晶体管及控制电路，控制电路耦接于该组存储器单元、周期晶体管及参考晶体管。控制方法包含在该组存储器单元的编程操作或抹除操作时，控制电路读取周期晶体管，及在读取到该周期晶体管在抹除状态后，控制电路依序将该参考晶体管从参考状态设置至抹除状态，及将参考晶体管从抹除状态回复至参考状态，参考状态介于抹除状态及编程状态之间。

本发明实施例另提供一种非挥发性存储器装置的控制方法，非挥发性存储器装置包含一组存储器单元、周期晶体管、参考晶体管及控制电路，控制电路耦接于该组存储器单元、周期晶体管及参考晶体管。控制方法包含在该组存储器单元的编程操作或抹除操作时，控制电路读取周期晶体管，及在读取到周期晶体管在编程状态后，控制电路依序将参考晶体管从参考状态设置至编程状态，及将参考晶体管从编程状态回复至参考状态，参考状态介于抹除状态及编程状态之间。

本发明实施例另提供一种非挥发性存储器装置，包含一组存储器单元、周期晶体管、参考晶体管、比较电路及控制电路。比较电路包含比较器，耦接于周期晶体管及参考晶体管，用以在该组存储器单元的编程操作或抹除操作时，比较周期晶体管所产生的周期电流及参考晶体管所产生的参考电流以产生比较结果。控制电路耦接于该组存储器单元、周期晶体管、参考晶体管及比较器，用以依据比较结果控制周期晶体管及参考晶体管的操作。

附图说明

图1是本发明实施例中的一种非挥发性存储器单元的示意图。

图2是循环陷阱效应的示意图。

图3是循环陷阱效应的分布图。

图4A是本发明实施例中的一种非挥发性存储器装置的示意图。

图4B是图4A中的非挥发性存储器装置的部分电路的电路示意图。

图5显示图4A中的非挥发性存储器装置的控制方法的示意图。

图6是图4A中的非挥发性存储器装置的一种控制方法的流程图。

图7是图4A中的非挥发性存储器装置的编程/抹除操作的时序图。

图8是图4A中的非挥发性存储器装置的读取操作的时序图。

附图标号说明：

1,M0(0,0)至M0(P,Q),M1(0,0)至M1(P,Q):非挥发性存储器单元

10:基底

12:汲极

13:通道区

14:源极

16:闸极氧化层

18:浮动闸极

20a,20b,22a,22b,30,31,50至52:分布

4:非挥发性存储器装置

40:控制电路

401,402:比较器

41至4R:群组

411:第一组子存储器单元

412:参考电流更新电路

413:第二组子存储器单元

414,415:输入输出电路

416,417:比较电路

4140,4142,4150,4152,4162,4172:多工器

4144,4154,4164,4174:比较器

53:抹除周期

54:编程周期

55至58:周期

600:控制方法

S602至S610:步骤

ADR:位址

BL0(0)至BL0(Q),BL1(0)至BL1(Q),BLc,BLr:位元线

C:电容

CLKwt,CLKrd:时脉信号

cmpd0,cmpd1,cmpc,cmpr:比较结果

E:抹除状态

Ev,Rve:下限值电流

ic:周期电流

i00至i0q,i10至i1q,id0,id1:数据电流

ir:参考电流

ir0,ir1,irc,irr:选定参考电流

Icell:电流

N:数量

M0,M1:读取裕度

MA:存储器阵列

P:编程状态

Pv,Rvp:上限值电流

R:读取状态

Rf:固定参考电流

Rv:参考状态

S0,Sd0,S1,Sd1,Sc,Sr:选择信号

SL:源线

t1至t10:时间

Tc(0)至Tc(P),Tc:周期晶体管

Tr(0)至Tr(P),Tr:参考晶体管

Vg:闸极电压信号

Vd:汲极电压信号

Vs:源极电压信号

WL(0)至WL(P):字符线

具体实施方式

图1是本发明实施例中的一种非挥发性存储器(non-volatile memory，NVM)单元1的示意图。NVM单元1可为单级(single level)多次可编程(multi-time programmable，MTP)存储器单元，且可以晶体管例如N型晶体管的形式表示。NVM单元1包含基底10、源极14、通道区13、汲极12、闸极氧化层16、浮动闸极18及电容C。基底10可由半导体形成，源极14及汲极12可由掺杂区形成，例如N型掺杂区。通道区13可形成于源极14及汲极12之间及浮动闸极18之下。闸极氧化层16可包含二氧化硅或其他介电材料，且浮动闸极18可包含掺杂多晶硅。

汲极12可接收汲极电压信号Vd，源极14可接收源极电压信号Vs，浮动闸极18可经由电容C接收闸极电压信号Vg，且基底10可接地。控制电路可控制汲极电压信号Vd、源极电压信号Vs及闸极电压信号Vg以对NVM单元1执行编程操作、抹除操作及读取操作。

在编程时，控制电路可将闸极电压信号Vg设为连续脉冲波，每个脉冲波可具有相同脉福，例如9V，及将汲极电压信号Vd接高压，例如9V，及源极电压信号Vs维持在接地电压，例如0V，借以将负电荷引入至浮动闸极18。当浮动闸极18中储存的负电荷达到预定数量，例如9个负电荷时，NVM单元1被设于编程状态(或逻辑0)。

在抹除时，控制电路可将汲极电压信号Vd设为高电压准位，例如9V，将源极电压信号Vs维持在接地电压，及将闸极电压信号Vg设为低电压准位，例如0V，借以将负电荷从浮动闸极18移除，浮动闸极18可不储存负电荷，且NVM单元1被设于抹除状态(或逻辑1)。

在读取时，控制电路可将闸极电压信号Vg设为读取电压准位，如2V，并将汲极电压信号Vd设为低电压准位，将源极电压信号Vs维持在接地电压，借以依据汲极12的数据电流大小，来判断NVM单元1中储存的数据，进而完成数据读取操作。举例而言，若NVM单元1被设于编程状态，则由于浮动闸极18中的负电荷而使通道区13难以形成，因此从汲极12不会或仅流出少量数据电流，控制电路可依据汲极12的数据电流来判定NVM单元1中的数据为编程状态。若NVM单元1被设于抹除状态，则由于浮动闸极18中没有负电荷，通道区13可形成，因此从汲极12会有较大的电流，控制电路可依据汲极12的数据电流判定NVM单元1中的数据为抹除状态。

控制电路可重复对NVM单元1进行编程操作及抹除操作，一次编程操作及一次抹除操作可称为一个编程-抹除(program-erase,PE)周期。随着PE周期的次数增加，一些负电荷可能会陷入闸极氧化层16，因此浮动闸极18仅需储存较预定数量还少的负电荷即可将NVM单元1设于编程状态。举例而言，在图1，2个负电荷陷入闸极氧化层16，因此浮动闸极18仅需储存7个负电荷即可达成编程状态(9个负电荷)。然而闸极氧化层16的负电荷保留力(retention capability)不佳，经过一段时间之后，负电荷会从闸极氧化层16中逃逸，造成编程状态及抹除状态的数据电流皆增加，这个现象称为循环陷阱效应(cycling trappedeffect)。循环陷阱效应可能会让控制电路误判NVM单元1中的数据。

NVM装置可包含复数个NVM单元1，设置为阵列形式。由于个别的NVM单元1的特性可能因为制程、电压及温度(process,voltage and temperature,PVT)而有些微差异，复数个NVM单元1可形成一群分布，如图2所示。图2是循环陷阱效应的示意图，其中横轴表示电流Icell，纵轴表示数量N。分布20a表示复数个NVM单元1在编程状态P及无循环陷阱效应的电流分布，分布22a表示复数个NVM单元1在抹除状态E且无循环陷阱效应的电流分布，分布20b表示复数个NVM单元1在编程状态P且有循环陷阱效应的电流分布，及分布22b表示复数个NVM单元1在抹除状态E且有循环陷阱效应的电流分布。

相关技术采用固定参考电流Rf来读取数据，例如由能隙(bandgap)参考电路产生固定参考电流Rf。固定参考电流Rf可大致位于分布20a的最大数据电流及分布22a的最小数据电流的中间，借以最佳化编程状态P的读取裕度及抹除状态E的读取裕度。若NVM单元1的数据电流超出固定参考电流Rf，则控制电路可判定NVM单元1的数据为抹除状态E，若NVM单元1的数据电流小于固定参考电流Rf，则控制电路可判定NVM单元1的数据为编程状态P。在发生循环陷阱效应后，由于NVM单元1中的负电荷减少，因此分布20a及分布22a会分别向右飘移而形成分布20b及分布22b。然而，固定参考电流Rf仍然维持不变，造成抹除状态E的读取裕度M1增加，及编程状态P的读取裕度M0减小。若NVM单元1中的负电荷减少过多，则分布20b中的某些NVM单元1的数据电流可能会超过固定参考电流Rf，且编程状态P的读取裕度M0可能会小于0，造成控制电路将分布20b中的某些NVM单元1的数据误判为抹除状态E。

循环陷阱效应和NVM单元1的位置相关。图3是循环陷阱效应的分布图，其中横轴表示位址ADR，纵轴表示单位为微安(microamperes)的电流Icell。分布31表示抹除状态E的NVM单元1的电流分布，分布30表示编程状态P的NVM单元1的电流分布。

分布30及分布31皆显示相较于较小位址(例如小于位址2048)及较大位址(例如大于位址8192)的NVM单元1，中间位址(例如介于位址2048及位址8192之间)的NVM单元1的数据电流更大，即循环陷阱效应具有区域性特性，中间位址的NVM单元1的循环陷阱效应较严重，较小位址及较大位址的NVM单元1的循环陷阱效应较轻微。本发明实施例中的非挥发性存储器装置可依据位址动态调整参考电流ir，而使参考电流ir在所有的位址都大致位于分布30及分布31的中间，进而同时最佳化编程状态P的读取裕度及抹除状态E的读取裕度。相较之下，若采用固定参考电流Rf(例如Rf＝13.5微安)来读取数据，则中间位址的NVM单元1的数据电流会超出参考电流Rf，导致相关技术中的非挥发性存储器装置将编程状态P的NVM单元1误判为抹除状态E。

图4A是本发明实施例中的一种非挥发性存储器装置4的示意图。非挥发性存储器装置4可依据NVM单元的位置而动态调整参考电流ir，最佳化NVM单元的编程状态P的读取裕度及抹除状态E的读取裕度，同时使NVM单元不受循环陷阱效应的影响。

非挥发性存储器装置4可包含字符线WL(0)至WL(P)、位元线BL0(0)至BL0(Q)、位元线BLc、位元线BLr、位元线BL1(0)至BL1(Q)、源线SL、存储器阵列MA、输入输出(input/output，IO)电路414、输入输出电路415、比较电路416、比较电路417及控制电路40，其中P及Q为正整数，例如P等于1023，Q等于15。位元线BL0(0)至BL0(Q)、位元线BLc、位元线BLr、及位元线BL1(0)至BL1(Q)可为区域位元线、全域位元线或其组合。存储器阵列MA包含群组41至4R，R为大于1的正整数，例如R等于16。每个群组的设置及运作方式相似，且皆有对应的输入输出电路及比较电路，以下针对群组41进行解释。群组41对应输入输出电路414、输入输出电路415、比较电路416及比较电路417，及包含第一组子存储器单元411、参考电流更新电路412及第二组子存储器单元413。第一组子存储器单元411可包含NVM单元M0(0,0)至M0(P,Q)，设置为(P+1)乘(Q+1)的阵列，且第二组子存储器单元413可包含NVM单元M1(0,0)至M1(P,Q)，设置为(P+1)乘(Q+1)的阵列。参考电流更新电路412可包含周期晶体管Tc(0)至Tc(P)，设置为一行及(P+1)列，及参考晶体管Tr(0)至Tr(P)，设置为一行及(P+1)列。

参考电流更新电路412可设于第一组子存储器单元411及第二组子存储器单元413之间，用以提供读取第一组子存储器单元411及/或第二组子存储器单元413所需的参考电流ir。例如，在0.15微米(micrometer，um)制程，每个NVM单元的宽乘长尺寸可为2.0um x3.93um，16个NVM单元的总宽度可为32um，因此每个参考晶体管Tr(0)至Tr(P)(下称Tr)的左右边可各涵盖16个NVM单元的宽度(32um)，且参考电流更新电路412所产生的电路面积负担(overhead)为6.25％(＝2/(16+16))。每个参考晶体管Tr及左右边涵盖16个NVM单元位置相近，因此PVT环境相近，导致元件特性亦相似。但本发明不限于此，在一些实施例中，参考电流更新电路412亦可设于第一组子存储器单元411及第二组子存储器单元413的左边或第一组子存储器单元411及第二组子存储器单元413的右边，每个参考晶体管Tr及涵盖的32个NVM单元位置相近，且其装置特性相似。在另一些实施例中，参考电流更新电路412亦可设于其他数量的子存储器单元之间、左边或右边，提供读取其他数量的子存储器单元所需的参考电流ir。参考电流更新电路412涵盖的子存储器单元的数量越多则其产生的电路面积负担越小。例如，当PVT变化较小时，参考电流更新电路412可设于左边2个子存储器单元及右边2个子存储器单元之间，用以提供读取4个子存储器单元所需的参考电流ir，其产生的电路面积负担约为3.13％(＝2/(32+32))。依此类推。

NVM单元M0(0,0)至M0(P,Q)、NVM单元M1(0,0)至M1(P,Q)、周期晶体管Tc(0)至Tc(P)及参考晶体管Tr(0)至Tr(P)中的每一者的结构及运作方式可相似于NVM单元1，其解释可于前述段落找到，在此不再赘述。字符线WL(0)可耦接于第一组子存储器单元411的第0列NVM单元(M0(0,0)至M0(0,Q))的浮动闸极、周期晶体管Tc(0)的浮动闸极、参考晶体管Tr(0)的浮动闸极、及第二组子存储器单元413的第0列NVM单元(M1(0,0)至M1(0,Q))的浮动闸极。依照相似于字符线WL(0)的耦接方式，字符线WL(1)至WL(P)可分别耦接于第一组子存储器单元411的第1列至第P列NVM单元的浮动闸极、周期晶体管Tc(1)至Tc(P)的浮动闸极、参考晶体管Tr(1)至Tr(P)的浮动闸极、及第二组子存储器单元413的第1列至第P列NVM的浮动闸极。字符线BL0(0)可耦接于第一组子存储器单元411的第0行NVM单元(M0(0,0)至M0(P,0))的汲极，且依照相似于字符线BL0(0)的耦接方式，位元线BL0(1)至BL0(Q)可分别耦接于在第一组子存储器单元411的第1行至第Q行NVM单元的汲极，位元线BLc可耦接于周期晶体管Tc(0)至Tc(P)的汲极，位元线BLr可耦接于参考晶体管Tr(0)至Tr(P)的汲极，及位元线BL1(0)至BL1(Q)可分别耦接于在第二组子存储器单元413的第0行至第Q行NVM单元的汲极。源线SL可耦接于接地端、NVM单元M0(0,0)至M0(P,Q)的源极、周期晶体管Tc(0)至Tc(P)的源极、参考晶体管Tr(0)至Tr(P)的源极、及NVM单元M1(0,0)至M1(P,Q)的源极，接地端可提供接地电压。

输入输出电路414可耦接于第一组子存储器单元411、参考电流更新电路412及控制电路40，以使控制电路40经由输入输出电路414读取或写入NVM单元M0(0,0)至M0(P,Q)。在读取NVM单元M0(0,0)至M0(P,Q)中的选定NVM单元时，输入输出电路414可经由位元线BL0(0)至BL0(Q)接收各自的数据电流i00至i0q及经由位元线BLr接收参考电流ir以产生比较结果cmpd0，及将比较结果cmpd0输出至控制电路40，比较结果cmpd0表示选定NVM单元的状态，例如为抹除状态E或编程状态P。

输入输出电路415可耦接于第二组子存储器单元413、参考电流更新电路412及控制电路40，以使控制电路40经由输入输出电路415读取或写入NVM单元M1(0,0)至M1(P,Q)，输入输出电路414可相邻于输入输出电路415。在读取NVM单元M1(0,0)至M1(P,Q)中的选定NVM单元时，输入输出电路415可经由位元线BL1(0)至BL1(Q)接收各自的数据电流i10至i1q及经由位元线BLr接收参考电流ir以产生比较结果cmpd1，及将比较结果cmpd1输出至控制电路40，比较结果cmpd1表示选定NVM单元的状态，例如为抹除状态E或编程状态P。

比较电路416可耦接于参考电流更新电路412及控制电路40，以使控制电路40经由比较电路416读取或写入周期晶体管Tc(1)至Tc(P)。在读取周期晶体管Tc(1)至Tc(P)中的选定周期晶体管时，比较电路416可经由位元线BLc接收周期电流ic及经由位元线BLr接收参考电流ir以产生比较结果cmpc，及将比较结果cmpc输出至控制电路40，比较结果cmpc表示选定周期晶体管的状态，例如为抹除状态E或编程状态P。

比较电路417可耦接于参考电流更新电路412及控制电路40，以使控制电路40经由比较电路417读取或写入参考晶体管Tr(0)至Tr(P)。在读取周期晶体管Tc(0)至Tc(P)中的选定周期晶体管时，比较电路417可经由位元线BLr接收参考电流ir以产生比较结果cmpr，及将比较结果cmpr输出至控制电路40，比较结果cmpr表示选定参考晶体管的状态，例如为抹除状态E、编程状态P或抹除状态E及编程状态P之间的参考状态。

控制电路40可接收比较结果cmpd0、cmpd1、cmpc及cmpr，及经由字符线WL(0)至WL(P)、位元线BL0(0)至BL0(Q)、位元线BLc、位元线BLr、及位元线BL1(0)至BL1(Q)耦接于群组41以控制NVM单元M0(0,0)至M0(P,Q)、NVM单元M1(0,0)至M1(P,Q)、周期晶体管Tc(0)至Tc(P)及参考晶体管Tr(0)至Tr(P)的操作，及传送选择信号至输入输出电路414、输入输出电路415、比较电路416及比较电路417以控制其操作。

第一组子存储器单元411及第二组子存储器单元413可形成一组存储器单元。周期晶体管Tc(0)至Tc(P)可分别被设置为编程状态P或抹除状态E中的一者。每个周期晶体管Tc(0)至Tc(P)(下称Tc)可切换(toggle)于编程状态P及抹除状态E之间，即从编程状态P切换至抹除状态E(进行抹除操作)，或从抹除状态E切换至编程状态P(进行编程操作)。每个周期晶体管Tc进行抹除操作及编程操作所需的时间和该组存储器单元中的NVM单元一样，因此周期晶体管Tc的抹除操作及编程操作可与NVM单元同时进行而不需多花费时间。参考晶体管Tr(0)至Tr(P)可分别依据周期晶体管Tc(0)至Tc(P)的状态而被设于各自的小周期并回复至参考状态，用以分别产生该组存储器单元的第0列至第P列NVM单元的参考电流ir。举例而言，参考晶体管Tr(0)可产生该组存储器单元的第0列NVM单元的参考电流ir。参考晶体管Tr(0)至Tr(P)各自的参考状态介于抹除状态E及编程状态P之间。

图4B是非挥发性存储器装置4的输入输出电路414、输入输出电路415、比较电路416、比较电路417及控制电路40的电路示意图。输入输出电路414可包含多工器4140、多工器4142及比较器4144。多工器4140可包含(Q+1)个输入端，分别用以接收数据电流i00至i0q；选择端，用以接收选择信号S0；及输出端，用以输出选定数据电流id0，选择信号S0可由控制电路40产生。多工器4140可依据选择信号S0选择数据电流i00至i0q中的一者作为选定NVM单元的选定数据电流id0。多工器4142可包含3个输入端，分别用以接收参考电流ir、下限值电流Ev及上限值电流Pv；选择端，用以接收选择信号Sd0；及输出端，用以输出选定参考电流ir0，选择信号Sd0可由控制电路40产生。多工器4142可依据选择信号Sd0选择参考电流ir、下限值电流Ev及上限值电流Pv中的一者作为选定参考电流ir0。比较器4144可包含第一输入端，用以接收选定数据电流id0；第二输入端，用以接收选定参考电流ir0；及输出端，用以输出比较结果cmpd0。

图5显示NVM单元M0(0,0)至M0(P,Q)，M1(0,0)至M1(P,Q)、周期晶体管Tc(1)至Tc(P)及参考晶体管Tr(0)至Tr(P)的电流分布，其中横轴表示电流Icell，纵轴表示数量N。分布50表示NVM单元M0(0,0)至M0(P,Q)，M1(0,0)至M1(P,Q)、周期晶体管Tc(0)至Tc(P)及参考晶体管Tr(0)至Tr(P)在编程状态P的电流分布，分布51表示NVM单元M0(0,0)至M0(P,Q)，M1(0,0)至M1(P,Q)、周期晶体管Tc(0)至Tc(P)及参考晶体管Tr(0)至Tr(P)在抹除状态E的电流分布，且分布52表示参考晶体管Tr(0)至Tr(P)在参考状态Rv的电流分布，参考状态Rv介于抹除状态E及编程状态P之间。分布50可具有上限值电流Pv，分布51可具有下限值电流Ev，分布52可具有下限值电流Rve及上限值电流Rvp。下限值电流Rve及上限值电流Pv之间的差值可为编程状态P的读取裕度，下限值电流Ev及上限值电流Rvp之间的差值可为抹除状态E的读取裕度。以下搭配图5解释输入输出电路414的运作。在读取选定存储器单元时，多工器4142可依据选择信号Sd0选定参考电流ir作为选定参考电流ir0，且比较器4144可比较选定数据电流id0及选定参考电流ir0以产生比较结果cmpd0。例如，若选定数据电流id0超出选定参考电流ir0，则比较结果cmpd0可表示选定存储器单元在抹除状态E；若选定数据电流id0小于选定参考电流ir0，则比较结果cmpd0可表示选定存储器单元在编程状态P。在写入编程状态P至选定存储器单元之后的验证程序，多工器4142可依据选择信号Sd0选定上限值电流Pv作为选定参考电流ir0，且比较器4144可比较选定数据电流id0及选定参考电流ir0以产生比较结果cmpd0。例如，若选定数据电流id0超出选定参考电流ir0，则比较结果cmpd0可表示选定存储器单元仍未写入编程状态P，因此验证失败；若选定数据电流id0小于选定参考电流ir0，则比较结果cmpd0可表示选定存储器单元已写入编程状态P，因此验证成功。在抹除选定存储器单元之后的抹除验证程序，多工器4142可依据选择信号Sd0选定下限值电流Ev作为选定参考电流ir0，且比较器4144可比较选定数据电流id0及选定参考电流ir0以产生比较结果cmpd0。例如，若选定数据电流id0小于选定参考电流ir0，则比较结果cmpd0可表示选定存储器单元尚未设置至抹除状态E，因此抹除验证失败；若选定数据电流id0超出选定参考电流ir0，则比较结果cmpd0可表示选定存储器单元已设置至抹除状态E，因此抹除验证成功。

相似于输入输出电路414，输入输出电路415可包含多工器4150、多工器4152及比较器4154。多工器4150可包含(Q+1)个输入端，分别用以接收数据电流i10至i1q；选择端，用以接收选择信号S1；及输出端，用以输出选定数据电流id1，选择信号S1可由控制电路40产生。多工器4150可依据选择信号S1选择数据电流i10至i1q中的一者作为选定NVM单元的选定数据电流id1。多工器4152可包含3个输入端，分别用以接收参考电流ir、下限值电流Ev及上限值电流Pv；选择端，用以接收选择信号Sd1；及输出端，用以输出选定参考电流ir1，选择信号Sd1可由控制电路40产生。多工器4152可依据选择信号Sd1选择参考电流ir、下限值电流Ev及上限值电流Pv中的一者作为选定参考电流ir1。比较器4154可包含第一输入端，用以接收选定数据电流id1；第二输入端，用以接收选定参考电流ir1；及输出端，用以输出比较结果cmpd1。多工器4150、多工器4152及比较器4154的运作方式分别相似于多工器4140、多工器4142及比较器4144，其解释可参考前面段落，在此不再赘述。

比较电路416可包含多工器4162及比较器4164。多工器4162可包含3个输入端，分别用以接收参考电流ir、下限值电流Ev及上限值电流Pv；选择端，用以接收选择信号Sc；及输出端，用以输出选定参考电流irc，选择信号Sc可由控制电路40产生。多工器4162可依据选择信号Sc选择参考电流ir、下限值电流Ev及上限值电流Pv中的一者作为选定参考电流irc。比较器4164可包含第一输入端，用以接收周期电流ic；第二输入端，用以接收选定参考电流irc；及输出端，用以输出比较结果cmpc。多工器4162及比较器4164的运作方式分别相似于多工器4142及比较器4144，其解释可参考前面段落，在此不再赘述。

比较电路417可包含多工器4172及比较器4174。多工器4172可包含4个输入端，分别用以接收下限值电流Rve、上限值电流Rvp、下限值电流Ev及上限值电流Pv；选择端，用以接收选择信号Sr；及输出端，用以输出选定参考电流irr，选择信号Sr可由控制电路40产生。多工器4172可依据选择信号Sr选择下限值电流Rve、上限值电流Rvp、下限值电流Ev及上限值电流Pv中的一者作为选定参考电流irr。比较器4174可包含第一输入端，用以接收参考电流ir；第二输入端，用以接收选定参考电流irr；及输出端，用以输出比较结果cmpr。

以下搭配图5解释比较电路417的运作。在选定参考晶体管从参考状态Rv编程至编程状态P之后的验证程序，多工器4172可依据选择信号Sr选定上限值电流Pv作为选定参考电流irr，且比较器4174可比较参考电流ir及选定参考电流irr以产生比较结果cmpr。例如，若参考电流ir超出选定参考电流irr，则比较结果cmpr可表示选定参考晶体管仍未编程至编程状态P，因此验证失败；若参考电流ir小于选定参考电流irr，则比较结果cmpr可表示选定参考晶体管已编程至编程状态P，因此验证成功。在选定参考晶体管从编程状态P编程至参考状态Rv的验证程序，多工器4172可依据选择信号Sr选定下限值电流Rve作为选定参考电流irr，且比较器4174可比较参考电流ir及选定参考电流irr以产生比较结果cmpr。例如，若参考电流ir小于选定参考电流irr，则比较结果cmpr可表示选定参考晶体管仍未编程至参考状态Rv，因此验证失败；若参考电流ir超出选定参考电流irr，则比较结果cmpr可表示选定参考晶体管已编程至参考状态Rv，因此验证成功。

在选定参考晶体管从参考状态Rv编程至抹除状态E之后的验证程序，多工器4172可依据选择信号Sr选定下限值电流Ev作为选定参考电流irr，且比较器4174可比较参考电流ir及选定参考电流irr以产生比较结果cmpr。例如，若参考电流ir小于选定参考电流irr，则比较结果cmpr可表示选定参考晶体管仍未编程至抹除状态E，因此验证失败；若参考电流ir超出选定参考电流irr，则比较结果cmpr可表示选定参考晶体管已编程至抹除状态E，因此验证成功。在选定参考晶体管从抹除状态E编程至参考状态Rv的验证程序，多工器4172可依据选择信号Sr选定上限值电流Rvp作为选定参考电流irr，且比较器4174可比较参考电流ir及选定参考电流irr以产生比较结果cmpr。例如，若参考电流ir超出选定参考电流irr，则比较结果cmpr可表示选定参考晶体管仍未编程至参考状态Rv，因此验证失败；若参考电流ir小于选定参考电流irr，则比较结果cmpr可表示选定参考晶体管已编程至参考状态Rv，因此验证成功。

图5显示NVM装置4的控制方法的示意图。在一些实施例中，在出厂时，控制电路40可将NVM单元M0(0,0)至M0(P,Q)、NVM单元M1(0,0)至M1(P,Q)、及周期晶体管Tc(0)至Tc(P)设置为抹除状态E的预设状态，及将参考晶体管Tr(0)至Tr(P)设置至参考状态Rv的预设状态，参考状态Rv介于抹除状态E及编程状态P之间。例如参考状态Rv的预设状态可实质上位于分布50的上限值电流Pv及分布51的下限值电流Ev的中间的分布52，借以最佳化复数个NVM单元的编程状态P的读取裕度及抹除状态E的读取裕度。NVM单元M0(0,0)至M0(P,Q)、NVM单元M1(0,0)至M1(P,Q)、及周期晶体管Tc(0)至Tc(P)可切换于抹除状态E及编程状态P之间。且在编程操作，分布51中任一选定的NVM单元可经由编程周期54而从抹除状态E切换至编程状态P。在抹除操作，分布50中任一选定的NVM单元可经由抹除周期53而从编程状态P切换至抹除状态E。PE周期包含一个抹除周期53及一个编程周期54。

举例而言，在该组存储器单元的第0列NVM单元的编程操作或抹除操作时，控制电路40可读取参考晶体管Tr(0)以产生参考电流ir，及读取周期晶体管Tc(0)以产生周期电流ic，比较器416可比较周期电流ic及参考电流ir以产生比较结果cmpc，且控制电路40可依据比较结果cmpc控制周期晶体管Tc(0)及参考晶体管Tr(0)的操作。若周期电流ic超出参考电流ir则比较结果cmpc表示周期晶体管Tc(0)在抹除状态E，若周期电流ic小于参考电流ir则比较结果cmpc表示周期晶体管Tc(0)在编程状态P。若比较结果cmpc表示周期晶体管Tc(0)在抹除状态E，则控制电路40可将周期晶体管Tc(0)由抹除状态E切换至编程状态P。且控制电路40可依序经由周期57将参考晶体管Tr(0)从参考状态Rv设置至抹除状态E，及经由周期58将参考晶体管Tr(0)从抹除状态E回复至参考状态Rv。

在该组存储器单元的第0列NVM单元的编程操作或抹除操作时，若比较结果cmpc表示周期晶体管Tc(0)在编程状态P，则控制电路40可将周期晶体管Tc(0)由编程状态P切换至抹除状态E。控制电路40可依序经由周期55将参考晶体管Tr(0)从参考状态Rv设置至编程状态P，及经由周期56将参考晶体管Tr(0)从编程状态P回复至参考状态Rv。因此，在每个PE周期，参考晶体管Tr(0)皆会经历周期55到58。由于周期55等效于一部分的编程周期54，周期56等效于一部分的抹除周期53，周期57等效于剩余部分的抹除周期53，周期58等效于剩余部分的编程周期54，因此周期58及55中的总共电荷变化量约等于编程周期54中的电荷变化量，且周期56及57中的总共电荷变化量约等于抹除周期53中的电荷变化量，参考晶体管Tr(0)等效于经历一次PE周期，造成参考晶体管Tr(0)及该组存储器单元的第0列NVM单元的循环陷阱效应的程度相似，且一段时间后参考晶体管Tr(0)及该组存储器单元的第0列NVM单元的电流飘移方向及飘移程度亦相似，借以最佳化该组存储器单元的第0列NVM单元的编程状态P的读取裕度及抹除状态E的读取裕度。举例而言，在图5，若该组存储器单元的第0列NVM单元的编程状态P及抹除状态E分别在分布50及分布51之内，且参考晶体管Tr(0)在分布52之内，则一段时间后，分布50、分布51及分布52皆会向右飘移相似距离，因此编程状态P的读取裕度及抹除状态E的读取裕度会维持不变，以正确读取NVM单元的数据。此外，由于参考晶体管Tr(0)及该组存储器单元的第0列NVM单元的位置相近，若PVT环境改变，则分布50、分布51及分布52皆会向左飘移相似距离或向右飘移相似距离，因此编程状态P的读取裕度及抹除状态E的读取裕度维持会维持不变，以正确读取NVM单元的数据。

在该组存储器单元的NVM单元M1(0,0)的读取操作时，控制电路40可读取参考晶体管Tr(0)以产生参考电流ir，读取NVM单元M1(0,0)以产生数据电流id，比较器415可比较参考电流ir及数据电流id以产生比较结果cmpd1，且控制电路40可依据比较结果cmpd1判断NVM单元M1(0,0)的数据。若数据电流id超出参考电流ir则比较结果cmpd1表示NVM单元M1(0,0)的数据为抹除状态E，若数据电流id小于参考电流ir则比较结果cmpd1表示NVM单元M1(0,0)的数据为编程状态P。

虽然非挥发性存储器装置4中的NVM单元为MTP存储器单元，本领域的普通技术人员亦可依据实际需求在非挥发性存储器装置4中采用其他种类的NVM单元，例如电可擦除可编程只读存储器(electrically erasable programmable read-onlymemory，EEPROM)NOR快闪存储器及NAND快闪存储器。此外，虽然非挥发性存储器装置4中的NVM单元为单级存储器单元，本领域的普通技术人员亦可依据实际需求变更参考电流更新电路412的参考晶体管设置，以将本发明应用于多级(multi-level)存储器单元。举例而言，对于双级(doublelevel)存储器单元而言，每个NVM单元可储存2位元数据且可被设置为4个状态中的一者，参考电流更新电路412可包含3个参考晶体管，分别依据本发明实施例的方式产生读取3个编程状态所需的3种参考电流。

图6是非挥发性存储器装置4的一种控制方法600的流程图。控制方法600包括步骤S602至S610，其中步骤S604及S606用以在读取到周期晶体管在抹除状态后控制周期晶体管及参考晶体管的操作，且步骤S608及S610用以在读取到周期晶体管在编程状态后控制周期晶体管及参考晶体管的操作。任何合理的步骤改变、顺序或调整都落在本公开内容的范围内。步骤S602至S610解释如下：

步骤S602：在一组存储器单元的编程操作或抹除操作时，控制电路40读取周期晶体管；若周期晶体管在抹除状态，继续步骤S604及步骤S606；若周期晶体管在编程状态，继续步骤S608及步骤S610；

步骤S604：控制电路40将周期晶体管由抹除状态切换至编程状态；

步骤S606：控制电路40依序将参考晶体管从参考状态设置至抹除状态，及将参考晶体管从抹除状态回复至参考状态；

步骤S608：控制电路40将周期晶体管由编程状态切换至抹除状态；

步骤S610：控制电路40依序将参考晶体管从参考状态设置至编程状态，及将参考晶体管从编程状态回复至参考状态。

在出厂时，非挥发性存储器装置4中所有的周期晶体管及NVM单元会被设于抹除状态E，所有的参考晶体管会被设于预设状态，预设状态为初始的参考状态Rv。在步骤S602，在收到一组存储器单元(即第一组子存储器单元411及第二组子存储器单元413)的编程指令或抹除指令后，控制电路40判定该组存储器单元要进行编程操作或抹除操作，并读取周期晶体管。该组NVM单元可为一列NVM单元、复数列NVM单元、或一部分NVM单元，例如该组NVM单元可为第一组子存储器单元411的第0列或第二组子存储器单元413的第0列。

若在步骤S602读取到周期晶体管在抹除状态E，则在步骤S604，控制电路40将周期晶体管从抹除状态E切换至编程状态P，及在步骤S606，控制电路40依序将参考晶体管从参考状态Rv设置至抹除状态E，及将参考晶体管从抹除状态E回复至参考状态Rv，借以使参考晶体管经历周期57及周期58。步骤S604及步骤S606可同时进行。

若在步骤S602读取到周期晶体管在编程状态P，则在步骤S608，控制电路40将周期晶体管从编程状态P切换至抹除状态E，及在步骤S610，控制电路40依序将参考晶体管从参考状态Rv设置至编程状态P状态，及将参考晶体管从编程状态P回复至参考状态Rv，借以使参考晶体管经历周期55及周期56。步骤S608及步骤S610可同时进行。在该组NVM单元完成一个PE周期后，参考晶体管亦等效完成一个PE周期，因此参考晶体管和该组NVM单元的循环陷阱效应的程度相似，因此编程状态P的读取裕度及抹除状态E的读取裕度维持不变且不会恶化。

图7是NVM装置4的PE周期的时序图，包含时脉信号CLKwt、NVM单元M1(0,0)、周期晶体管Tc(0)及参考晶体管Tr(0)。时脉信号CLKwt用于NVM单元M1(0,0)的抹除/编程操作。在时间t1及t2之间，NVM单元M1(0,0)及周期晶体管Tc(0)被初始至抹除状态E，且参考晶体管Tr(0)被初始至参考状态Rv。在时间t2，控制电路40收到NVM单元M1(0,0)的抹除/编程指令，时脉信号CLKwt开始上升。在时间t2及t3之间，控制电路40对NVM单元M1(0,0)及周期晶体管Tc(0)进行读取操作(R)以读取NVM单元M1(0,0)的原始状态(E)及周期晶体管Tc(0)的原始状态(E)，参考晶体管Tr(0)维持于参考状态Rv。在时间t3及t4之间，此阶段执行抹除动作，因此周期晶体管Tc(0)维持于抹除状态E，NVM单元M1(0,0)被设置至目标状态(E)，且由于周期晶体管Tc(0)的原始状态为抹除状态E，因此参考晶体管Tr(0)从参考状态Rv设置至抹除状态E。只有当NVM单元M1(0,0)的原始状态和目标状态有差异时，例如原始状态为抹除状态E，目标状态为编程状态P，或原始状态为编程状态P，目标状态为抹除状态E，NVM单元M1(0,0)才会被切换。在时间t4及t5之间，此阶段执行编程动作，因此周期晶体管Tc(0)由抹除状态E切换至编程状态P，及参考晶体管Tr(0)由抹除状态E切换至参考状态Rv，NVM单元M1(0,0)被设置至目标状态(P)。在一些实施例中，在时间t3至t4之间的长度及时间t4至t5之间的长度可能相近，时间t3至t4之间的时段用以设置抹除状态E，且时间t4至t5之间的时段用以设置编程状态P。

在时间t6，时脉信号CLKwt开始上升，控制电路40收到NVM单元M1(0,0)的抹除/编程指令。在时间t6及t7之间，控制电路40对NVM单元M1(0,0)及周期晶体管Tc(0)进行读取操作(R)以读取NVM单元M1(0,0)的原始状态(E或P)及周期晶体管Tc(0)的原始状态(P)。

在时间t7及t8之间，此阶段执行抹除动作，因此NVM单元M1(0,0)被设置至目标状态(E)，周期晶体管Tc(0)由编程状态P切换至抹除状态E，参考晶体管Tr(0)则维持于参考状态Rv。在时间t8及t9之间，此阶段执行编程动作，因此NVM单元M1(0,0)被设置至目标状态(P)，且由于周期晶体管Tc(0)的原始状态为编程状态P，因此参考晶体管Tr(0)从参考状态Rv设置至编程状态P，而周期晶体管Tc(0)维持状态不变。在一些实施例中，在时间t7至t8之间的长度及时间t8至t9之间的长度可能相似，时间t7至t8之间的时段用以设置抹除状态E，且时间t8至t9之间的时段用以设置编程状态P。在时间t9及t10之间，此阶段执行抹除动作，参考晶体管Tr(0)从编程状态P回复至参考状态Rv，周期晶体管Tc(0)维持于抹除状态E，NVM单元M1(0,0)维持于目标状态(E或P)。

时间t2至t10可视为一个PE周期，NVM装置4可重复时间t2及t10之间的动作以使参考晶体管Tr(0)及NVM单元M1(0,0)的循环陷阱效应的程度相似，使编程状态P的读取裕度及抹除状态E的读取裕度维持不变，以正确读取NVM单元的数据。

图8是NVM装置4的读取操作的时序图，包含时脉信号CLKrd、存储器阵列MA、周期晶体管Tc及参考晶体管Tr。时脉信号CLKwt用于存储器阵列MA的读取操作。在时间t1，控制电路40收到存储器阵列MA的第一组选定NVM单元的读取指令，时脉信号CLKrd开始上升。在时间t1及t2之间，控制电路40对第一组选定NVM单元进行读取操作(R)，第一组选定NVM单元的相应参考晶体管Tr维持于参考状态Rv，周期晶体管Tc维持于原始状态(E或P)。在时间t2，控制电路40收到存储器阵列MA的第二组选定NVM单元的读取指令，时脉信号CLKrd开始上升。在时间t1及t2之间，控制电路40对第二组选定NVM单元进行读取操作(R)，第二组选定NVM单元的相应参考晶体管Tr维持于参考状态Rv，周期晶体管Tc维持于原始状态(E或P)。NVM装置4可重复时间t1及t2之间的动作以读取多组选定NVM单元。

图4A和图6的实施例的非挥发性存储器装置4及其控制方法600使用周期晶体管及参考晶体管调整相应位置的参考电流，使编程状态P的读取裕度及抹除状态E的读取裕度维持不变且不会恶化，借以正确读取非挥发性存储器单元的数据。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的同等变化与修饰，皆应属于本发明的保护范围。