忆阻器读写测试电路和测试方法

技术领域

本发明属于微纳电子技术领域，具体涉及一种忆阻器读写测试电路和测试方法。

背景技术

忆阻器阵列又称RRAM(Resistive Random Access Memory)阵列，是一种利用非易失的忆阻器和开关器件组成的交叉阵列，可以同时进行存储和计算，有望打破“存储墙”瓶颈。由于忆阻器阵列具有非易失、面积小并与CMOS工艺兼容等优势，可高速低功耗地实现乘累加操作，因此被广泛用于神经网络推理计算的加速应用。而由于忆阻器阵列的自身结构特点，使得忆阻器阵列的功能测试是一项高强度的工作，传统的忆阻器阵列的功能测试方式是专门针对所需测试的功能，例如读写功能搭建专用的测试模具，这样的测试方式效率较低且成本高，急需一种高效的测试手段来解决忆阻器阵列的读写测试效率低的技术问题。

发明内容

基于此，有必要针对上述技术问题，提供一种忆阻器读写测试电路、一种忆阻器读测试方法以及一种忆阻器写测试方法。

为了实现上述目的，本发明实施例采用以下技术方案：

一方面，提供一种忆阻器读写测试电路，包括脉冲发生卡、阵列卡和信号采集卡，阵列卡用于搭载被测的忆阻器阵列；

脉冲发生卡连接阵列卡的输入端，阵列卡的输出端连接信号采集卡的输入端，脉冲发生卡、阵列卡和信号采集卡分别用于通过总线连接上位机；

脉冲发生卡通过上位机进行读写脉冲DAC设置参数和栅压控制脉冲参数的配置，阵列卡通过上位机配置将选中忆阻器阵列的行线与读写脉冲DAC设置信号相连通，未选中的行线保持浮空状态，阵列卡通过上位机配置将选中忆阻器阵列的列线与ADC输入信号相连通，未选中的列线保持浮空状态；阵列卡通过上位机配置将选中忆阻器阵列的栅极线与栅压控制脉冲信号相连通，未选中的栅极线接地；

脉冲发生卡用于分别发送读写脉冲DAC设置信号和栅压控制脉冲信号；栅压控制脉冲信号用于通过阵列卡打开忆阻器阵列内被选中的列上的全部MOS开关管，读写脉冲DAC设置信号通过阵列卡施加到忆阻器阵列内被选中的行上；

阵列卡用于将忆阻器阵列被选中的列线的列输出信号传输到信号采集卡，信号采集卡用于将采集的列输出信号传输到上位机进行读写功能测试的结果处理与显示。

在其中一个实施例中，当信号采集卡被配置为读模式时，脉冲发生卡在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到忆阻器阵列，信号采集卡在忆阻器阵列的器件读过程中，根据采样电阻的采样分电压与设定电压阈值之间的比较结果控制测量时采样电阻的电阻档位切换。

在其中一个实施例中，当信号采集卡被配置为写模式时，脉冲发生卡在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到忆阻器阵列；其中，当上位机检测到忆阻器阵列的写回路的电流大于设定的电流阈值时，切断写回路的电流通路，信号采集卡在忆阻器阵列的器件写过程中将电阻档位固定。

另一方面，还提供一种忆阻器读测试方法，应用上述的忆阻器读写测试电路，忆阻器读测试方法包括：

当信号采集卡被配置为读模式时，脉冲发生卡在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到被测的忆阻器阵列；

通过信号采集卡采集忆阻器阵列的列输出信号并传输到上位机进行读功能测试的结果处理与显示；其中，信号采集卡在忆阻器阵列的器件读过程中，根据采样电阻的采样分电压与设定电压阈值之间的比较结果控制测量时采样电阻的电阻档位切换。

在其中一个实施例中，忆阻器读测试方法还包括：

当信号采集卡在忆阻器阵列的器件读过程中进行了采样电阻的电阻档位切换之后，等待第一设定时长再进行下一次的采样分电压与设定电压阈值之间的比较。

在其中一个实施例中，忆阻器读测试方法还包括：

若确定采样分电压大于设定电压阈值，则等待第二设定时长后信号采集卡再进行测量。

再一方面，还提供一种忆阻器写测试方法，应用上述的忆阻器读写测试电路，忆阻器写测试方法包括：

当信号采集卡被配置为写模式时，脉冲发生卡在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到被测的忆阻器阵列；

通过信号采集卡采集忆阻器阵列的列输出信号并传输到上位机进行写功能测试的结果处理与显示；

当上位机检测到忆阻器阵列的写回路的电流大于设定的电流阈值时，切断写回路的电流通路；信号采集卡在忆阻器阵列的器件写过程中将电阻档位固定。

上述技术方案中的一个技术方案具有如下优点和有益效果：

上述忆阻器读写测试电路和测试方法，通过采用上述脉冲发生卡、阵列卡和信号采集卡构成的测试电路，可以由阵列卡来直接实现不同被测的忆阻器阵列的搭载，以用于进行测试。在对被测的忆阻器阵列进行读写测试时，可以首先配置好脉冲发生卡的读写脉冲DAC设置参数和栅压控制脉冲参数，然后配置好阵列卡将选中的行线(也即位线)与读写脉冲DAC设置信号相连通，未选中的行线保持浮空状态，将选中的列线(也即源线)与ADC输入信号相连通，未选中的列线保持浮空状态；将选中的栅极线(也即字线)与栅压控制脉冲信号相连通，未选中的栅极线接地。

将信号采集卡配置为读/写模式后，上位机开启触发测试，脉冲发生卡发送读写脉冲DAC设置信号和栅压控制脉冲信号；栅压控制脉冲信号通过阵列卡将忆阻器阵列中已选中的列上的MOS开关管全部打开，读写脉冲DAC设置信号通过阵列卡施加到忆阻器阵列中已选中的行上，选中的列线通过阵列卡将其列输出信号传输到信号采集卡进行采集，信号采集卡将采集的信号传输到上位机进行读写功能测试结果处理与显示，不再需要专门搭建专用的测试模具，即可兼容不同被测的忆阻器阵列的读写功能的测试，有效提高了忆阻器阵列的读写测试效率。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中忆阻器读写测试电路的结构框图；

图2为一个实施例中器件读过程的阵列连接关系示意图，其中，(a)为阵列卡和忆阻器阵列之间的测试连接，(b)为信号采集卡和阵列卡之间的测试连接；

图3为一个实施例中信号采集卡的电流采集原理示意图；

图4为一个实施例中信号采集卡的结构示意图；

图5为一个实施例中脉冲发生卡逻辑结构示意图；

图6为一个实施例中阵列卡的结构示意图；

图7为一个实施例中行选通开关矩阵的电路结构示意图；

图8为一个实施例中列选通开关矩阵的电路结构示意图；

图9为一个实施例中阵栅选通开关矩阵的电路结构示意图；

图10为一个实施例中忆阻器读测试方法的流程示意图；

图11为一个实施例中器件读取的流程图；

图12为一个实施例中忆阻器写测试方法的流程示意图；

图13为一个实施例中器件写的流程图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅用以解释本申请，并不用于限定本申请。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置展示该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。

下面将结合本发明实施例图中的附图，对本发明实施方式进行详细说明。

在一个实施例中，如图1所示，提供一种忆阻器读写测试电路100，包括脉冲发生卡12、阵列卡14和信号采集卡16。阵列卡14用于搭载被测的忆阻器阵列101。脉冲发生卡12连接阵列卡14的输入端，阵列卡14的输出端连接信号采集卡16的输入端，脉冲发生卡12、阵列卡14和信号采集卡16分别用于通过总线连接上位机。脉冲发生卡12通过上位机进行读写脉冲DAC设置参数和栅压控制脉冲参数的配置。阵列卡14通过上位机配置将选中忆阻器阵列的行线与读写脉冲DAC设置信号相连通，未选中的行线保持浮空状态。阵列卡14通过上位机配置将选中忆阻器阵列的列线与ADC输入信号相连通，未选中的列线保持浮空状态。阵列卡14通过上位机配置将选中忆阻器阵列的栅极线与栅压控制脉冲信号相连通，未选中的栅极线接地。

脉冲发生卡12用于分别发送读写脉冲DAC设置信号和栅压控制脉冲信号，栅压控制脉冲信号用于通过阵列卡14打开忆阻器阵列内被选中的列上的全部MOS开关管，读写脉冲DAC设置信号通过阵列卡14施加到忆阻器阵列内被选中的行上。阵列卡14用于将忆阻器阵列被选中的列线的列输出信号传输到信号采集卡16，信号采集卡16用于将采集的列输出信号传输到上位机进行读写功能测试的结果处理与显示。

可以理解，针对被测的忆阻器阵列，主要是测试其读器件和写器件操作，其所有的操作都可以通过上位机(如PC端)PCIE(peripheral component interconnect express，高速串行计算机扩展总线标准)总线发起，由上位机触发总线控制被测的忆阻器阵列完成读操作和写操作的同步。当阵列卡14不止一个时，各阵列卡14可并行参与测试过程中忆阻器阵列的运算，互不影响。

读操作信号流如图1所示。首先PC端通过PCIE总线接口配置好脉冲发生卡12(如配置读写脉冲波形DAC_SET，用于产生对应的读写脉冲DAC设置信号，配置栅压波形DAC_GATE，用于产生对应的栅压控制脉冲信号)，配置阵列卡14选中忆阻器阵列的某一行和某一列(即选中忆阻器阵列中的某一个忆阻器件，对应的，也可选中某行或某列，或者选中某几行和某几列，从而用于开展对忆阻器阵列中任意某行、某列或某个阵列区域的读写测试)，配置信号采集卡16(如设定信号采集卡16的采样率、采样数据长度和平均数据长度等参数)。然后PC端通过PCIE总线触发脉冲发生卡12产生对应的读脉冲波形(如读写脉冲DAC设置信号，其在读测试时用于忆阻器件的读操作，而在写测试时则用于忆阻器件的写操作)，触发信号采集卡16采集相应的忆阻器阵列输出的电流数据(也即被选中的列线的列输出信号)并通过PCIE总线传输给PC端。写器件操作和读器件操作类似，不同的是写器件操作的读写脉冲波形DAC_SET更加多种多样，也比较大。

如下图2所示为阵列卡14、信号采集卡16和忆阻器阵列之间的测试连接示意图，其中，(a)为阵列卡14和忆阻器阵列之间的测试连接，SPDT为单刀双掷(2TO 1)开关，(b)为信号采集卡16和阵列卡14之间的测试连接，信号采集卡16的放大与采集链路包括依次连接的射随放大器SAP(提供射随放大效果)、可变增益放大器AP(提供可变增益放大效果)、ADC模块的驱动器ADC drive以及ADC模块，MUX为选择器(此处以4(to)选1选择器为例)，x和y均为正整数。器件的读过程具体可以首先配置好脉冲发生卡12的读写脉冲DAC_SET参数(也即读写脉冲DAC设置参数，可以包括例如该脉冲的幅值、前沿、后沿、宽度、周期和频率等参数)以及栅极脉冲DAC_GATE参数(也即栅压控制脉冲参数，可以包括例如该脉冲的幅值、前沿、后沿、宽度、周期和频率等参数)，然后配置阵列卡14选中当前所需测试忆阻器所在的行线(记为ROWx)与读写脉冲DAC设置信号(记为DAC_SET)相连通，未选中的行线则保持浮空状态；配置阵列卡14选中当前所需测试忆阻器所在的列线(记为COLx)与ADC输入信号(记为ADC_IN)相连通，未选中的列线则保持浮空状态；配置阵列卡14选中当前所需测试忆阻器所在的栅极线(记为GATEx)与栅压控制脉冲信号(记为DAC_GATE)相连通，未选中的栅极线则接地。

再将信号采集卡16配置为读模式(即采集多个点数的电流值例如但不限于16384点或者65535点，然后求其平均值)。上位机开启触发后，脉冲发生卡12发送读写脉冲DAC设置信号和栅压控制脉冲信号。栅压控制脉冲信号将选中的列线上的MOS开关管全部打开，读写脉冲DAC设置信号则施加到选中的行线上，选中的列线COLx通过阵列卡14将信号传输到信号采集卡16。信号采集卡16可采用电阻采样的方式进行信号采集，其他采集方式同理适用，只要能够实现所需的阵列输出信号采集即可。

信号采集卡16则可以通过采样电阻采集的方式将采集的列输出信号(如输出电流，其可以经过采样电阻转换为相应的电压信号)传输到上位机，以进行读写功能测试的结果处理与显示，该结果处理与显示的具体实现方式可以参照本领域中既有的阵列读写测试中阵列输出信号的处理与测试结果显示方式同理理解，本说明书中不再展开详述。

上述忆阻器读写测试电路100，通过采用上述脉冲发生卡12、阵列卡14和信号采集卡16构成的测试电路，可以由阵列卡14来直接实现不同被测的忆阻器阵列的搭载，以用于进行测试。在对被测的忆阻器阵列进行读写测试时，可以首先配置好脉冲发生卡12的读写脉冲DAC设置参数和栅压控制脉冲参数，然后配置好阵列卡14将选中的行线与读写脉冲DAC设置信号相连通，未选中的行线保持浮空状态，将选中的列线与ADC输入信号相连通，未选中的列线保持浮空状态；将选中的栅极线与栅压控制脉冲信号相连通，未选中的栅极线接地。

将信号采集卡16配置为读/写模式后，上位机开启触发测试，脉冲发生卡12发送读写脉冲DAC设置信号和栅压控制脉冲信号；栅压控制脉冲信号通过阵列卡14将忆阻器阵列中已选中的列上的MOS开关管全部打开，读写脉冲DAC设置信号通过阵列卡14施加到忆阻器阵列中已选中的行上，选中的列线通过阵列卡14将其列输出信号传输到信号采集卡16进行采集，信号采集卡16将采集的信号传输到上位机进行读写功能测试结果处理与显示，不再需要专门搭建专用的测试模具，即可兼容不同被测的忆阻器阵列的读写功能的测试，有效提高了忆阻器阵列的读写测试效率。

在一个实施例中，当信号采集卡16被配置为读模式时，脉冲发生卡12在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到忆阻器阵列。信号采集卡16在忆阻器阵列的器件读过程中，根据采样电阻的采样分电压与设定电压阈值之间的比较结果控制测量时采样电阻的电阻档位切换。

可以理解，在本实施例中，信号采集卡16中采用的采样电阻可以是接入阻值分为不同档位大小的可变电阻，因此，信号采集卡16还可以根据其自身采用的采样电阻(记为R

V

因此，本实施例中所说的电阻档位指的是采样电阻R

如此，当采样电阻R

在一个实施例中，当信号采集卡16被配置为写模式时，脉冲发生卡12在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到忆阻器阵列；其中，当上位机检测到忆阻器阵列的写回路的电流大于设定的电流阈值时，切断写回路的电流通路，信号采集卡16在忆阻器阵列的器件写过程中将电阻档位固定。

可以理解，器件写的过程与器件读的过程类似，不同的是：器件写的过程无需切换电阻档位。采样电阻R

设定的电流阈值I

在一些实施方式中，上述忆阻器读写测试电路100可以由一块信号采集卡16、一块脉冲发生卡12和四块阵列卡14组成。脉冲发生卡12的每个信号输出通道独立可控制，可以按照测试需求生成各式各样的脉冲信号。脉冲发生卡12的各脉冲信号输出端口，分别被配置为针对四块阵列卡14所需的读写脉冲DAC_SET和栅压控制脉冲DAC_GATE。信号采集卡16用于采集忆阻器阵列通过阵列卡14返回的电流信号，其采集的电流信号先经过采样电阻转成电压信号，然后在送给采集卡内部的ADC模块采样。信号采集卡16对应的四个端口分别被配置为四块阵列卡14的电流采集端口，以采集ADC输入信(ADC_IN)。

每块阵列卡14可以支持最大4K的忆阻器阵列，可通过阵列卡14上的开关矩阵将读写脉冲、栅压控制脉冲和电流采集端口切换到4K的忆阻器阵列对应的线上。每个阵列卡14上也可以配有32路独立的既有高速脉冲发生器和32路既有的电流采样电路，可选中4K的忆阻器阵列中1K的忆阻器阵列进行32×32的并行运算。上述忆阻器读写测试电路100所有的组成卡均可以插在既有的PXIE机箱上，上位机通过PCIE总线接口来控制上述6块组成卡的协同工作。此外，每块阵列卡14均配置了一根单独的触发控制线，此触发控制线可以确保四块阵列卡14能同时工作，互不影响。

信号采集卡16的内部结构图可以如图4所示，信号采集卡16可以采用既有的(AD)采集卡，一片AD采集卡可以包含两个采集通道，TRIG0至TRIG3为trig接口，POWER为电源接口。信号采集卡16可以采用两片AD采集卡来组成四个采集通道，每个采集通道负责一块阵列卡14的信号采集。信号采集的过程为输入电流信号(如ADC_IN1至ADC_IN4)先经过电流采集电路中的采样电阻取样转成电压信号，而后经过其后端既有的单端转差分放大电路进行放大，再送给AD采集卡的ADC模块进行采集。

信号采集卡16的采用采样电阻的电流采集方式，测量时主要通过信号采集卡16上的ADC模块对图3中采样电阻R

Rm＝Vo/Is-Rs

当忆阻器件R

如图5所示，脉冲发生卡12可以采用既有的(DAC)驱动高功率运放脉冲卡，其带有滤波电路和比较器，一片DAC驱动高功率运放脉冲卡包含两路脉冲输出。脉冲发生卡12上可以设置4片DAC驱动高功率运放脉冲卡，可同时驱动8路脉冲输出。8路脉冲输出被分为4对，每一对负责对一块阵列卡14输出器件编程脉冲(也即脉冲DAC_SET)和栅压控制脉冲(DAC_GATE)。

如图6所示，阵列卡14主要负责将输入的脉冲DAC_SET和DAC_GATE切换到忆阻器阵列中被选中的行线、列线和栅极线上，同时将流经选中忆阻器的电流输出给外部的ADC_IN采集端口进行采集。阵列卡14除了上述的功能以外，还可以负责进行忆阻器阵列的并行计算操作。一块阵列卡14最多可以支持搭载4K(64行64列)的忆阻器阵列。一次并行计算操作可接入1K阵列(32行32列)同时参与运算，其32路激励信号可以由阵列卡14上自带的32路并行的独立高速脉冲发生器产生，其可以发送脉冲波形、PWM波、阶梯波形、三角波和自定义波形。流经忆阻器的输出汇聚电流信号经过仪表放大器放大，而后送入32通道高速电流采样电路进行采集，采集的电流信号通过PCIE总线接口送回给上位机处理。

具体的，忆阻器阵列的行线、列线和栅极线可以分别由阵列卡14中的行选通开关矩阵、列选通开关矩阵和栅选通开关矩阵控制选通，既有的时钟产生及分发电路提供电路正常工作时所需的时钟。其中，行选通开关矩阵可以由64个相同的既有开关芯片组成，每个开关芯片可以包含四个单刀单掷开关，将4个单刀单掷开关的一端接到一起，就可以提供针对忆阻器阵列的64个行选通信号。4个单刀单掷开关的另一端则分别接地(GND)、脉冲DAC_SET、ADC_IN采集端口和32路运算激励信号(记为MAC_DAC[])。每一路运算激励信号分别对应于两个行选通开关矩阵的开关芯片，32路运算激励信号对应于64个行选通开关矩阵的开关芯片。

列选通开关矩阵由64个相同的既有开关芯片组成，其中每个开关芯片包含四个单刀单掷开关，将4个单刀单掷开关的一端接到一起，就可以提供针对忆阻器阵列的64个列选通信号。4个单刀单掷开关的另一端则分别接GND、脉冲DAC_SET、ADC_IN采集端口和32路运算响应测量通路(记为MAC_ADC[])。同行选通开关的接法类似，每一路运算响应测量通路对应于两个列选通开关矩阵的开关芯片，32路运算响应测量通路对应于64个列选通开关矩阵的开关芯片。行选通开关矩阵和列选通开关矩阵的结构可以如图7和图8所示。

阵列卡14的栅选通开关矩阵如下图9所示，其中，栅选通开关矩阵由64个单刀双掷(2TO 1)开关(记为SPDT)组成。通过此种连接方式，能同时开启(接DAC_GATE)或者关闭(接GND)忆阻器阵列中任意的栅极线上的MOS开关管。

通过上述的开关矩阵连接方式，可以选中4K忆阻器阵列中的任意行和任意列，即可选中任意一个器件。如要对行ROW1和列COL1上的器件进行读写操作，需要将ROW1切到写信号(write)上，COL1切到读信号(read)上。未选中的ROW线接到float(float即为4个单刀单掷开关全部为开的状态)上，未选中的COL线接到地GND上。考虑到COL线与GATE线平行，也就是说选中COL1就需要同时把GATE1上的MOS开关管打开，因此GATE1通过开关矩阵接到DAC_GATE上，未选中的GATE线要通过开关矩阵接地。

在一些实施方式中，如要对忆阻器阵列进行既有的乘累加运算操作，首先忆阻器阵列的ROW线被分为奇偶两组，COL线也被分为奇偶两组，若ROW线选中奇数组(即位线BL1，BL3，BL5…)，COL线也选中奇数组，那与GATE线对应的奇数组的线应该接DAC_GATE，其余未选中的GATE线接地。未选中的ROW线可接地或者浮空，未选中的COL线可浮空或者接地。这样就可以选中4K忆阻器阵列中的奇数行和奇数列(共1K个阵列)同时参与乘累加运算了。

在一个实施例中，还提供一种忆阻器读测试方法，应用上述的忆阻器读写测试电路，如图10所示，忆阻器读测试方法包括如下处理步骤S11至S13：

S11，当信号采集卡被配置为读模式时，脉冲发生卡在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到被测的忆阻器阵列；

S13，通过信号采集卡采集忆阻器阵列的列输出信号并传输到上位机进行读功能测试的结果处理与显示；其中，信号采集卡在忆阻器阵列的器件读过程中，根据采样电阻的采样分电压与设定电压阈值之间的比较结果控制测量时采样电阻的电阻档位切换。

可以理解，关于本实施例中的忆阻器读写测试电路的解释说明，可以参照上述各实施例中忆阻器读写测试电路100的解释说明同理理解，本实施例中不再展开赘述。关于本实施例中忆阻器读测试的具体实现过程，也可以参照上述各实施例中忆阻器读写测试电路100在读测试过程中的相应解释说明同理理解，本实施例中不再展开赘述。

上述忆阻器读测试方法，通过采用上述脉冲发生卡、阵列卡和信号采集卡构成的测试电路，将信号采集卡配置为读模式后，上位机开启触发测试，脉冲发生卡发送读写脉冲DAC设置信号和栅压控制脉冲信号；栅压控制脉冲信号通过阵列卡将忆阻器阵列中已选中的列上的MOS开关管全部打开，读写脉冲DAC设置信号通过阵列卡施加到忆阻器阵列中已选中的行上，选中的列线通过阵列卡将其列输出信号传输到信号采集卡进行采集，信号采集卡将采集的信号传输到上位机进行读功能测试结果处理与显示，不再需要专门搭建专用的测试模具，即可兼容不同被测的忆阻器阵列的读功能的测试，有效提高了忆阻器阵列的读测试效率。

在一个实施例中，忆阻器读测试方法还包括：

当信号采集卡在忆阻器阵列的器件读过程中进行了采样电阻的电阻档位切换之后，等待第一设定时长再进行下一次的采样分电压与设定电压阈值之间的比较。

可以理解，如图11所示，是器件读测试的测量流程示意图，具体的，在测量开始时，上位机通过PCIE总线开始触发，然后信号采集卡可根据其自身采用的采样电阻R

在一个实施例中，忆阻器读测试方法还可以包括如下处理步骤：

若确定采样分电压大于设定电压阈值，则等待第二设定时长后信号采集卡再进行测量。

可以理解，如图11所示，在切换电阻档位后，确定当前档位是否为1M欧姆档，如果是，那么等待第二设定时长(例如1ms或者其他时长，具体可以根据实际需要设定)后信号采集卡再进行测量；或者，在确定采样电阻R

在一个实施例中，还提供一种忆阻器写测试方法，应用上述的忆阻器读写测试电路，如图12所示，忆阻器写测试方法包括如下处理步骤S12至S16：

S12，当信号采集卡被配置为写模式时，脉冲发生卡在上位机的触发下分别发送读写脉冲DAC设置信号和栅压控制脉冲信号到被测的忆阻器阵列；

S14，通过信号采集卡采集忆阻器阵列的列输出信号并传输到上位机进行写功能测试的结果处理与显示；

S16，当上位机检测到忆阻器阵列的写回路的电流大于设定的电流阈值时，切断写回路的电流通路；信号采集卡在忆阻器阵列的器件写过程中将电阻档位固定。

可以理解，如图13所示，可以理解，关于本实施例中的忆阻器读写测试电路的解释说明，可以参照上述各实施例中忆阻器读写测试电路100的解释说明同理理解，本实施例中不再展开赘述。关于本实施例中忆阻器写测试的具体实现过程，也可以参照上述各实施例中忆阻器读写测试电路100在写测试过程中的相应解释说明同理理解，本实施例中不再展开赘述。

上述忆阻器写测试方法，通过采用上述脉冲发生卡、阵列卡和信号采集卡构成的测试电路，将信号采集卡配置为写模式后，上位机开启触发测试，脉冲发生卡发送读写脉冲DAC设置信号和栅压控制脉冲信号；栅压控制脉冲信号通过阵列卡将忆阻器阵列中已选中的列上的MOS开关管全部打开，读写脉冲DAC设置信号通过阵列卡施加到忆阻器阵列中已选中的行上，选中的列线通过阵列卡将其列输出信号传输到信号采集卡进行采集，信号采集卡将采集的信号传输到上位机进行写功能测试结果处理与显示，不再需要专门搭建专用的测试模具，即可兼容不同被测的忆阻器阵列的写功能的测试，有效提高了忆阻器阵列的写测试效率。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。