高品质因数氧化镓晶体管及其制备方法

技术领域

本发明涉及微电子技术领域，尤其涉及一种高品质因数氧化镓晶体管结构及其制备方法。

背景技术

氧化镓由于其优异的材料特性(高禁带宽度、高击穿电场、高功率品质因数)以及低廉的生产成本，被认为是应用于下一代功率半导体的优选材料。氧化镓的MOSFET(金属-氧化物-半导体场效应晶体管)经过了近8年的发展，器件的性能指标已经取得了很大的进步，然而在性能的优化上还面临着诸多问题。功率品质因数是衡量器件是否适合于电力电子器件应用的重要指标，表达式为V

目前，一些终端结构如金属场板等被提出应用于氧化镓高击穿MOSFET。场板结构需在原有器件基础上生长一层钝化层(一般为SiO2或者SiN)，然后再刻蚀出源漏电极通孔，并采用lift-off工艺图形化生长与源电极或栅电极相连接的金属场板。现有的场板结构能够有效地使沟道中的电场峰值位置发生转移，从而在不影响器件导通电阻的前提下有效提升器件的耐压。然而金属场板的引入需要新的钝化层技术，从而引入了新的击穿点。

发明内容

(一)要解决的技术问题

针对现有技术存在的上述缺陷，本发明提供了一种高品质因数氧化镓晶体管及其制备方法，在实现具有较高耐压的同时，能够维持较低导通电阻，解决了氧化镓场效应晶体管导通电阻与击穿电压之间的权衡问题。

(二)技术方案

本发明一方面提供一种高品质因数氧化镓晶体管，包括：由下到上依次叠置的单晶氧化镓衬底1、氧化镓外延层2和变掺杂沟道层3；源极S和漏极D，分别位于变掺杂沟道层3表面两端；介质层4，位于变掺杂沟道层3表面且连接源极S和漏极D；栅极G，位于介质层4表面；其中，变掺杂沟道层3中的对应位置的掺杂浓度与该对应位置与栅极G的距离有关。

可选地，单晶氧化镓衬底1为β-Ga

可选地，介质层4为厚度为10～50nm的A1

可选地，变掺杂沟道层3的掺杂浓度在2×10

可选地，变掺杂沟道层3中的对应位置的掺杂浓度与该对应位置与栅极G的距离有关，包括：变掺杂沟道层3中的距离栅极G越远位置的掺杂浓度越高。

可选地，变掺杂沟道层3位于栅极G与漏极D之间的第一对应位置内，按照第一对应位置与栅极G的距离大小划分为m个区域，m≥2，第i个区域比第i+1个区域距离栅极G更近，1≤i≤m；

变掺杂沟道层3中的各区域长度满足以下关系：

L

其中，L

可选地，变掺杂沟道层3中的各区域的掺杂浓度满足以下关系：

0＜N

其中，N

本发明另一方面提供一种高品质因数氧化镓晶体管的制备方法，其特征在于，包括以下步骤：S1，生长单晶氧化镓衬底1；S2，在单晶氧化镓衬底1上生长氧化镓外延层2；S3，在氧化镓外延层2上生长沟道层301；S4，将沟道层301形成变掺杂沟道层3；S5，在变掺杂沟道层3上淀积介质层4、源极S、漏极D和栅极G。

可选地，步骤S4中，采用多次离子注入方式或高温扩散工艺形成变掺杂沟道层3。

可选地，步骤S3中，沟道层301为单一恒定掺杂浓度，沟道层301采用分子束外延沉积或金属有机化学气相淀积形成。

(三)有益效果

与现有技术相比，本发明具有以下有益效果：

(1)本发明采用变掺杂沟道的技术无需引入新的钝化工艺，因此不会引入新的击穿点，使得击穿位置依然发生在氧化镓的本征材料上。

(2)本发明采用的变掺杂沟道器件，在实现具有较高耐压的同时，能够维持较低导通电阻，突破击穿电压与导通电阻之间的trade-off。

(3)本发明在高功率电子器件领域有较好的应用前景。

附图说明

为了更完整地理解本发明及其优势，现在将参考结合附图的以下描述，其中：

图1示意性示出了本发明实施例的高品质因数氧化镓晶体管的结构图；

图2示意性示出了本发明实施例的高品质因数氧化镓晶体管的变掺杂浓度设置；

图3示意性示出了本发明实施例的高品质因数氧化镓晶体管的制备方法的流程图；

图4示意性示出了常规结构与本发明实施例的高品质因数氧化镓晶体管的直流输出特征曲线对比图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在详细描述本公开的具体实施例之前，首先对技术术语进行阐释，以便于更好地理解本公开。

MOSFET：氧化镓金属-氧化物-半导体场效应晶体管，广泛使用在模拟电路与数字电路的场效应晶体管。

Trade-off：是指两个参数指标之间是相互矛盾的，提升其中一个性能参数需要牺牲另一个性能参数。

在晶体管中，导通电阻与击穿电压之间往往是不可兼得的。为了实现高击穿电压的氧化镓MOSFET，需要一个相对低的沟道掺杂以及一个较长的栅极-漏极距离。然而，低掺杂通道和长栅极-漏极距离会导致较高的导通电阻，从而导致高功率损耗。

为此，本发明提供了一种新型的氧化镓晶体管结构及其制备方法，采用了变掺杂沟道，在实现具有较高耐压的同时，能够维持较低导通电阻，突破击穿电压与导通电阻之间的trade-off。

图1示意性示出了本发明实施例的高品质因数氧化镓晶体管的结构图。

请参见图1所示，本发明实施例中，高品质因数氧化镓晶体管从下至上依次包括：单晶氧化镓衬底1、氧化镓外延层2和变掺杂沟道层3；源极S和漏极D，分别位于变掺杂沟道层3表面两端；介质层4，位于变掺杂沟道层3表面且连接源极S和漏极D；栅极G，位于介质层4表面。

其中，变掺杂沟道层3中的对应位置的掺杂浓度与该对应位置与栅极G的距离有关。

可以理解的是，功率场效应晶体管的品质因数的表达式为V

为提高功率品质因数，可通过提高击穿电压V

本发明实施例中，单晶氧化镓衬底1为β-Ga

具体地，变掺杂沟道层3的掺杂浓度在2×10

介质层4为厚度为10～50nm的Al

本发明实施例中，变掺杂沟道层3中的距离栅极G越远位置的掺杂浓度越高。

图2示意性示出了本发明实施例的高品质因数氧化镓晶体管的变掺杂浓度设置。

具体来说，如图2所示，变掺杂沟道层3位于栅极G与漏极D之间的第一对应位置内，按照第一对应位置与栅极G的距离大小划分为m个区域，m≥2，第i个区域比第i+1个区域距离栅极G更近，1≤i≤m。

变掺杂沟道层3中的各区域长度满足以下关系：

L

其中，L

进一步地，变掺杂沟道层3中的各区域的掺杂浓度满足以下关系：

0＜N

其中，N

进一步地，变掺杂沟道层3中位于源极S和漏极D位置的掺杂浓度均大于其他位置的掺杂浓度。

可以理解的是，由于常规结构晶体管的电场峰值集中于栅极G的近漏端，因此离该位置附近区域的掺杂浓度对击穿电压有较高敏感性，离该位置较远区域的掺杂浓度对击穿电压敏感性较低。而栅极G附近由于受到栅极G的调控作用，该位置附近的沟道掺杂浓度对器件导通电阻的敏感度较低。因此本发明整体的设计原则是离该位置越远，浓度设计越高。以此原则所设计的变掺杂结构具有器件较高的击穿电压，同时具有较低的导通电阻。

图3示意性示出了本发明实施例的高品质因数氧化镓晶体管的制备方法的流程图。

本发明另一方面提供一种氧化镓场效应晶体管器件的制备方法，如图3所示，该制备方法可以包括以下步骤：

S1，生长单晶氧化镓衬底1。

采用提拉法、浮区法或导膜法等方法生长单晶氧化镓衬底1。

需要说明的是，在提供衬底材料之后，需要将单晶氧化镓衬底1分别用丙酮、乙醇煮沸10min，然后用去离子水清洗后，用高纯氮气吹干，从而清洗单晶氧化镓衬底。

S2，在单晶氧化镓衬底1上生长氧化镓外延层2。

由于氧化镓外延层为非故意掺杂的β-Ga

可以理解的是，氧化镓外延层2还可以通过其他各种沉积或生长方法制备，具体本发明不做限制。

S3，在氧化镓外延层2上生长沟道层301。

本步骤中，沟道层301为单一恒定掺杂浓度，沟道层301可以采用分子束外延沉积或金属有机化学气相淀积形成。

该单一恒定掺杂浓度可以为2×10

S4，将沟道层301形成变掺杂沟道层3。

本实施例中，采用多次离子注入方式形成变掺杂沟道层3。

离子注入是一种在半导体中进行掺杂的手段，离子注入是非热平衡的过程，通过调节注入的能量和剂量，可以将任一种元素注入衬底之中。

掺杂氧化镓通过多次图形化的离子注入将掺杂元素注入到氧化镓特定区域形成，注入深度至少为100nm，注入后各个区域的掺杂浓度均在2×10

以上只是示例性说明，本实施例不限于此。例如，还可以采用高温扩散工艺进行掺杂处理，形成变掺杂沟道层3。

S5，在变掺杂沟道层3上淀积介质层4、源极S、漏极D和栅极G。

采用原子层沉积(ALD)方法淀积一层厚度为30nm的Al

基于上述公开的高品质因数氧化镓晶体管及其制备方法，本发明还对制备而成的氧化镓晶体管进行了相关的电场仿真和试验测试。

对常规结构与本发明实施例的高品质因数氧化镓晶体管分别进行了电场仿真，其中，常规结构采用了常规恒定沟道掺杂制成的氧化镓晶体管器件进行电场仿真，其掺杂浓度恒定设置为2×10

将常规结构与本发明实施例的高品质因数氧化镓晶体管共同在V

图4示意性示出了常规结构与本发明实施例的高品质因数氧化镓晶体管的直流输出特征曲线对比图。

用半导体测试仪对常规结构和本发明的直流输出特性曲线进行测试，测试结果由图4可知。图4中虚线部分为常规结构的直流输出特征曲线，而实线部分为本发明实施例的变掺杂结构的直流输出特征曲线。常规结构和本发明实施例的变掺杂结构的掺杂浓度设置如同前述电场仿真对比所采用的各项初始设置。

经过计算得出，常规结构和本发明实施例的变掺杂结构制成的两种器件具有大致相等的导通电阻Ron，Ron＝109.9mΩ/mm。

对比发现，本发明提供的变掺杂结构在保持导通电阻不退化的前提下，有效提升了器件的击穿电压，本发明提供的结构可有效提高器件的耐压性能。

综上所述，本发明实施例提供了一种高品质因数氧化镓晶体管及其制备方法，本发明解决了氧化镓场效应晶体管的导通电阻与击穿电压之间的权衡问题，提出了变掺杂沟道的器件，在实现具有较高耐压的同时，能够维持较低导通电阻。本发明突破了击穿电压与导通电阻之间的矛盾，在高功率电子器件领域有较好的应用前景。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。