一种输出电路

技术领域

本发明涉及电路领域，尤其涉及一种输出电路。

背景技术

如图1所示，一般输出电路的主体部分是由一个NMOS管N11和一个PMOS管P11构成的反相器。其中，PMOS管P11的栅极连接第一输入端Input-P，PMOS管P11的源极连接电源电压VDDH，PMOS管P11的漏极连接NMOS管N11的漏极和输出电路的输出端Output。NMOS管N11的栅极连接第二输入端Input-N，NMOS管N11的源极接地GND。

随着电源电压的可用范围越来越宽，如1.8V-5V，1.62V-5.5V，容易出现NMOS管N11和PMOS管P11驱动能力的比值在此范围内单调变化较大。所述驱动能力是指驱动电流的大小。

图2示出不同工艺下NMOS管和PMOS管在相同驱动能力下的尺寸的比值P/N与电源电压VDDH的关系。

从图2可以看出，第一工艺中，在低压(如1.8V)下，仅NMOS管N11驱动能力很强，导致不同电源电压下NMOS管N11和PMOS管P11的驱动能力偏差过大，NMOS管N11和PMOS管P11在相同驱动能力下的尺寸的比值难以控制，从而影响输出特性。例如，输出信号的上升沿和下降沿不匹配，占空比偏差大，在高速(50m)时难以控制在50％左右。

发明内容

本发明解决的问题是：现有的某些工艺输出电路的输出特性较差。

为解决上述问题，本发明提供一种输出电路。所述输出电路包括：第一输入端、第二输入端、第一PMOS管、第一NMOS管和调整电路，所述调整电路包括：第二NMOS管或第二PMOS管。

所述第一PMOS管的源极连接电源电压，所述第一PMOS管的漏极连接所述第一NMOS管的漏极和所述输出电路的输出端，所述第一NMOS管的源极接地。

当所述调整电路包括第二NMOS管时，所述第一输入端连接所述第一PMOS管的栅极，所述第二输入端连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接所述电源电压，所述第二NMOS管的源极连接所述第一NMOS管的栅极。

当所述调整电路包括第二PMOS管时，所述第一输入端连接所述第二PMOS管的源极，所述第二PMOS管的栅极接地，所述第二PMOS管的漏极连接所述第一PMOS管的栅极，所述第二输入端连接所述第一NMOS管的栅极。

与现有技术相比，本发明的技术方案具有以下优点：

通过第二NMOS管或第二PMOS管来改变第一NMOS管或第一PMOS管的栅极电压，调节第一NMOS管或第一PMOS管的驱动电流，从而平衡了输出电路的输出特性。

进一步的，本发明还可以通过调节第一NMOS与第三NMOS的尺寸比或调节第一PMOS与第三PMOS的尺寸比，来进一步调节输出端驱动电流，使输出电路的输出特性更优。

附图说明

图1是现有输出电路的结构示意图；

图2是不同工艺下NMOS管和PMOS管在相同驱动能力下的尺寸的比值P/N与电源电压的关系；

图3是本发明一实施例的输出电路的结构示意图；

图4是本发明另一实施例的输出电路的结构示意图；

图5是现有技术和本发明在图2中的第一工艺下，NMOS管和PMOS管的驱动能力相同时的尺寸比值P/N与电源电压的关系对比。

具体实施方式

为了解决上述技术问题，本发明提供一种输出电路，包括：第一输入端、第二输入端、第一PMOS管、第一NMOS管和调整电路，所述调整电路包括：第二NMOS管或第二PMOS管。

其中，所述第一PMOS管的源极连接电源电压，所述第一PMOS管的漏极连接所述第一NMOS管的漏极和所述输出电路的输出端。

当所述调整电路包括第二NMOS管时，所述第一输入端连接所述第一PMOS管的栅极，所述第二输入端连接所述第二NMOS管的漏极，所述第二NMOS管的栅极连接所述电源电压，所述第二NMOS管的源极连接所述第一NMOS管的栅极。

当所述调整电路包括第二PMOS管时，所述第一输入端连接所述第二PMOS管的源极，所述第二PMOS管的栅极接地，所述第二PMOS管的漏极连接所述第一PMOS管的栅极，所述第二输入端连接所述第一NMOS管的栅极。

为了清楚的描述调整电路包括第二NMOS管或第二PMOS管的情况，下面分两个实施例进行具体说明。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图3，在一实施例中，输出电路包括：第一输入端Input-P1、第二输入端Input-N1、第一PMOS管P21、第一NMOS管N21和调整电路。所述调整电路包括：第二NMOS管N22。

所述第一PMOS管P21的源极连接电源电压VDDH，所述第一PMOS管P21的漏极连接所述第一NMOS管N21的漏极和所述输出电路的输出端Output。所述第一NMOS管N21的源极接地GND。

所述第一输入端Input-P1连接所述第一PMOS管P21的栅极，所述第二输入端Input-N1连接所述第二NMOS管N22的漏极，所述第二NMOS管N22的栅极连接所述电源电压VDDH，所述第二NMOS管N22的源极连接所述第一NMOS管N21的栅极。

在本实施例中，在第一NMOS管N21的栅极前增加了第二NMOS管N22，使得第一NMOS管N21的过驱动电压减小了一个NMOS管的阈值电压来降低驱动电流(驱动能力)。降低的阈值电压在低压下影响十分明显，而在高压下影响较小，符合整体的输出特性。

所述调整电路还可以包括第三NMOS管N23。所述第三NMOS管N23的栅极连接所述第二输入端Input-N1，所述第三NMOS管N23的漏极连接所述输出电路的输出端Output1，所述第三NMOS管N23的源极接地GND。

第三NMOS管N23可以增大输出端Output1的驱动能力，配合第二NMOS管N22对第一NMOS管N21的驱动能力的降低，从而达到平衡，符合设计需要。具体来说，由于MOS管的驱动能力受尺寸和栅极电压的影响，所以，通过调节第一NMOS管N21和第三NMOS管N23的尺寸，可以调节Output1的驱动能力。因此，第一NMOS管N21和第三NMOS管N23的尺寸比与输出端Output1的驱动电流相关。

请参考图4，在另一实施例中，输出电路包括：第一输入端Input-P2、第二输入端Input-N2、第一PMOS管P31、第一NMOS管N31和调整电路。所述调整电路包括：第二PMOS管P32。

所述第一PMOS管P31的源极连接电源电压VDDH，所述第一PMOS管P31的漏极连接所述第一NMOS管N31的漏极和所述输出电路的输出端Output。所述第一NMOS管N31的源极接地GND。

所述第一输入端Input-P2连接所述第二PMOS管P32的源极，所述第二PMOS管P32的栅极接地GND，所述第二PMOS管P32的漏极连接所述第一PMOS管P31的栅极，所述第二输入端Input-N2连接所述第一NMOS管N31的栅极。

在本实施例中，在第一PMOS管P31的栅极前增加了第二PMOS管P32，使得第一PMOS管P31的过驱动电压减小了一个PMOS管的阈值电压来降低驱动电流(驱动能力)。降低的阈值电压在低压下影响十分明显，而在高压下影响较小，符合整体的输出特性。

所述调整电路还可以包括：第三PMOS管P33。

所述第三PMOS管P33的栅极连接所述第一输入端Input-P2，所述第三PMOS管P33的漏极连接所述输出电路的输出端Output2，所述第三PMOS管P33的源极连接所述电源电压VDDH。

第三PMOS管P33可以增大输出端Output1的驱动能力，配合第二PMOS管P32对第一PMOS管N31的驱动能力的降低，从而达到平衡，符合设计需要。具体来说，由于MOS管的驱动能力受尺寸和栅极电压的影响，所以，通过调节第一PMOS管P31和第三PMOS管P33的尺寸，可以调节Output2的驱动能力。因此，第一PMOS管P31和第三PMOS管P33的尺寸比与输出端Output2的驱动电流相关。

图3所示的实施例更适宜于：在相同驱动能力下，图1中的PMOS管P11和NMOS管N11的尺寸比值在低压下变高明显时，使用图3的输出电路替换现有图1的输出电路，在不同的电压下PMOS管和NMOS管的尺寸比值偏差很小，提高了输出特性。

图4所示的实施例更适宜于：在相同驱动能力下，图1中PMOS管P11和NMOS管N11的尺寸比值在低压下变低明显时，使用图4的输出电路替换现有图1的输出电路，从而提高输出特性。

鉴于上述情况，技术人员可以先对图1所示的现有输出电路的NMOS管N11和PMOS管P11的驱动能力进行测试，在PMOS和NMOS尺寸比约为2:1的情况下，当驱动能力相同，而PMOS管P11和NMOS管N11的尺寸比值在低压下明显变高时，使用图3所示的电路替换输出电路，提高输出电路的输出特性；当驱动能力相同，而PMOS管P11和NMOS管N11的尺寸比值在低压下明显变低时，使用图4所示的电路替换输出电路，提高输出电路的输出特性。

如图5所示，通过对比现有技术和本发明同一工艺下NMOS管和PMOS管在相同驱动能力下的尺寸的比值P/N与电源电压的关系可以看出，使用本发明的技术方案，可以得到平稳的P/N尺寸比值，提高输出特性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。