显示装置、显示面板及其驱动方法

本公开涉及显示技术领域，尤其涉及一种显示装置、显示面板及其驱动方法。

随着发光二极管(Light Emitting Diode，LED)技术的不断发展，微型发光二极管是指将LED尺寸微缩为300微米以下，将数千颗、数万颗甚至更多的微型发光二极管固定在基板上，以进行更细致的局部调光，呈现出对比度高、色彩表现度高的显示画面。微型发光二极管显示装置采用的是无源寻址(Passive Matrix，PM)的驱动方式，这种驱动方式的功耗较大。

发明内容

本公开的目的在于提供一种显示装置、显示面板及其驱动方法，能够降低功耗。

根据本公开的一个方面，提供一种显示面板，包括：

衬底基板；

像素阵列，设于所述衬底基板上，且包括像素组，所述像素组包括多个像素；

多个像素驱动芯片，设于所述衬底基板上，且用于驱动所述像素阵列进行显示，所述像素驱动芯片包括用于接收数据信号的数据信号端以及用于接收控制信号的控制信号端；

其中，所述像素组中的多个所述像素连接于同一个所述像素驱动芯片。

进一步地，所述像素组中存在多个所述像素位于所述像素阵列中不同的像素行。

进一步地，所述像素组中存在多个所述像素位于所述像素阵列中不同的像素列。

进一步地，所述像素组中的多个所述像素沿着一个方向分布。

进一步地，所述像素组中的多个像素位于所述像素阵列中的同一像素行。

进一步地，所述像素组中的多个像素位于所述像素阵列中的同一像素列。

进一步地，多个所述像素驱动芯片包括至少一个芯片列，所述芯片列与所述像素阵列中的像素列平行，所述芯片列位于相邻的两个所述像素列之间。

进一步地，相邻的两个所述像素列构成多个所述像素组，多个所述像素组沿着所述像素列的延伸方向分布，位于相邻两个所述像素列之间的所述芯片列中的多个所述像素驱动芯片一一对应地与多个所述像素组连接。

进一步地，多个所述像素驱动芯片构成多个芯片列，相邻的两个所述芯片列之间存在两个所述像素列。

进一步地，所述像素包括第一子像素，所述显示面板还包括：

多个电源信号线，位于相邻的两个所述芯片列之间的两个所述像素列中的所述第一子像素连接于同一个所述电源信号线。

进一步地，所述显示面板还包括：

电源信号线，与所述像素连接。

进一步地，所述像素包括子像素，所述子像素包括发光二极管，所述 电源信号线连接于所述发光二极管的正极，所述像素驱动芯片连接于所述发光二极管的负极。

进一步地，所述显示面板还包括：

数据信号线，与所述数据信号端连接。

进一步地，所述数据信号线的数量为多个，多个所述像素驱动芯片包括至少一个芯片列，所述芯片列中的多个所述像素驱动芯片的所述数据信号端连接于同一个所述数据信号线。

进一步地，所述显示面板还包括：

控制信号线，与所述控制信号端连接。

进一步地，所述控制信号线的数量为多个，多个所述像素驱动芯片包括至少一个芯片行，所述芯片行中的多个所述像素驱动芯片的所述控制信号端连接于同一个所述控制信号线。

进一步地，所述显示面板还包括:

数据信号线，与所述数据信号端连接；

控制芯片，与所述控制信号线以及所述数据信号线连接，用于向所述控制信号线提供控制信号，并用于向所述数据信号线提供数据信号。

进一步地，所述显示面板包括显示区以及围绕所述显示区的周边区，所述像素驱动芯片位于所述显示区，所述控制芯片位于所述周边区。

进一步地，所述像素驱动芯片还包括供电电压端和/或接地端。

进一步地，所述像素行和所述像素列的数量均为偶数。

进一步地，多个所述像素驱动芯片呈阵列分布。

根据本公开的一个方面，提供一种显示装置，包括上述的显示面板。

根据本公开的一个方面，提供一种显示面板的驱动方法，采用上述的 显示面板，所述显示面板的一个显示帧包括地址分配阶段和数据信号传输阶段，所述驱动方法包括：

在所述地址分配阶段，向所述控制信号端输入控制信号，向所述数据信号端输入第一数据信号；

在所述数据信号传输阶段，向所述数据信号端输入第二数据信号。

本公开的显示装置、显示面板及其驱动方法，在驱动过程中，向像素驱动芯片的控制信号端输入控制信号，向所述数据信号端输入第一数据信号；以及向像素驱动芯片的数据信号端输入第二数据信号，以使各像素驱动芯片将数据信号提供给对应的像素，从而实现了有源寻址的驱动方式，且由于像素组中的多个像素连接于同一个像素驱动芯片，从而减小了衬底基板上信号走线的数量，降低了工艺难度，并且降低了整体显示模组的驱动功耗和驱动成本，大大提高了产品的竞争优势。

图1是本公开实施方式的显示面板的示意图。

图2是图1中显示区的示意图。

图3是图2中像素这列与像素驱动芯片的分布示意图。

图4是图2中像素组与像素驱动芯片的示意图。

图5是本公开实施方式的显示面板中像素组与像素驱动芯片的另一示意图。

图6是本公开实施方式的显示面板中像素组与像素驱动芯片的又一示意图。

图7是本公开实施方式的未设置供电电压端的像素驱动芯片的连接示意图。

图8是本公开实施方式的显示面板的驱动方法对应的时序图。

图9是本公开实施方式的像素驱动芯片的信号通道端的时序图。

图10是本公开实施方式的数据信号的编码示意图。

附图标记说明：1、像素；101、第一子像素；102、第二子像素；103、第三子像素；2、像素驱动芯片；3、控制信号端；4、数据信号端；5、供电电压端；6、接地端；7、信号通道端；8、像素组；9、控制芯片；10、显示区；11、周边区；100、像素列；200、芯片列；300、像素行；400、芯片行。

这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。

在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接， 不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

本公开实施方式提供一种显示面板。如图1至图4所示，该显示面板可以包括衬底基板、像素阵列以及像素驱动芯片2，其中：

该像素阵列设于衬底基板上。该像素阵列包括像素组8。该像素组8包括多个像素1。该像素驱动芯片2的数量为多个。多个像素驱动芯片2设于衬底基板上，且用于驱动像素阵列进行显示。该像素驱动芯片2包括用于接收数据信号的数据信号端4以及用于接收控制信号的控制信号端3。其中，该像素组8中的多个像素1连接于同一个像素驱动芯片2。

本公开实施方式的显示面板，在驱动过程中，向像素驱动芯片2的控制信号端3输入控制信号，向像素驱动芯片2的数据信号端4输入第一数据信号；以及向像素驱动芯片2的数据信号端4输入第二数据信号，以使各像素驱动芯片2将数据信号提供给对应的像素1，从而实现了有源寻址的驱动方式，且由于像素组8中的多个像素1连接于同一个像素驱动芯片2，从而减小了衬底基板上信号走线的数量，降低了工艺难度，并且降低了整体显示模组的驱动功耗和驱动成本，大大提高了产品的竞争优势。

下面对本公开实施方式的显示面板的各部分进行详细说明：

该衬底基板可以为刚性衬底基板，材料包括例如玻璃、石英、PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)、塑料等，但本公开实施方式对此不做特殊限定。

该像素阵列设于衬底基板上。如图1所示，该显示面板可以包括显示区10以及围绕显示区10的周边区11。该像素阵列可以位于显示面板的显示区10。如图3所示，该像素阵列可以包括多个像素行300以及多个像素列100。 该像素行300可以沿着第一方向延伸，该像素列100可以沿着第二方向延伸。该第一方向可以与第二方向垂直。该像素行300的数量可以为偶数，但本公开不限于此，还可以为奇数。该像素列100的数量也可以为偶数，但本公开不限于此，还可以为奇数。该像素行300可以包括多个像素1。该像素列100可以包括多个像素1。如图4所示，该像素1可以包括多个子像素。该多个子像素的出射光的颜色可以不同，当然，也可以相同。具体地，该多个子像素可以包括第一子像素101、第二子像素102以及第三子像素103。该第一子像素101可以为红色子像素，当然，也可以为蓝色子像素，但本公开不限于此，还可以为绿色子像素。该第二子像素102可以为红色子像素，当然，也可以为蓝色子像素，但本公开不限于此，还可以为绿色子像素。该第三子像素103可以为红色子像素，当然，也可以为蓝色子像素，但本公开不限于此，还可以为绿色子像素。以多个子像素的出射光的颜色不同为例，该第一子像素101为红色子像素，用于发红色光；该第二子像素102为蓝色子像素，用于发蓝色光；该第三子像素103为绿色子像素，用于发绿色光。各子像素可以包括一个或多个发光二极管。该发光二极管可以为Mini LED，当然，该发光二极管可以为Micro LED，但本公开实施方式不限于此。以子像素包括两个发光二极管为例，该两个发光二极管并联连接，且颜色相同。此外，该发光二极管在衬底基板上的正投影可以呈四边形，其宽度可以为70μm-100μm，其长度可以为120μm-180μm。该发光二极管为独立元件，其可以通过表面贴装技术(SMT)或巨量转移技术设于衬底基板上。

如图1所示，该像素阵列可以包括一个像素组8，当然，该像素阵列也可以包括多个像素组8，也就是说，该像素阵列中的多个像素1可以分为多个像素组8。多个像素组8中存在至少一个像素组8包括多个像素1。以像素组8的数量为多个为例，多个像素组8中像素1的数量可以相同，当然，也可以存在两个像素组8中的像素1的数量不同。

该像素组8的多个像素1中存在多个像素1可以位于像素阵列中不同 的像素行300，也就是说，该像素组8的多个像素1中存在至少两个像素1可以位于像素阵列中不同的像素行300。其中，所述的不同的像素行300可以为顺序排列的像素行300，但本公开实施方式对此不做特殊限定。以像素组8中包括四个像素1为例，该四个像素1中存在两个像素1位于不同的像素行300，该两个像素1的一个像素1位于第n像素行300，另一个像素1位于第(n+1)像素行300，n为大于等于1的整数，第n像素行300和第(n+1)像素行300为顺序排列的像素行300。当然，该四个像素1中也可以存在三个像素1位于不同的像素行300，三个像素1的一个像素1位于第n像素行300，另一个像素1位于第(n+1)像素行300，剩余一个像素1位于第(n+2)像素行300。进一步地，如图6所示，该四个像素1中的各像素1位于不同的像素行300，例如四个像素1位于同一像素列100。

当然，该像素组8的多个像素1中也可以存在多个像素1位于像素阵列中不同的像素列100，也就是说，该像素组8的多个像素1中存在至少两个像素1可以位于像素阵列中不同的像素列100。其中，所述的不同的像素列100可以为顺序排列的像素列100，但本公开实施方式对此不做特殊限定。以像素组8中包括四个像素1为例，该四个像素1中存在两个像素1位于不同的像素列100，该两个像素1的一个像素1位于第m像素列100，另一个像素1位于第(m+1)像素列100，m为大于等于1的整数，第m像素列100和第(m+1)像素列100为顺序排列的像素列100。当然，该四个像素1中也可以存在三个像素1位于不同的像素列100，三个像素1的一个像素1位于第m像素列100，另一个像素1位于第(m+1)像素列100，剩余一个像素1位于第(m+2)像素列100。进一步地，如图5所示，该四个像素1中的各像素1位于不同的像素列100，例如四个像素1位于同一像素行300。

该像素组8的多个像素1也可以沿着同一方向分布。在本公开一实施方式中，如图5所示，该像素组8的多个像素1可以位于像素阵列中的同一像素行300，且位于同一像素行300中的多个像素1顺序排布。为便于描述， 对图5中四个像素1从左向右进行顺序标号，与像素驱动芯片2距离最近的第二像素1和第三像素1之间的间距，稍大于第一像素1和第二像素1之间的间距，以及大于第三像素1和第四像素1之间的间距。然而，在实际布局设计中，任意两个像素1在行方向上也可以是等间距排布的，本公开实施例对此不做限定，实际设计时以像素驱动芯片2不影响所有像素1的显示效果为准。在本公开另一实施方式中，如图6所示，该像素组8的多个像素1可以位于像素阵列中的同一像素列100，且位于同一像素列100中的多个像素1顺序排布。为便于描述，从上至下对图6中四个像素1进行顺序标号，与像素驱动芯片2距离最近的第二像素1和第三像素1之间的间距，稍大于第一像素1和第二像素1之间的间距，以及大于第三像素1和第四像素1之间的间距。然而，在实际布局设计中，任意两个像素1在列方向上也可以是等间距排布的，本公开实施例对此不做限定，实际设计时以像素驱动芯片2不影响所有像素1的显示效果为准。

如图4所示，该像素驱动芯片2设于衬底基板上。该像素驱动芯片2与像素1可以设于衬底基板的同一侧，当然，像素驱动芯片2与像素1可以设于衬底基板相反的两侧。该像素驱动芯片2与像素1连接。其中，该像素驱动芯片2可以与像素1中的多个子像素均连接。具体地，该像素驱动芯片2的信号端可以包括多个信号通道端7，且像素驱动芯片2的多个信号通道端7一一对应地与像素1中的多个子像素连接。以子像素包括发光二极管为例，该信号通道端7可以与发光二极管的第一电极连接。该第一电极可以为负极，当然，该第一电极也可以为正极。该像素驱动芯片2的信号端包括数据信号端4以及控制信号端3。该数据信号端4用于接收数据信号，该控制信号端3用于接收控制信号。该数据信号可以包括第一数据信号和第二数据信号。此外，该像素驱动芯片2的信号端还可以包括供电电压端5和/或接地端6。以像素驱动芯片2的信号端的数量为X个为例，位于行方向的信号端的最大数量为a个，位于列方向的信号端的最大数量为b个，其中，a、b、X均为整数， a与b的乘积小于等于X。需要说明的是，对于本公开的像素驱动芯片2，a与b的差值的绝对值最小。如此设置，可以避免像素驱动芯片2在单个方向上的尺寸过大，解决了由于像素驱动芯片2在单个方向上的尺寸过大所导致的多个像素1在单个方向上的间距过大的问题。以像素驱动芯片2的信号端的数量为16个为例，行方向上的信号端的数量以及列方向上的信号端的数量均为4个。

该像素驱动芯片2在衬底基板上的正投影可以呈四边形，其宽度可以为350μm-450μm，其长度可以为350μm-450μm。该像素驱动芯片2在衬底基板上的正投影的长度和宽度可以相同，但本公开对此不做特殊限定。该像素驱动芯片2在衬底基板上的正投影的面积可以为像素1中的发光二极管在衬底基板上的正投影的面积的8倍-15倍。该像素驱动芯片2为独立元件，其可以通过表面贴装技术(SMT)组装于衬底基板上。该衬底基板上设有焊盘，在通过表面贴装技术将像素驱动芯片2组装于衬底基板的过程中，该像素驱动芯片2的信号端与焊盘固定连接。

该像素驱动芯片2的数量为多个，通过多个像素驱动芯片2的共同作用以驱动像素阵列进行显示。其中，如图1和图4所示，像素组8中的多个像素1连接于同一个像素驱动芯片2，也就是说，多个像素1中的多个子像素均连接于同一像素驱动芯片2。以像素组8包括四个像素1且各像素1包括三个子像素为例，该四个像素1中的三个子像素均连接于同一像素驱动芯片2，即该像素驱动芯片2与十二个子像素连接；该像素驱动芯片2可以包括十二个信号通道端7，该十二个信号通道端7一一对应地与各子像素的发光二极管的第一电极连接。以上述像素组8的数量为多个为例，多个像素驱动芯片2一一对应地用于驱动多个像素组8进行显示。

如图3所示，本公开的多个像素驱动芯片2可以呈阵列分布，以构成多个芯片列200以及多个芯片行400。该芯片行400与上述的像素行300可以平行。该芯片列200与上述的像素列100可以平行。该芯片列200中像素驱 动芯片2的数量可以小于等于像素列100中像素1的数量。多个芯片列200中存在至少一个芯片列200位于相邻的两个像素列100之间，且位于相邻的两个像素列100之间的芯片列200用于驱动该相邻的两个像素列100进行显示。其中，所述相邻的两个像素列100之间仅存在一个芯片列200。所述相邻的两个像素列100可以构成多个像素组8，各像素组8中所包括的像素1的数量可以相同或不同，且多个像素组8沿着像素列100的延伸方向分布。以各像素列100包括六行像素1且各像素组8包括四个像素1为例，对于所述相邻的两个像素列100，第一行的两个像素1和第二行的两个像素1可以构成一个像素组8，第三行的两个像素1和第四行的两个像素1可以构成另一个像素组8，第五行的两个像素1和第六行的两个像素1可以构成又一个像素组8。此外，位于所述相邻的两个像素列100之间的芯片列200中的多个像素驱动芯片2一一对应地与多个像素组8连接。

当然，本公开的多个像素驱动芯片2也可以不呈阵列分布，只要使一个像素驱动芯片2与像素组8中的多个像素1连接，即可减小衬底基板上信号走线的数量。在一实施方式中，多个像素驱动芯片2构成多个芯片行400，但没有构成芯片列200，各芯片行400中的像素驱动芯片2的数量可以相等。在另一实施方式中，多个像素驱动芯片2构成多个芯片列200，但没有构成芯片行400，各芯片列200中的像素驱动芯片2的数量可以相等。

如图1、图2以及图3所示，本公开实施方式的显示面板还包括多个电源信号线。该电源信号线可以与像素列100平行设置。该电源信号线与像素1连接。其中，该电源信号线与像素1中的子像素连接。具体而言，该电源信号线与子像素的发光二极管的第二电极连接。以上述发光二极管的第一电极为负极为例，该第二电极可以为正极；以上述发光二极管的第一电极为正极为例，该第二电极可以为负极。其中，对于上述的位于相邻的两个芯片列200之间的两个所述像素列100，该两个像素列100中的第一子像素101连接于同一个电源信号线，从而减少了电源信号线的数量。此外，如图1和图4所示， 该电源信号线可以包括第一电源信号线VR和第二电源信号线VGB。各像素1中的红色子像素可以与第一电源信号线VR连接，各像素1中的绿色子像素和蓝色子像素均连接于第二电源信号线VGB。

如图3所示，第(4k-3)像素列100和第(4k-2)像素列100之间设有第(2k-1)芯片列200，第(4k-2)像素列100和第(4k-1)像素列100之间不存在芯片列200，第(4k-1)像素列100和第4k像素列100之间设有第2k芯片列200，该第(2k-1)芯片列200和第2k芯片列200之间设有第(4k-2)像素列100和第(4k-1)像素列100；其中，第(2k-1)芯片列200用于驱动第(4k-3)像素列100以及第(4k-2)像素列100进行显示，第2k芯片列200用于驱动第(4k-1)像素列100和第4k像素列100进行显示；第(4k-2)像素列100中的第一子像素101与第(4k-1)像素列100中的第一子像素101可以共用电源信号线，其中，k为正整数。此外，第(4k-3)像素列100和第(4k-2)像素列100之间的距离可以大于第(4k-2)像素列100和第(4k-1)像素列100之间的距离，第(4k-1)像素列100和第4k像素列100之间的距离也可以大于第(4k-2)像素列100和第(4k-1)像素列100之间的距离。

也就是说，部分相邻的两个像素行300之间设置有像素驱动芯片2，而另一部分相邻的两个像素行300之间没有像素驱动芯片2；之间设置有像素驱动芯片2的相邻的两个像素行300之间的间距，大于未设置有像素驱动芯片2的相邻的两个像素行300之间间距。部分相邻的两个像素列100之间设置有像素驱动芯片2，而另一部分相邻的两个像素列100之间没有像素驱动芯片2；之间设置有像素驱动芯片2的相邻的两个像素列100之间的间距，大于未设置有像素驱动芯片2的相邻的两个像素列100之间间距。然而，在实际布局设计中，任意两个相邻的像素行300在列方向上可以是等间距排布的，任意两个相邻的像素列100在行方向上可以是等间距排布的，本公开实施例对此不做限定，实际设计时以像素驱动芯片2不影响所有像素1的显示效果为准。

如图1、图2以及图3所示，本公开实施方式的显示面板还可以包括多个数据信号线DATA。该数据信号线DATA可以与像素列100平行设置。该 数据信号线DATA可以与像素驱动芯片2的数据信号端4连接。上述芯片列200中各像素驱动芯片2的数据信号端4可以连接于同一数据信号线DATA，但本公开实施方式对此不做特殊限定。本公开实施方式的显示面板还可以包括多个控制信号线DE。该控制信号线DE可以与像素阵列中的像素行300平行设置。该控制信号线DE可以与像素驱动芯片2的控制信号端3连接。上述芯片行400中各像素驱动芯片2的控制信号端3可以连接于同一控制信号线DE，但本公开实施方式对此不做特殊限定。如图1所示，本公开实施方式的显示面板还可以包括控制芯片9。该控制芯片9可以与控制信号线DE以及数据信号线DATA连接，用于向控制信号线DE提供控制信号，并用于向数据信号线DATA提供数据信号。该控制芯片9可以位于显示面板的周边区11。

如图1、图2以及图3所示，本公开实施方式的显示面板还可以包括多个供电电压线VCC。该供电电压线VCC可以与上述的像素列100平行设置。该供电电压线VCC可以与像素驱动芯片2的供电电压端5连接。上述芯片列200中各像素驱动芯片2的供电电压端5可以连接于同一供电电压线VCC，但本公开实施方式对此不做特殊限定。本公开实施方式的显示面板还可以包括多个接地线GND。该接地线GND可以与上述的像素列100平行设置。该接地线GND可以与像素驱动芯片2的接地端6连接。上述芯片列200中各像素驱动芯片2的接地端6可以连接于同一接地线GND，但本公开实施方式对此不做特殊限定。本公开的供电电压端5用于接收供电电压，控制信号端3用于接收控制信号，通过两个信号端口分别接收供电电压和控制信号，从而能够避免像素驱动芯片2因错误读取控制信号而导致像素驱动芯片2出现异常工作状态，防止显示效果受到影响。

需要说明的是，本公开的第一电源信号线VR、第二电源信号线VGB、控制信号线DE、数据信号线DATA、接地线GND以及供电电压线VCC等信号线可以直接形成在衬底基板上，例如可以通过成膜、图案化等工艺制备而成。本公开可以在所述的信号线通过成膜、图案化等工艺形成之后，再将像 素驱动芯片2组装于衬底基板上。其中，像素驱动芯片2在衬底基板上的正投影与信号线的部分区域在衬底基板上的正投影存在交叠区域，可以最大化合理利用布线空间，提高像素排布密度。

在本公开其它实施方式中，如图7所示，供电电压和地址信号可以由像素驱动芯片2的同一个信号端输入，例如从控制信号端3输入。举例而言，本公开可以通过控制信号端3接收信号的信号幅值来区分控制功能和供电功能。例如，信号幅值高于某一预设电平时执行控制功能；信号幅值低于某一预设电平时执行供电功能。

以分辨率为160*180的显示面板为例，在像素驱动芯片2与像素1按照图4所示结构进行连接时，该显示面板需要80个数据信号线DATA、90个控制信号线DE、80个接地线GND，相较于单颗像素驱动芯片2驱动单个像素1的驱动方案，本公开实施例可以减少一半的走线数量；位于相邻的两个芯片列200之间的两个像素列100可共用第一电源信号线VR和第二电源信号线VGB，也就是说，对于图1中的显示面板，左右两侧的像素列100不与其它像素列100共用第一电源信号线VR和第二电源信号线VGB，位于左右两侧像素列100之间的像素列100会共用第一电源信号线VR和第二电源信号线VGB，使的第一电源信号线VR和第二电源信号线VGB各自为81个，使得显示面板上的走线数量大大减少，降低了生产成本，大大提高产品的竞争优势。

以分辨率为160*180的显示面板为例，在像素驱动芯片2与像素1按照图5所示结构进行连接时，该显示面板需要40个数据信号线DATA，180个控制信号线DE，40个接地线GND，40个供电电压线VCC，第一电源信号线VR和第二电源信号线VGB各自为160个。

以显示面板的分辨率为160*180为例，在像素驱动芯片2与像素1按照图6所示结构进行连接时，该显示面板需要160个数据信号线DATA，45个控制信号线DE，160个接地线GND，160个供电电压线VCC，第一电源信 号线VR和第二电源信号线VGB各自为160个。

本公开实施方式还提供一种显示装置。该显示装置可以包括上述任一实施方式所述的显示面板。该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置所包括的显示面板同上述显示面板的实施方式中的显示面板相同，因此，其具有相同的有益效果，本公开在此不再赘述。

本公开实施方式还提供显示面板的驱动方法。该显示面板可以采用上述任一实施方式所述的显示面板。以显示面板中每个像素驱动芯片2用于驱动一个像素组8，每个像素组8包括四个像素1为例，显示面板上阵列设置有4M*N个像素1，以及N行M列像素驱动芯片2，其中M和N均为正整数。该显示面板在显示时，其一帧可以包括地址分配阶段和数据信号传输阶段。如图8所示，该显示面板的驱动方法可以包括S1阶段和S3阶段，其中：

向各像素驱动芯片2分配地址阶段为S1阶段。

同一芯片行400中各像素驱动芯片2的控制信号端3与一根控制信号线DE连接，同一芯片列200中各像素驱动芯片2的数据信号端4与一根数据信号线DATA连接为例。如图8所示，在S1阶段，控制芯片9通过多根数据信号线DATA向多个芯片列200输入第一数据信号，控制芯片9通过多个控制信号线DE向多个芯片行400逐行依次输入控制信号，以控制位于同一芯片行400的像素驱动芯片2的数据信号端4能够同时接收来自不同数据信号线传输的第一数据信号。具体地，显示面板包括N个芯片行400以及N个控制信号线，如图8所示，第一控制信号线DE

可以理解的是，在S1阶段之前，本公开的像素驱动芯片2可能处于睡眠状态，该睡眠状态为低功耗工作模式或非工作状态。通过供电电压线VCC向像素驱动芯片2的供电电压端5输入供电电压以使像素驱动芯片2解除睡眠状态，即图8中的S0阶段。

向像素驱动芯片2的数据信号端4输入第二数据信号的阶段为S3阶段，也称为数据信号传输阶段。

如图8所示，S3阶段，上述的控制芯片9通过多个数据信号线DATA向多个芯片列200输入第二数据信号。其中，本公开是同时向多个芯片列200输入第二数据信号。每个第二数据信号多个子数据信息Subdata_1、Subdata_2……Subdata_N。

每个子数据信息中包括地址信息ID和像素数据信息。其中，该子数据信息可以为数字信号，具体地，可以包括：起始指令SoT、地址信息ID、数据传输指令DCX、间隔指令IoT、像素数据信息及结束指令EoT。其中，像素数据信息包括多个子像素数据Rda

在具体实施时，每个子数据信息的长度可以设置为63bit，其中，起始指令SoT占1bit，地址信息ID占8bit，数据传输指令DCX占1bit，间隔指令IoT占1bit，子像素数据Rda

即，可以理解的是，每个子数据信息中的地址信息ID与S1阶段各像素驱动芯片2接收到的地址信息ID相对应，而像素数据信息包括该像素驱动芯片2所驱动的各个像素1的数据信息集合。

其中，多个子数据信息可以按特定顺序(例如特定顺序可以为各芯片列200中多个像素驱动芯片2沿列方向的排列顺序)依次排列构成第二数据信号，多个子数据信息也可以不按所述的特定顺序进行排列，本公开在此不做限定。

第二数据信号通过数据信号线DATA传输给同一列的像素驱动芯片2，各像素驱动芯片2通过对第二数据信号中的多个子数据信息中的地址信息ID进行解码匹配，从而选择性地接收与在S1阶段接收并存储的相同地址信息ID所对应的子数据信息，获取该子数据信息中的像素数据信息。

像素驱动芯片2的各个信号通道端7与其对应的子像素形成信号通路。具体地，像素驱动芯片2被配置为驱动四个像素1，每个像素1包括三个不同颜色的子像素，因此，像素驱动芯片2包括十二个信号通道端7，每个信号通道端7与不同的子像素连接。在S3阶段之后，像素驱动芯片2接收并存储有其所连接的四个像素1的数据信息，连接于不同颜色子像素的信号通道端7可以不同时打开，以使不同颜色子像素被驱动的的时间不同。具体地，如图4、图7以及图9所示，连接于红色子像素的信号通道端7(R1)、7(R2)、7(R3)、7(R4)可以先全部打开，即图9中的CH_R出现有效电平的时间段内，所有的红色子像素线先被驱动；相比连接于红色子像素的信号通道端7(R1)、7(R2)、7(R3)、7(R4)，连接于绿色子像素的信号通道端7(G1)、7(G2)、7(G3)、7(G4)可以延迟几纳秒打开，即图9中的CH_G晚于CH_R出现有效电平，CH_G出现有效电平的时间段内绿色子像素被驱动；相比连接于绿色子像素的信号通道端7(G1)、7(G2)、7(G3)、7(G4)，连接于蓝色子像素的信号通道端7(B1)、7(B2)、7(B3)、7(B4)可以再延迟几纳秒打开，即图9中的CH_B晚于CH_G出现有效电平，CH_B出现有效电平的时间段内蓝色子像素被驱动。如此设置，可以降低像素驱动芯片2的瞬态负载能力和瞬态噪声，且虽然各颜色子像素在时序上相互延迟几纳秒被驱动，人眼几乎察觉不到，视效上是同时亮的，从而实现全彩画面的准确显示。

图10为本公开的第一数据信号以及第二数据信号的编码示意图。如图10所示，本公开可以通过设计脉冲序列中的占空比来表示第一数据信号以及第二数据信号中各bit位的含义。例如脉冲序列中某个脉冲的占空比为25％时，表示该bit位代表0；某个脉冲的占空比为75％时，表示该bit位代表1；某个脉冲的占空比为50％时，表示该bit位为开始指令SoT；当连续两个脉冲的占空比均为50％时，即出现2个连续的SoT，则该2bit位的含义为结束指令EoT。

如图8所示，本公开显示面板的一个显示帧还可以包括位于地址分配阶段S1与数据信号传输阶段S3之间的电流设定阶段S2。在电流设定阶段S2， 向像素驱动芯片2的数据信号端4输入电流设定信息Co，以控制像素驱动芯片2的驱动电流的大小，进而进一步精确控制对应像素1的出光亮度。该电流设定信息Co的长度可以为63bit，具体可以包括：1bit的起始指令SoT、8bit的地址信息ID、1bit的电流设定指令DCX、1bit的间隔指令IoT、由帧起始指令C和控制指令(例如表示信号通道端7需要提供给发光二极管的电流幅值校正系数)共同组成的16bit数据、1bit的间隔指令IoT、16bit的预留控制指令位、1bit的间隔指令IoT、16bit的预留控制指令位，以及2bit的结束指令EoT。其中，电流设定指令DCX为设定值时表示进行电流设定，例如DCX为0时，表示进行电流设定。

可以理解的是，显示面板在逐帧显示画面的过程中，可以仅在显示第一帧画面(即CH_R、CH_G、CH_B的有效阶段，对应像素被驱动的阶段)前，需要依次执行阶段S0、阶段S1、阶段S2、阶段S3，而在显示第一帧之后的帧画面前，显示面板可以只执行阶段S2和阶段S3，甚至仅执行阶段S3。

可以理解的是，本公开实施例以一个像素驱动芯片向具有四个像素的像素组提供信号为例进行说明，如显示面板包括奇数行或奇数列像素，也可以采用本公开提供的实施例进行设计和驱动，其中，可以将部分像素驱动芯片的部分信号通道端悬空(即不与任何元器件连接)，或者在显示面板中设置向具有奇数个像素的像素组提供信号的像素驱动芯片，本公开在此不做限定。

以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。