一种像素电路及其驱动方法、显示面板、显示装置

技术领域

本申请实施例涉及显示器件技术领域，尤其涉及一种像素电路及其驱动方法、显示面板、显示装置。

背景技术

像素电路，是基于半导体技术形成的电路，通过阵列化的设置实现像素发光，可以应用于显示器件、图像传感器等设备。其中，不同类型的显示器件可以具有不同的像素电路，像素电路设计的好坏相应地也会影响显示器件的显示性能。以微型发光二极管(MicroLight Emitting Diode,Micro LED)显示器件为例，通过对LED结构进行薄膜化、微小化、阵列化的设计，使各个发光二极管的尺寸仅仅在1至10μm级别左右，并将发光二极管批量式转移至电路基板上，可以实现具备高像素分辨率、高发光效率、高色域等优点的自发光显示，也是目前显示器件的一大发展趋势所在。然而，目前的Micro LED显示器件受限于像素电路设计的缺陷，会在进行低亮度发光显示时，容易出现频闪、亮度不均匀及色偏等显示不良，显示效果和发光稳定性有待提升。因此，尤其针对用于Micro LED显示器件的像素电路，其电路性能亟待进一步提升。

需要说明的是，在上述背景技术区分发明的信息仅被配置为加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本申请实施例提供了一种像素电路及其驱动方法、显示面板、显示装置，旨在利用锁存单元对数据信号进行处理，由锁存电压端提供与当前数据信号的电平相同的锁存控制信号，可以提高控制控制开关导通或者断开的平稳性，还有利于缩短写入数据的时间，由此提高像素电路的工作稳定性，进而可以用于提升显示器件的显示效果和发光稳定性。

在一方面，本申请实施例提供了一种像素电路，包括：多个阵列排布的子像素电路；各所述子像素电路，包括：数据信号端、锁存电压端、锁存单元、控制开关、发光元件和发光电压端；所述锁存单元，分别与所述数据信号端、所述锁存电压端和所述控制开关电连接；所述发光电压端通过所述控制开关与所述发光元件电连接；

所述数据信号端，被配置为向所述锁存单元传输数据信号；

所述锁存电压端，被配置为向所述锁存单元传输锁存控制信号；

所述锁存单元，被配置为向所述控制开关输出与当前所述数据信号的电平相同的锁存控制信号，以控制所述控制开关导通或者断开。

可选地，所述数据信号包括：周期性交替且电平相反的第一电平信号和第二电平信号；所述锁存电压端包括：电平相反的第一电压端和第二电压端；

所述锁存单元，包括：第一晶体管和第二晶体管；所述第一晶体管电连接于所述第一电压端与所述控制开关之间，所述第二晶体管电连接于所述第二电压端与所述控制开关之间；

所述第一晶体管，被配置为在当前所述数据信号包含所述第一电平信号的情况下，导通所述第一电压端与所述控制开关之间的电路；

所述第二晶体管，被配置为在当前所述数据信号包含所述第二电平信号的情况下，导通所述第二电压端与所述控制开关之间的电路。

可选地，所述锁存单元，还包括：第三晶体管和第四晶体管；所述第三晶体管电连接于所述第二电压端与所述第一晶体管和所述第二晶体管之间，所述第四晶体管电连接于所述第一电压端与所述第一晶体管和所述第二晶体管之间；

所述第三晶体管，被配置为在当前所述数据信号包含所述第一电平信号的情况下，导通所述第二电压端与所述第一晶体管和所述第二晶体管之间的电路，以使所述第二电压端提供的电压导通所述第一晶体管，并且，断开所述第二晶体管；

所述第四晶体管，被配置为在当前所述数据信号包含所述第二电平信号的情况下，导通所述第一电压端与所述第一晶体管和所述第二晶体管之间的电路，以使所述第二电压端提供的电压导通所述第二晶体管，并且，断开所述第一晶体管。

可选地，还包括：第一发光控制单元和发光控制信号端；所述第一发光控制单元电连接于所述锁存单元与所述控制开关之间，并且与所述发光控制信号端电连接；

所述发光控制信号端，被配置为向所述第一发光控制单元传输发光控制信号；

所述第一发光控制单元，被配置为根据所述发光控制信号，控制所述锁存单元与所述控制开关之间的电路导通或者断开。

可选地，所述锁存单元，被配置为按照第一预设周期交替地控制所述控制开关导通和断开；

所述第一发光控制单元，被配置为按照第二预设周期交替地控制所述锁存单元与所述控制开关之间的电路导通和断开；

所述第一预设周期大于所述第二预设周期并且时长为所述第二预设周期的正整数倍。

可选地，还包括：第二发光控制单元，电连接于所述控制开关与所述发光元件之间，并且与所述发光控制信号端电连接；

所述发光控制信号端，还被配置为向所述第二发光控制单元传输所述发光控制信号；

所述第二发光控制单元，被配置为被配置为根据所述发光控制信号，控制所述控制开关与所述发光元件之间的电路导通或者断开。

可选地，所述第二发光控制单元包括：第七晶体管和第八晶体管；所述第七晶体管和所述第八晶体管，分别电连接于所述发光与所述发光元件之间，并且分别与所述发光控制信号端电连接；

所述第七晶体管，被配置为根据所述发光控制信号，在所述发光电压端与所述第七晶体管之间的电路断开的情况下，控制所述第七晶体管与所述发光元件之间的电路导通；

所述第八晶体管，被配置为根据所述发光控制信号，在所述发光电压端与所述第八晶体管之间的电路导通的情况下，控制所述第八晶体管与所述发光元件之间的电路导通。

可选地，所述像素电路还包括：预设频率信号端；所述第二发光控制单元包括：第九晶体管，电连接于所述第七晶体管与所述发光元件之间，还与所述预设频率信号端电连接；

所述预设频率信号端，被配置为向所述第九晶体管传输预设频率信号；

所述第九晶体管，被配置为根据所述预设频率信号的频率，控制所述七晶体管与所述发光元件之间的电路交替地导通或者断开。

可选地，所述子像素电路包括：交替排布的第一子像素电路和第二子像素电路，相邻的所述第一子像素电路和所述第二子像素电路两两一组，共用同一个控制开关、同一个发光元件和同一个发光电压端；

其中，同一组中的所述第一子像素电路中的锁存单元和所述第二子像素电路中的锁存单元，被配置为交替地向所述控制开关输出与当前所述数据信号的电平相同的锁存控制信号，以控制所述控制开关导通或者断开。

通过上述实施例，本申请提供的像素电路具有以下优点：

(1)本申请实施例提供的像素电路，由锁存电压端提供锁存控制信号，并由锁存单元根据数据信号对锁存控制信号进行选择，向控制开关输出与当前数据信号的电平相同的锁存控制信号，以控制控制开关导通或者断开，从而以额外引入锁存电压并选择的方式，实现对数据信号的锁存，维持长时间的电压稳定，可以提高控制控制开关导通或者断开的平稳性，由此提高像素电路的工作稳定性，进而可以用于提升显示器件的显示效果和发光稳定性。

(2)相比较于相关技术中存储电容充放电具有延迟，本申请提供的像素电路还有利于提供较小的电阻电容延迟，缩短写入数据的时间，进而可以用于提升显示器件的显示性能。

(3)相比较于相关技术中存储电容的放电电压稳定性不佳，上述实施例采用锁存电压端可实现稳定放电，减少各像素的发光元件之间的发光差异，由此能够减少Micro LED在低亮度显示时的亮度不均匀和色偏的问题，还能因为精准放电，在一定程度上提高了发光效率，降低功耗。

在又一方面，本申请实施例还提供了一种像素电路的驱动方法，应用于上述实施例中的像素电路，所述方法包括：

所述数据信号端向所述锁存单元传输数据信号；

所述锁存电压端向所述锁存单元传输锁存控制信号；

所述锁存单元向所述控制开关输出与当前所述数据信号的电平相同的锁存控制信号，以控制所述控制开关导通或者断开。

本申请实施例提供的像素电路的驱动方法，应用于上述实施例中的像素电路，也具有上述像素电路的全部优点。

在又一方面，本申请实施例还提供了一种显示面板，包括上述实施例中的像素电路。

本申请实施例提供的显示面板，包括上述实施例中的像素电路，也具有上述像素电路的全部优点。

在又一方面，本申请实施例还提供了一种显示装置，包括上述实施例中的显示面板。

本申请实施例提供的显示装置，包括上述实施例中的显示面板，也具有上述显示面板的全部优点。

附图说明

附图仅为参考与说明之用，并非用以限制本申请的保护范围。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1示出了本申请提供的一个实施例中的一种像素电路的结构框图；

图2示出了本申请提供的一个实施例中的又一种像素电路的结构框图；

图3示出了本申请提供的一个实施例中的又一种像素电路的结构框图；

图4示出了本申请提供的一个实施例中的又一种像素电路的结构框图；

图5示出了本申请提供的一个实施例中的一种像素电路的连接示意图；

图6示出了本申请提供的一个实施例中的一种像素电路的驱动方法的步骤流程图。

附图标记说明：

100-子像素电路；110-数据信号端；120-锁存电压端；130-锁存单元；140-发光电压端；150-控制开关；160-发光元件；170-发光控制信号端；180-第一发光控制单元；190-第二发光控制单元；101-扫描信号端；111-第一数据信号端；112-第二数据信号端；121-高电平锁存电压端；122-低电平锁存电压端；131-第一晶体管；132-第二晶体管；133-第三晶体管；134-第四晶体管；141-第五晶体管；151-第六晶体管；191-第七晶体管；192-第八晶体管；201-预设频率信号端；202-第九晶体管；203-接地端。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不被配置为限定本申请。

不同于传统的液晶显示器(Liquid Crystal Display,LCD)可以采用扩散膜、均光膜等零件对光源发出的光线进行多次处理，微型发光二极管显示器件直接利用阵列排布的LED灯珠作为发光像素，通过直驱自发光实现画面的显示。正因如此，微型发光二极管显示器件对LED灯珠的发光精细度提出了更高的需求，而像素电路的设计影响LED灯珠的发光性能，自然也对像素电路的性能提出更高要求。

微型发光二极管显示器件与小型发光二极管显示器件(Mini Light EmittingDiode,Mini LED)类似，使用的都是次毫米级的发光二极管，为了提升显示性能，需要缩小LED的发光面积、提高电流密度以及发光效率。通过减小LED灯珠的电极面积，可以提高电流密度，进而提高发光效率。发光二极管在进行低灰阶显示时，由于发光亮度和电流密度较低，发光效率也大大降低。发明人发现，对于显示不同灰阶的LED来说，通过LED的电流密度不同，还会引起色度漂移，即，色偏的问题，这种现象在红色像素和绿色像素中尤其严重。

在相关技术提供的一种微型发光二极管显示器件中，在像素电路中采用存储电容实现数据信号的存储和释放，由此帮助实现LED灯珠周期性的点亮和熄灭，可以通过不同的PWM电压占空比，调节LED灯珠的发光强度。然而，受限于存储电容的电学特性，电容放电的电流并不能做到完全恒定，由此使得LED灯珠的发光亮度不能保持均匀，在低亮度情况下尤其明显，还会出现频闪、电流大小不均引起的色偏等不良。

为了对上述问题进行改善，本申请实施例提供一种像素电路及其驱动方法、显示面板、显示装置，由锁存电压端提供锁存控制信号，并由锁存单元根据数据信号对锁存控制信号进行选择，向控制开关输出与当前数据信号的电平相同的锁存控制信号，以控制控制开关导通或者断开，从而以额外引入锁存电压并选择的方式，实现对数据信号的锁存，可以提高控制控制开关导通或者断开的平稳性，还有利于提供较小的电阻电容延迟(RCdelay)，缩短写入数据的时间，由此提高像素电路的工作稳定性，进而可以用于提升显示器件的显示效果和发光稳定性。

下面结合附图对本申请实施例进行说明。

如图1所示，图1示出了本申请提供的一个实施例中的一种像素电路的结构框图。参照图1，本申请实施例提供了一种像素电路，包括：多个阵列排布的子像素电路100。

其中，图1中未示出阵列排布的方式，子像素电路100阵列排布的方式可以与像素发光排列方式一致，本申请实施例中不做限制。

具体地，本申请实施例中的像素电路可以应用于显示面板。示例性地，显示面板可以包括微型发光二极管显示面板、小型发光二极管显示面板。

各子像素电路100，包括：数据信号端110、锁存电压端120、锁存单元130、控制开关150、发光元件160和发光电压端140。

其中，像素电路还可以包括依次排布的多条数据信号线(Data line)和多条扫描信号线(Gate line)，多条数据信号线和多条扫描信号线相互绝缘交叠，还可以通过投影重叠处的晶体管实现电连接。数据信号端110可以与数据信号线电连接。

其中，发光元件160可以是发光二极管。示例性地，可以是最大长度小于10微米的发光二极管。

锁存单元130，分别与数据信号端110、锁存电压端120和控制开关150电连接。发光电压端140通过控制开关150与发光元件160电连接。

其中，发光元件160远离控制开关150的一端可以与接地端203电连接。

具体地，锁存单元130可以包括多个薄膜晶体管。其中，两个薄膜晶体管的漏极分别与控制开关150电连接，并且，两个薄膜晶体管的栅极分别与数据信号端110电连接，该两个薄膜晶体管的源极分别与锁存电压端120电连接。

数据信号端110，被配置为向锁存单元130传输数据信号。

为了通过不同的发光占空比实现不同的发光亮度，在可选的一种示例中，数据信号可以包括：周期性交替的第一电平信号和第二电平信号。

其中，第一电平信号与第二电平信号的电平相反。

示例性地，第一电平信号可以是高电平信号，第二电平信号可以是低电平信号。

锁存电压端120，被配置为向锁存单元130传输锁存控制信号。

锁存单元130，被配置为向控制开关150输出与当前数据信号的电平相同的锁存控制信号，以控制控制开关150导通。

为了与数据信号的电平状态对应，锁存电压端120可以包括高电平锁存电压端121和低电平锁存电压端122，分别处于高电平和低电平两种电平状态。

其中，为了实现叠加控制或者阶段性控制，提高灰阶亮度调光控制的精细度，在一些可选的实施例中，发光电压端140可以处于高电平和低电平两种电平状态。

其中，锁存控制信号可以包括：第一控制信号和第二控制信号，可以分别与第一数据信号和第二数据信号对应。

示例地，在当前数据信号为第一数据信号的情况下，向锁存单元130传输的锁存控制信号可以为第一控制信号，第一控制信号与第一电平信号的电平相同。进一步进行示例，第一控制信号与第一电平信号的电平可以为高电平。

示例地，在当前数据信号为第二数据信号的情况下，向锁存单元130传输的锁存控制信号可以为第二控制信号，第二控制信号与第二电平信号的电平相同。进一步进行示例，第二控制信号与第二电平信号的电平可以为低电平。

通过上述实施例，由锁存电压端120提供锁存控制信号，并由锁存单元130根据数据信号对锁存控制信号进行选择，向控制开关150输出与当前数据信号的电平相同的锁存控制信号，以控制控制开关150导通或者断开，从而以额外引入锁存电压并选择的方式，实现对数据信号的锁存，维持长时间的电压稳定，可以提高控制控制开关150导通或者断开的平稳性，由此提高像素电路的工作稳定性，进而可以用于提升显示器件的显示效果和发光稳定性，还有利于提供较小的电阻电容延迟，缩短写入数据的时间，进而可以用于提升显示器件的显示性能。并且，相比较于相关技术中存储电容放电电压稳定性不佳，上述实施例采用锁存电压端120可实现稳定放电，能够减少Micro LED在低亮度显示时的亮度不均匀的问题，还能因为精准放电，在一定程度上提高了发光效率，降低功耗。

如图5所示，图5示出了本申请提供的一个实施例中的一种像素电路的连接示意图。参照图5，本申请实施例中的锁存单元130考虑利用薄膜晶体管对数据信号进行响应，进行锁存控制信号的选择，继而实现数据信号的锁存。还可以进一步针对在数据信号包含两种电平信号的情况下，设置两个晶体管分别进行导通或者断开，实现锁存控制信号的选择。

为此，在一种可选的实施方式中，本申请还提供了一种像素电路，其中，数据信号包括：周期性交替且电平相反的第一电平信号和第二电平信号。

锁存电压端120包括：电平相反的第一电压端和第二电压端。

锁存单元130，包括：第一晶体管131和第二晶体管132。

第一晶体管131电连接于第一电压端与控制开关150之间，第二晶体管132电连接于第二电压端与控制开关150之间。

第一晶体管131，被配置为在当前数据信号包含第一电平信号的情况下，导通第一电压端与控制开关150之间的电路。

第二晶体管132，被配置为在当前数据信号包含第二电平信号的情况下，导通第二电压端与控制开关150之间的电路。

在可选的一种示例中，第一电压端的电平可以与第一电平信号的电平相同，第二电压端的电平可以与第二电平信号的电平相同。

在又一种可选的一种示例中，第一电压端的电平可以与第一电平信号的电平相反，第二电压端的电平可以与第二电平信号的电平相反。

其中，第一晶体管131和第二晶体管132的半导体导通方式不同。

在可选的一种示例中，第一晶体管131可以为PNP型三极管，可以在栅极接收低电平信号的情况下导通。第二晶体管132可以为NPN型三极管，可以在栅极接收高电平信号的情况下导通。

在又可选的一种示例中，第一晶体管131可以为NPN型三极管，可以在其栅极接收高电平信号的情况下导通。第二晶体管132可以为PNP型三极管，可以在其栅极接收低电平信号的情况下导通。

考虑到数据信号端110如果直连第一晶体管131和第二晶体管132，锁存单元130可能存在功能缺陷和不稳定。为了进一步提高锁存单元130工作的稳定性，在一种可选的实施方式中，本申请还提供了一种像素电路，其中，锁存单元130，还包括：第三晶体管133和第四晶体管134。

第三晶体管133电连接于第二电压端与第一晶体管131和第二晶体管132之间，第四晶体管134电连接于第一电压端与第一晶体管131和第二晶体管132之间。

第三晶体管133，被配置为在当前数据信号包含第一电平信号的情况下，导通第二电压端与第一晶体管131和第二晶体管132之间的电路，以使第二电压端提供的电压导通第一晶体管131，并且，断开第二晶体管132。

第四晶体管134，被配置为在当前数据信号包含第二电平信号的情况下，导通第一电压端与第一晶体管131和第二晶体管132之间的电路，以使第二电压端提供的电压导通第二晶体管132，并且，断开第一晶体管131。

其中，第三晶体管133和第四晶体管134的半导体导通方式不同。

在可选的一种示例中，第三晶体管133可以为PNP型三极管，可以在栅极接收低电平信号的情况下导通。第四晶体管134可以为NPN型三极管，可以在栅极接收高电平信号的情况下导通。

在又可选的一种示例中，第四晶体管134可以为NPN型三极管，可以在其栅极接收高电平信号的情况下导通。第三晶体管133可以为PNP型三极管，可以在其栅极接收低电平信号的情况下导通。

进一步地，可以通过配置各个晶体管的栅极、源极及漏极之间的电连接方式，实现上述实施例中的锁存单元130，在一种可选的实施方式中，本申请还提供了一种像素电路，其中，第一电压端与第一晶体管131的源极和第四晶体管134的源极电连接，第二电压端与第二晶体管132的源极和第三晶体管133的源极电连接。

第一晶体管131的漏极和第二晶体管132的漏极与控制开关150电连接。

第三晶体管133的漏极和第三晶体管133的漏极，与第一晶体管131的栅极和第二晶体管132的栅极电连接。

第三晶体管133的栅极和第四晶体管134的栅极与数据信号端110电连接。

如图2所示，图2示出了本申请提供的一个实施例中的又一种像素电路的结构框图。参照图2，为了提高像素电路发光的灰阶精细度，可以由锁存单元130与第一发光控制单元180组合实现调光控制。为此，在一种可选的实施方式中，本申请还提供了一种像素电路，还包括：第一发光控制单元180和发光控制信号端170。第一发光控制单元180电连接于锁存单元130与控制开关150之间，并且与发光控制信号端170电连接。

具体地，第一发光控制单元180可以包括第五晶体管141。

其中，第五晶体管141的源极与锁存单元130电连接，栅极与发光控制信号端170电连接，漏极与控制开关150电连接。

发光控制信号端170，被配置为向第一发光控制单元180传输发光控制信号。

第一发光控制单元180，被配置为根据发光控制信号，控制锁存单元130与控制开关150之间的电路导通或者断开。

其中，发光控制信号包括周期性交替且电平相反的第三电平信号和第四电平信号。

示例性地，第三电平信号为高电平信号，第四电平信号为低电平信号，在第五晶体管141为高电平导通的情况下，当前发光控制信号在包含第三电平信号时，第一发光控制单元180中的第五晶体管141的源极和漏极导通，则锁存单元130与控制开关150之间的电路导通。

通过上述实施例，在锁存单元130和第一发光控制单元180中分别设置晶体管，可以实现对控制开关150的双重控制，从而增加对二极管发光点亮-熄灭的调光控制的灰阶位数，提高像素电路亮度调节的精细度和准确度，有助于提高显示面板的显示性能。

本申请实施例考虑进一步完全由锁存单元130实现数据信号的响应，并由第一发光控制单元180控制的发光占空时间和调光频率。为此，在一种可选的实施方式中，本申请还提供了一种像素电路，其中，

锁存单元130，被配置为按照第一预设周期交替地控制控制开关150导通和断开。

其中，第一预设周期具体可以是指数据信号端110传输一次第一电平信号的时长和一次第二电平信号的时长之和。

第一发光控制单元180，被配置为按照第二预设周期交替地控制锁存单元130与控制开关150之间的电路导通和断开。

其中，第二预设周期具体可以是指发光控制信号端170传输一次第三电平信号的时长和一次第四电平信号的时长之和。

其中，传输第三电平信号的时长和第四电平信号的时长之比，可以根据发光二极管的发光亮度需求进行调节。相应地，发光二极管的发光亮度，受传输第三电平信号的时长和第四电平信号的时长之比影响。其中，假设第三电平信号为导通控制开关150的发光控制信号，则第三电平信号的时长在第二预设周期中的占比越高，发光二极管的发光强度越大。

在发光电压端140的电压恒定的情况下，发光二极管的发光强度与第三电平信号的时长在第二预设周期中的占比成正比。

在又一种可选的实施方式中，发光电压端140的电压可以调节，由此可以与锁存单元130以及第一发光控制单元180组合实现更精细的灰阶亮度调节。

第一预设周期大于第二预设周期并且时长为第二预设周期的正整数倍。

其中，第一预设周期可以为第二预设周期时长的4倍，形成4bit位数的灰阶亮度调光显示。

示例性地，第一预设周期为100微秒，第二预设周期为25微秒。其中，数据信号端110传输一次第一电平信号的时长可以为50微秒，数据信号端110传输一次第二电平信号的时长可以为50微秒。发光控制信号端170传输一次第三电平信号的时长可以为15微秒，发光控制信号端170传输一次第三电平信号的时长可以为10微秒。

通过上述实施例，以上述示例为参照，可以由锁存单元130形成一位控制，第一发光控制单元180在一个第一预设周期内形成4次开关控制，可以实现4bit位数的灰阶亮度调光显示。

如图4所示，图4示出了本申请提供的一个实施例中的又一种像素电路的结构框图。参照图4，本申请实施例还考虑利用两个锁存单元130和两个第一发光控制单元180完成同一个发光元件160的调光控制，以此实现加倍位数的灰阶亮度调光显示。为此，在一种可选的实施方式中，本申请还提供了一种像素电路，其中，子像素电路100包括：交替排布的第一子像素电路100和第二子像素电路100，相邻的第一子像素电路100和第二子像素电路100两两一组，共用同一个控制开关150、同一个发光元件160和同一个发光电压端140。

具体地，第一子像素电路100可以包括：第一数据信号端111、第一锁存电压端120、第一锁存单元130、第一发光控制信号端170和第一高电平发光控制单元。第二子像素电路100可以包括：第一数据信号端112、第二锁存电压端120、第二锁存单元130、第二发光控制信号端170和第一低电平发光控制单元。

其中，同一组中的第一子像素电路100中的锁存单元130和第二子像素电路100中的锁存单元130被配置为交替地向控制开关150输出与当前数据信号的电平相同的锁存控制信号，以控制控制开关150导通或者断开。

具体地，同一组中的子像素电路100的数据信号端110同一时间传输的数据信号类型可以包括以下情况：全部为高电平、全部为低电平、一个高电平一个低电平。

在可选的一种示例中，可以通过以下信号传输的方式实现不同调光：

当同一组中的子像素电路100的数据信号端110传输的数据信号类型全部为高电平，输出第一发光控制单元180的锁存控制信号也全部为高电平，控制两个第一发光控制单元180一前一后分别导通，则锁存控制信号可以传输到控制开关150并使控制开关150维持导通状态，发光二极管维持在最大发光强度。

当同一组中的子像素电路100的数据信号端110传输的数据信号类型全部为低电平，输出第一发光控制单元180的锁存控制信号也全部为低电平，控制两个第一发光控制单元180一前一后分别导通，则锁存控制信号不可以传输到控制开关150，并使控制开关150维持断开状态，发光二极管维持在最小发光强度。最小发光强度可以是光强流明为0。

当同一组中的子像素电路100的数据信号端110传输的数据信号类型全部为一个高电平一个低电平，输出第一发光控制单元180的锁存控制信号也为一个高电平一个低电平，控制两个第一发光控制单元180一前一后分别导通，则锁存控制信号周期性地断续传输到控制开关150，并使控制开关150周期性地断续导通，发光二极管的发光强度与控制开关150的导通时间占比成正比。

示例性地，第一预设周期可以为第二预设周期时长的4倍，第一发光控制单元180在可以在一帧内可以进行4次开关控制，可以实现4bit位数的灰阶亮度调光显示。

在一些可选的实施例中，同一组的两个数据信号端110同一时间传输的数据信号电平相反。

示例性地，第一预设周期为100微秒，第二预设周期为25微秒。其中，同一组的第一数据信号端111传输一次第一电平信号的时长可以为50微秒，第一第一数据信号端111传输一次第二电平信号的时长可以为50微秒。相应地，第一数据信号端112传输一次第一电平信号的时长可以为50微秒，第一数据信号端112传输一次第二电平信号的时长可以为50微秒。发光控制信号端170传输一次第三电平信号的时长可以为15微秒，发光控制信号端170传输一次第三电平信号的时长可以为10微秒。相应地第二发光控制信号端170传输一次第三电平信号的时长可以为10微秒，第二发光控制信号端170传输一次第三电平信号的时长可以为15微秒。

示例性地，第一发光控制单元180在可以在一帧内可以进行4次开关控制，结合锁存控制单元提供的2bit数据的写入，可以减少一帧的刷新次数，一帧中仅需4个子帧，即可实现8bit位数的灰阶亮度调光显示。

在一些可选的实施例中，扫描信号端101导通晶体管，使得第一数据信号端111和第一数据信号端112同时写入数据信号。在第二预设周期内的低电平发光阶段，受发光控制信号端170的信号控制，第一低电平发光控制单元导通，且第一高电平发光控制单元断开；在第二预设周期内的高电平发光阶段，第一高电平发光控制单元导通，且第一低电平发光控制单元断开。

通过上述实施例，数据信号可以被锁存单元130锁存一帧，而与锁存单元130的信号传输具有周期倍数关系的第一发光控制单元180可以形成相应倍数的位数控制，可以在一帧内可以形成多次开关控制，结合锁存控制单元的两组控制，可以形成加倍位数的灰阶亮度发光控制，从而可以实现8bit位数甚至更高位数的灰阶亮度调光控制，采用两个锁存单元130也可以更好地实现信号的锁存，维持长时间电压稳定，进一步提高像素电路发光控制的精细度，提高显示面板的显示效果。

如图3所示，图3示出了本申请提供的一个实施例中的又一种像素电路的结构框图。参照图3，本申请实施例还考虑在发光电路中分别增加额外的发光控制，提高像素电路的可靠性。为此，在一种可选的实施方式中，本公开还提供了一种像素电路，其中，还包括：第二发光控制单元190，电连接于控制开关150与发光元件160之间，并且与发光控制信号端170电连接。

发光控制信号端170，还被配置为向第二发光控制单元190传输发光控制信号。

第二发光控制单元190，被配置为被配置为根据发光控制信号，控制控制开关150与发光元件160之间的电路导通或者断开。

本申请实施例还考虑在第二发光控制单元190中分别增加高灰阶亮度和低灰阶亮度的发光控制，进一步提高像素电路的可靠性。为此，在一种可选的实施方式中，本公开还提供了一种像素电路，其中，第二发光控制单元190包括：第七晶体管191和第八晶体管192。

第七晶体管191和第八晶体管192，分别电连接于发光电压端140与发光元件160之间，并且分别与发光控制信号端170电连接。

第七晶体管191，被配置为根据发光控制信号，在发光电压端140与第七晶体管191之间的电路断开的情况下，控制第七晶体管191与发光二极管之间的电路导通。

其中，第八晶体管192可以用于实现发光电压与发光元件160之间的电路断开的情况下的控制。

第八晶体管192，被配置为根据发光控制信号，在发光电压端140与第八晶体管192之间的电路导通的情况下，控制第八晶体管192与发光二极管之间的电路导通。

其中，第八晶体管192可以用于实现发光电压与发光元件160之间的电路导通的情况下的控制。

发明人发现，以微型发光二极管显示器件为例，在显示低亮度灰阶画面时频闪不良容易加重，可以考虑在控制低灰阶亮度发光的第七晶体管191所在的电路上增加高频Hf信号，减少低灰阶亮度发光时的频闪问题。为此，在一种可选的实施方式中，本公开还提供了一种像素电路，其中，像素电路还包括：预设频率信号端201。

第二发光控制单元190包括：第九晶体管202，电连接于第七晶体管191与发光二极管之间，还与预设频率信号端201电连接。

预设频率信号端201，被配置为向第九晶体管202传输预设频率信号。

第九晶体管202，被配置为根据预设频率信号，控制七晶体管与发光二极管之间的电路交替地导通或者断开。

其中，预设频率信号可以是占空比频率大于预设频率的PWM电压信号。

示例性地，预设频率可以为1000Hz。

通过上述实施例，本申请还在控制低灰阶亮度的电路上增加高频Hf信号，能够提高低灰阶亮度下的信号频率，减小频闪效应。

本申请实施例中的数据信号的写入还可以通过扫描信号进行控制。为此，在一种可选的实施方式中，本申请还提供了一种像素电路，还包括：写入单元和扫描信号端101；写入单元与数据信号端110、扫描信号端101和锁存单元130电连接。

扫描信号端101，被配置为向写入单元传输扫描信号

写入单元，被配置为根据扫描信号，控制数据信号端110与锁存单元130之间的电路导通或者断开。

在一些可选的实施例中，控制开关150包括：第六晶体管151，电连接于发光电压端140与发光元件160之间，被配置为根据锁存控制信号，导通或者断开发光电压端140与发光元件160之间的电路。

通过上述实施例，由第六晶体管151作为开关TFT，所有LED灯珠在发光时的发光效率一样，且不存在电流大小引起的色偏。本申请实施例中的子像素电路100采用PWM的驱动方式，控制开关150中的第六晶体管151作为SW TFT使用，只有1/0两个状态，压降较小。

如图6所示，图6示出了本申请提供的一个实施例中的一种像素电路的驱动方法的步骤流程图。参照图6,基于同一发明构思，本申请实施例还提供了一种像素电路的驱动方法，应用于权利要求上述实施例中的像素电路，方法包括：

步骤S601，数据信号端110向锁存单元130传输数据信号。

步骤S602，锁存电压端120向锁存单元130传输锁存控制信号。

步骤S603，锁存单元130向控制开关150输出与当前数据信号的电平相同的锁存控制信号，以控制控制开关150导通或者断开。

参照图5，基于上述实施例中晶体管的连接方式，在可选的一种示例中，当扫描信号端101为低电平时，数据信号端110向锁存单元130传输数据信号，在第一预设周期内包含以下两种情况：

当数据信号端110向锁存单元130传输高电平的数据信号，第四晶体管134导通，低电平锁存电压端122的电压写入第二晶体管132的栅极，第二晶体管132导通，高电平锁存电压端121提供的锁存控制信号通过控制线传输到第一发光控制单元180。并且，受低电平锁存电压端122的电压影响，第一晶体管131保持断开。

当数据信号端110向锁存单元130传输低电平的数据信号，第三晶体管133导通，高电平锁存电压端121的电压写入第一晶体管131的栅极，第一晶体管131导通，低电平锁存电压端122提供的锁存控制信号通过控制线传输到第一发光控制单元180。并且，受高电平锁存电压端121的电压影响，第二晶体管132保持断开。

在同一个发光元件160电连接两个锁存单元130的情况下，本申请实施例还考虑将写入数据和发光分为两个阶段，为此，在一种可选的实施方式中，本申请还提供了又一种像素电路的驱动方法，包括：

步骤S701，在发光电压端140处为低电平的情况下，数据信号端110向锁存单元130传输数据信号。锁存电压端120向锁存单元130传输锁存控制信号。

步骤S702，在发光电压端140处为高电平的情况下，锁存单元130向控制开关150输出与当前数据信号的电平相同的锁存控制信号，以控制控制开关150导通或者断开。

通过上述实施例，可以将发光驱动分为写数据阶段和发光阶段。在写数据阶段，发光电压端140为低电平，LED不发光，由于同一个发光元件160电连接两个锁存单元130，可以将一个第一预设周期的数据信号写入锁存器。在发光阶段，发光电压端140为高电平，发光控制单元的导通时间进一步控制LED发光时间，可以根据一个第一预设周期的数据信号和发光控制单元控制发光元件160的发光时间。

基于同一发明构思，本申请实施例还提供了一种显示面板，包括上述实施例中的像素电路。

具体地，显示面板可以包括Micro LED显示面板、Mini LED显示面板、LCD显示面板、OLED显示面板。

基于同一发明构思，本申请实施例还提供了一种显示装置，包括上述实施例中的显示面板。

具体地，显示装置可以包括显示面板、智能手表、手机、平板电脑、VR设备的显示屏幕或者电脑显示器等产品。

基于同一发明构思，本申请实施例还提供了一种显示设备，显示设备包括上述实施例中的显示装置。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅被配置为描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

最后，还需要说明的是，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是被配置为帮助理解本申请的技术方案及其核心思想。尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。