栅极驱动电路、显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种栅极驱动电路、显示面板及显示装置。

背景技术

栅极驱动电路可应用于显示产品中，例如车载显示产品。

车载显示产品对使用寿命要求较高，如何提高显示产品的寿命为本领域技术人员面临的一个重要技术问题。

发明内容

本申请实施例提供一种栅极驱动电路、显示面板及显示装置，有利于提高显示产品的使用寿命。

第一方面，本申请实施例提供一种栅极驱动电路，包括级联的多个移位寄存器，移位寄存器电连接时钟信号端，移位寄存器包括：第一晶体管，第一晶体管的第一极电连接第一电压源，第一晶体管的第二极电连接输出端；第二晶体管，第二晶体管的第一极电连接第一信号端，第二晶体管的栅极和第二晶体管的第二极电连接第一晶体管的栅极；其中，第一信号端的电压绝对值小于时钟信号端的导通电平的绝对值。

基于相同的发明构思，第二方面，本申请实施例提供一种显示面板，包括如第一方面实施例所述的栅极驱动电路。

基于相同的发明构思，第三方面，本申请实施例提供一种显示装置，包括如第二方面实施例所述的显示面板。

根据本申请实施例提供的栅极驱动电路、显示面板及显示装置，通过设置第二晶体管，第二晶体管的第一极电连接第一信号端，第二晶体管的栅极及其第二极电连接第一晶体管的栅极，并且第一信号端的电压绝对值小于时钟信号端的导通电平的绝对值，如此一来，可使得第一晶体管的栅极所接收的导通电平的绝对值小于第一信号端的电压绝对值，进而小于时钟信号端的导通电平的绝对值，进而可降低第一晶体管的栅极电压的幅值，减少第一晶体管的栅极所受的偏置应力，降低第一晶体管的老化速度，从而有利于加长栅极驱动电路的工作寿命。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1a示出本申请实施例提供的栅极驱动电路的一种结构示意图；

图1b示出本申请实施例提供的栅极驱动电路的另一种结构示意图；

图2示出本申请实施例提供的栅极驱动电路的移位寄存器中部分晶体管的一种连接示意图；

图3示出本申请实施例提供的栅极驱动电路中移位寄存器的一种结构示意图；

图4示出本申请实施例提供的栅极驱动电路中移位寄存器的另一种结构示意图；

图5示出本申请实施例提供的栅极驱动电路所连接的第一信号端的一种时序示意图；

图6示出本申请实施例提供的栅极驱动电路所连接的第一信号端的另一种时序示意图；

图7示出本申请实施例提供的栅极驱动电路所连接的第一信号端的又一种时序示意图；

图8示出图3所示电路结构的一种时序示意图；

图9示出图4所示电路结构的一种时序示意图；

图10示出本申请实施例提供的栅极驱动电路中移位寄存器的又一种结构示意图；

图11示出本申请实施例提供的栅极驱动电路中移位寄存器的又一种结构示意图；

图12示出本申请实施例提供的显示面板的一种结构示意图；

图13示出本申请实施例提供的显示装置的一种结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

需要说明的是，当一个元件被表述“连接”或“电连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

本申请实施例提供一种栅极驱动电路、显示面板及显示装置。以下将结合附图对本申请实施例提供的栅极驱动电路、显示面板及显示装置的各实施例进行详细说明。

如图1所示，本申请实施例提供的栅极驱动电路100包括多个级联的移位寄存器10。移位寄存器10与时钟信号端连接。时钟信号端用于提供交替的高电平和低电平，高电平为正极性电平，低电平为负极性电平，高电平和低电平中的一者作为导通电平，另一者作为截止电平。例如，对于N型晶体管来说，高电平为导通电平，低电平为截止电平。又例如，对于P型晶体管来说，低电平为导通电平，高电平为截止电平。

在一些示例中，如图1a所示，时钟信号端可包括第一时钟信号端CKB和第二时钟信号端CK，移位寄存器10与第一时钟信号端CKB和第二时钟信号端CK连接。在另一些示例中，如图1b所示，时钟信号端可仅包括第一时钟信号端CKB，移位寄存器10仅与第一时钟信号端CKB，

示例性的，在同一时刻，第一时钟信号端CKB和第二时钟信号端CK提供的信号可互为反相信号。

如图2所示，移位寄存器10可包括第一晶体管T1和第二晶体管T2。

第一晶体管T1的第一极电连接第一电压源VGL，第一晶体管T1的第二极电连接输出端OUT。

第二晶体管T2的第一极电连接第一信号端DC1，第二晶体管T2的栅极和第二晶体管T2的第二极电连接第一晶体管T1的栅极。

其中，第一信号端DC1的电压绝对值小于时钟信号端的导通电平的绝对值。

移位寄存器10内的晶体管在长时间工作后可能出现异常，发明人研究发现，导致出现异常的原因包括移位寄存器的至少部分晶体管的栅极长期处于幅值较高的导通电平控制下，该晶体管的栅极所受的偏置应力较大，导致晶体管产生较大的阈值电压偏移(Vthshift)，从而加快该晶体管的老化速度，进而影响栅极驱动电路的工作寿命。

而本申请实施例中，通过设置第二晶体管T2，第二晶体管T2的第一极电连接第一信号端DC1，第二晶体管T2的栅极及其第二极电连接第一晶体管T1的栅极，并且第一信号端DC1的电压绝对值小于时钟信号端的导通电平的绝对值，如此一来，可使得第一晶体管T1的栅极所接收的导通电平的绝对值小于第一信号端DC1的电压绝对值，进而小于时钟信号端的导通电平的绝对值，进而可降低第一晶体管T1的栅极电压的幅值，减少第一晶体管T1的栅极所受的偏置应力，降低第一晶体管T1的老化速度，从而有利于加长栅极驱动电路的工作寿命。

可理解的是，第一晶体管T1作为移位寄存器10的一个输出晶体管。第一晶体管T1的状态影响移位寄存器10的输出信号，因此第一晶体管T1为移位寄存器中的关键晶体管。

在一些实施例中，如图3所示，移位寄存器10还可以包括第三晶体管T3和第四晶体管T4。

第三晶体T3的第一极电连接第一电压源VGL，第三晶体管T3的第二极电连接输出端OUT。

第四晶体管T4的第一极电连接第二信号端DC2，第四晶体管T4的栅极和第四晶体管T4的第二极电连接第三晶体管T3的栅极。

其中，第二信号端DC2的电压绝对值小于时钟信号端的导通电平的绝对值。

同理，本申请实施例中，通过设置第四晶体管T4，第四晶体管T4的第一极电连接第二信号端DC2，第四晶体管T4的栅极及其第二极电连接第三晶体管T3的栅极，并且第二信号端DC2的电压绝对值小于时钟信号端的导通电平的绝对值，如此一来，可使得第三晶体管T3的栅极所接收的导通电平的绝对值小于第二信号端DC2的电压绝对值，进而小于时钟信号端的导通电平的绝对值，进而可降低第三晶体管T3的栅极电压的幅值，减少第三晶体管T3的栅极所受的偏置应力，降低第三晶体管T3的老化速度，从而有利于加长栅极驱动电路的工作寿命。

可理解的是，第三晶体管T3作为移位寄存器10的一个输出晶体管。第三晶体管T3的状态影响移位寄存器10的输出信号，因此第三晶体管T3也为移位寄存器中的关键晶体管。

示例性的，第一晶体管T1和第三晶体管T3的类型相同，第一信号端DC1和第二信号端DC2的信号可相同，例如，第一信号端DC1和第二信号端DC2为同一信号端。

示例性的，第一晶体管T1和第三晶体管T3为N型晶体管，第一晶体管T1和第三晶体管T3的栅极所受的偏置应力可称为正偏置应力(Positive Bias Stress，PBTS)，第一信号端DC1和第二信号端DC2的电压为正电压。

在一些实施例中，请继续参考图3，移位寄存器10还可以包括第一电容C1，第一电容C1的第一极电连接第一时钟信号端CKB，第一电容C1的第二极电连接第一晶体管T1的栅极。

可理解的是，第一电容C1的第二极与第二晶体管T2的栅极、第二晶体管T2的第二极也是电连接的。

本申请实施例中，第一电容C1可作为保护器件，可用于耦合第一晶体管T1的栅极信号，可用于保证将第一晶体管T1的栅极电压的绝对值降低至小于第一信号端DC1的电压绝对值。

在一些实施例中，请继续参考图3，移位寄存器10还可以包括第二电容C2，第二电容C2的第一极电连接第二时钟信号端CK，第二电容C2的第二极电连接第三晶体管T3的栅极。

可理解的是，第二电容C2的第二极与第四晶体管T4的栅极、第四晶体管T4的第二极也是电连接的。

同样的，本申请实施例中，第二电容C2可作为保护器件，可用于耦合第三晶体管T3的栅极信号，可用于保证将第三晶体管T3的栅极电压的绝对值降低至小于第二信号端DC2的电压绝对值。

在另一些实施例中，如图4所示，移位寄存器10还可以包括第三晶体管T3，第三晶体管T3的第一极电连接第一电压源VGL，第三晶体管T3的第二极电连接输出端OUT。第n级移位寄存器10中第三晶体管T3的栅极用于接收第n+1级移位寄存器10的输出端输出的信号Gn+1。

示例性的，第n级移位寄存器10中第三晶体管T3的栅极可电连接第n+1级移位寄存器10的输出端，或者，第n级移位寄存器10中第三晶体管T3的栅极可电连接第n+1级移位寄存器10的级联端。移位寄存器10的输出端和级联端可为不同的端口，或者，移位寄存器10的输出端可复用为级联端。

栅极驱动电路中多个移位寄存器10级联，从第一极移位寄存器10至最后一级移位寄存器10依次输出导通电平，比如从第一极移位寄存器10输出导通电平开始至最后一级移位寄存器10输出导通电平结束的时间段称为栅极驱动电路的一个扫描周期，每个移位寄存器10输出导通电平的时长与该扫描周期的时长相比是比较短的。

本申请实施例中，第n级的第三晶体管T3的栅极接收第n+1级移位寄存器10的输出端输出的信号Gn+1，如此一来，可使得第三晶体管T3的栅极所受偏压时长极大降低，可降低第三晶体管T3的老化速度，从而有利于加长栅极驱动电路的工作寿命。

可理解的是，图4与图3的相同之处包括：设置有第二晶体管T2来限制第一晶体管T1的栅极电压，使得第一晶体管T1的栅极电压的绝对值不超过第一信号端DC1的电压绝对值。

图4与图3的不同之处包括：图3中设置有第四晶体管T4来限制第三晶体管T3的栅极电压，使得第三晶体管T3的栅极电压的绝对值不超过第二信号端DC2的电压绝对值，也就是说，图3所示实施例通过降低第三晶体管T3的栅极所受电压的幅值来延长寿命。而图4中将第n级的第三晶体管T3的栅极接收第n+1级移位寄存器10的输出端输出的信号Gn+1，通过降低第三晶体管T3的栅极所受偏压时长来延长寿命。

发明人研究发现，如果移位寄存器10包括类型不同的晶体管，则不同类型的晶体管可以互补，晶体管的阈值电平偏移问题不会太明显。而如果移位寄存器10中晶体管的类型是单一的，阈值电压偏移会比较严重。

在一些实施例中，移位寄存器10中各个晶体管的类型可相同。例如，移位寄存器10中各个晶体管均为N型晶体管。又例如，移位寄存器10中各个晶体管均为P型晶体管。

然而，虽然移位寄存器10包括类型不同的晶体管时可以让不同类型的晶体管进行互补从而减轻输出晶体管的阈值电压偏移问题，但是在实际产值制作过程中，若要制作不同类型的晶体管则需要包含较多且复杂的制作步骤，因此，为了获得较高的良率、降低生产成本，则通常都会采用同种类型的晶体管来制作移位寄存器。

在一些实施例中，如图5至图7任一项附图所示，移位寄存器的工作时段包括第一时段，在第一时段内，随着时间增长，第一信号端DC1的电压绝对值呈增大趋势。示例性的，该增大趋势可包括阶梯式增大、线性增大、曲线型增大等。

上述实施例中通过减小晶体管的栅极所受偏置应力或者减少晶体管的栅极的偏移时长，来延长晶体管的寿命，但是这并不能完全屏蔽晶体管的阈值电压漂移。随着时间的增长，晶体管的阈值电压仍在漂移且漂移量会越来越大。在本申请实施例中，通过使第一信号端DC1的电压绝对值随时间增长而增大，这样在第二晶体管T2以及第一信号端DC1的控制下，保证第一晶体管T1随着时间增长依然能够导通，从而可使得第一晶体管T1的工作状态随时间增长能依然正常。

在一些实施例中，如图5至图7任一项附图所示，在第一时段内，随着时间增长，第二信号端DC2的电压绝对也可呈增大趋势。

示例性的，第二信号端DC2和第一信号端DC1的电压变化趋势可相同。

作为一个示例，移位寄存器的输出端输出的信号刷新频率为F1，第一时段包括多个第一刷新帧f1，第一刷新帧f1的时长等于1/F1。

如图5所示，第i个第一刷新帧f1(i)内第一信号端DC1的电压最小绝对值小于或等于第j个第一刷新帧f1(j)内第一信号端DC1的电压最大绝对值，i大于j。

示例性的，如图5所示，第i个第一刷新帧f1(i)与第j个第一刷新帧f1(j)相邻，也就是说，每向后一个第一刷新帧，第一信号端DC1的电压绝对值均增大。

或者，如图6所示，第i个第一刷新帧f1(i)与第j个第一刷新帧f1(j)不相邻，这样第i个第一刷新帧f1(i)和第j个第一刷新帧f1(j)之间包括至少一个第一刷新帧。例如，如图6，第i个第一刷新帧f1(i)和第j个第一刷新帧f1(j)之间的第一刷新帧内第一信号端DC1的电压与第i个第一刷新帧f1(i)内第一信号端DC1的电压可相同。或者，第i个第一刷新帧和第j个第一刷新帧之间的第一刷新帧内第一信号端DC1的电压与第j个第一刷新帧内第一信号端DC1的电压可相同。

示例性的，同一个第一刷新帧f1内，第一信号端DC1的电压不变。通常刷新帧的刷新速度比较快，也就是第一刷新帧的时长比较短，在同一个第一刷新帧f1内，比较容易实现控制第一信号端DC1的电压不变。

可理解的是，图5、图6所示示例为第一信号端DC1的电压绝对值呈阶梯式增大的趋势。

需要说明的是，图5中f1(i-1)表示第i-1个第一刷新帧，f1(n)表示第n个第一刷新帧。图6中f1(i+1)表示第i+1个第一刷新帧，f1(n)表示第n个第一刷新帧。

作为一个示例，移位寄存器的输出端输出的信号刷新频率为F2，第一时段包括一个第二刷新帧f2，第二刷新帧f2的时长等于1/F2。

如图7所示，不同第一时段内第一信号端DC1的电压最小绝对值相同，和/或，不同第一时段内第一信号端DC1的电压最大绝对值相同。

也就是说，在同一个第二刷新帧f2内，第一信号端DC1的电压绝对值可呈增大趋势。

在一些应用场景下，第一晶体管T1的阈值电压的漂移在短时间内变化的比较大，或者，第二刷新帧的时长可能比较长，因此，同一个第二刷新帧f2内，第一信号端DC1的电压绝对值呈增大趋势可更灵活的减小第一晶体管T1的阈值电压在一个刷新帧内的变化量。

在一些实施例中，第一信号端DC1的电压绝对值大于0，且第一信号端DC1的电压小于Vgh与Vth0的差值，其中，Vgh为时钟信号端的导通电平的绝对值，Vth0为移位寄存器中多个晶体管中对应的阈值电压绝对值的最大值，多个晶体管包括第一晶体管T1以及第一晶体管T1的栅极所电连接的晶体管。

本申请实施例中，第一信号端DC1的电压小于Vgh与Vth0的差值，可保证第一晶体管T1的栅极电压与其源极电压存在压差，进而保证第一晶体管T1在需要关闭时能够正常关闭。

示例性的，如图3或图4所示，第一晶体管T1的栅极所电连接的晶体管包括第七晶体管T7、第八晶体管T8和第二晶体管T2，Vth0为第一晶体管T1、第七晶体管T7、第八晶体管T8和第二晶体管T2中对应的阈值电压绝对值的最大值。

在一些实施例中，如图3或图4所示，移位寄存器10还可包括第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9。

第五晶体管T5的栅极用于接收触发信号Gn-1，第五晶体管T5的第一极用于接收第一扫描方向信号DIR1，第五晶体管T5的第二极电连接自举节点PU。除最后一级移位寄存器之外，上一级移位寄存器的输出端输出的信号作为下一级移位寄存器的触发信号，例如，第n-1级移位寄存器的输出端输出的信号作为第n级移位寄存器的触发信号Gn-1。

第n级移位寄存器中第六晶体管T6的栅极用于接收第n+1级移位寄存器的输出端输出的信号Gn+1，第六晶体管T6的第一极用于接收第二扫描方向信号DIR2，第六晶体管T6的第二极电连接自举节点PU。

示例性的，第一扫描方向信号DIR1和第二扫描方向信号DIR2可用于指示不同的扫描顺序，例如第一扫描方向信号DIR1用于指示正向扫描顺序，第二扫描方向信号DIR2用于指示反向扫描顺序。在栅极驱动电路的工作过程中，第一扫描方向信号DIR1和第二扫描方向信号DIR2中的一者为导通电平，另一者为截止电平。

第七晶体管T7的栅极电连接第一节点PD，第七晶体管T7的第一极电连接第一电压源VGL，第七晶体管T7的第二极电连接自举节点PU，其中，第一节点PD电连接第一晶体管T1的栅极。

第八晶体管T8的栅极电连接自举节点PU，第八晶体管T8的第一极电连接第一电压源VGL，第八晶体管T8的第二极电连接第一节点PD。

第九晶体管T9的栅极电连接自举节点PU，第九晶体管T9的第一极电连接第一时钟信号端CKB，第九晶体管T9的第二极电连接输出端OUT。

在一些实施例中，如图3或图4所示，移位寄存器10还可包括第三电容C3，第三电容C3的第一极电连接输出端OUT，第三电容C3的第二极电连接自举节点PU。

图8为图3所示电路结构的一种时序示意图，图9为图4所示电路结构的一种时序示意图。

下面以图3和图4所示电路结构中的晶体管均为N型晶体管为例，介绍移位寄存器的工作过程。

结合参考图3和图8，移位寄存器的工作过程可包括阶段t11至阶段t15。

各晶体管在阶段t11至阶段t15的状态如表1所示，表1中“√”表示晶体管导通，“×”表示晶体管截止。

表1

移位寄存器在在阶段t15之后重复执行阶段t14和阶段t15。

如图3所示，移位寄存器10中设置有第二晶体管T2，第二晶体管T2的第一极电连接第一信号端DC1，第二晶体管T2的栅极及其第二极电连接第一晶体管T1的栅极，图8所示电路结构中的晶体管均为N型晶体管，第一信号端DC1的电压为正电压，第二晶体管T2可限制第一晶体管T1的栅极电压小于第一信号端DC1的电压，时钟信号端(CKB、CK)的导通电平为高电平(Vgh)，第一信号端DC1的电压小于高电平，第一晶体管T1的栅极电压不超过第一信号端DC1的电压，且第一晶体管T1的栅极电压小于高电平(Vgh)。

同理，移位寄存器10中设置有第四晶体管T4，第四晶体管T4的第一极电连接第二信号端DC2，第四晶体管T4的栅极及其第二极电连接第三晶体管T3的栅极，图8所示电路结构中的晶体管均为N型晶体管，第二信号端DC2的电压为正电压，第四晶体管T4可限制第三晶体管T3的栅极电压小于第二信号端DC2的电压，时钟信号端(CKB、CK)的导通电平为高电平(Vgh)，第二信号端DC2的电压小于高电平，第三晶体管T3的栅极电压不超过第二信号端DC2的电压，且第三晶体管T3的栅极电压小于高电平(Vgh)。

结合参考图4和图9，移位寄存器的工作过程可包括阶段t21至阶段t25。

各晶体管在阶段t21至阶段t25的状态如表2所示，表2中“√”表示晶体管导通，“×”表示晶体管截止。

表2

移位寄存器在阶段t25之后重复执行阶段t24和阶段t25。

如图4所示，移位寄存器10中设置有第二晶体管T2，第二晶体管T2的第一极电连接第一信号端DC1，第二晶体管T2的栅极及其第二极电连接第一晶体管T1的栅极，图8所示电路结构中的晶体管均为N型晶体管，第一信号端DC1的电压为正电压，第二晶体管T2可限制第一晶体管T1的栅极电压小于第一信号端DC1的电压，时钟信号端(CKB、CK)的导通电平为高电平(Vgh)，第一信号端DC1的电压小于高电平，第一晶体管T1的栅极电压不超过第一信号端DC1的电压，且第一晶体管T1的栅极电压小于高电平(Vgh)。

图4与图3所示结构的不同之处包括，第n级移位寄存器中第三晶体管T3的栅极接收第n+1级移位寄存器的输出端输出的信号Gn+1，图9与图8的不同之处包括第三晶体管T3栅极信号的时序不同。在一个扫描周期内，第三晶体管T3的栅极在阶段t23为高电平，在其它阶段均为低电平，这样可以降低第三晶体管的偏压时间，延长第三晶体管T3的寿命。

在一些实施例中，如图10或图11所示，移位寄存器10还可包括第十晶体管T10和第十一晶体管T11。

第十晶体管T10的栅极用于接收复位信号Reset，第十晶体管T10的第一极电连接第一电压源VGL，第十晶体管T10的第二极电连接输出端OUT。

第十一晶体管T11的栅极用于接收复位信号Reset，第十一晶体管T11的第一极电连接第一电压源VGL，第十一晶体管T11的第二极电连接自举节点PU。

本申请实施例中，通过设置第十晶体管T10和第十一晶体管T11，可以根据复位需求，启动对栅极驱动电路的复位。例如，栅极驱动电路应用于显示面板，在显示面板的帧画面开始时，复位信号Reset可用于控制第十晶体管T10和第十一晶体管T11导通，以复位栅极驱动电路。具体地，第十晶体管T10和第十一晶体管T11导通后可以对自举节点PU和输出端OUT进行复位。

示例性的，在栅极驱动电路的各晶体管均为N型晶体管的情况下，第一电源端VGL的信号可为低电平。

需要说明的是，对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极电位为高电平时，其第一极和第二极之间导通，N型晶体管的栅极电位为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的栅极电位为低电平时，其第一极和第二极之间导通，P型晶体管的栅极电位为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本申请实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。

基于相同的发明构思，本申请实施例还提供一种显示面板。如图12所示，显示面板200可包括上述任一实施例提供的栅极驱动电路100。

示例性的，显示面板200包括显示区AA和非显示区NA，栅极驱动电路100可设置于非显示区NA。当然，在其它示例中，显示面板200可为无边框显示面板，栅极驱动电路可设置于显示面板的显示区。

示例性的，可以是液晶显示面板或有机发光二极管(Organic Light EmittingDiode，OLED)显示面板。

本领域内技术人员应该理解，在本申请的其他实现方式中，显示面板还可以微型发光二极管(Micro LED)显示面板，量子点显示面板等。

本申请实施例提供的显示面板，具有本申请实施例提供的栅极驱动电路的有益效果，具体可以参考上述各实施例对于栅极驱动电路的具体说明，本实施例在此不再赘述。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图13，图13是本申请实施例提供的一种显示装置的结构示意图。图13提供的显示装置1000包括本申请上述任一实施例提供的显示面板200。图13实施例仅以车载显示装置为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、手机等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。