基于与存储器装置相关联的架构而配置的选择组件

技术领域

本公开大体上涉及存储器装置，且更具体来说，涉及基于与存储器装置相关联的架构而配置的选择组件。

背景技术

存储器系统可为存储系统，例如固态驱动器(SSD)，且可包含存储数据的一或多个存储器装置。存储器系统可包含例如非易失性存储器装置和易失性存储器装置的存储器装置。一般来说，主机系统可利用存储器系统将数据存储在存储器系统的存储器装置处，且从存储器子系统的存储器装置检索数据。

附图说明

根据下文给出的详细描述和本公开的各种实施方案的附图，将更充分地理解本公开。

图1说明根据本发明的一些实施例的包含存储器系统的实例计算环境。

图2是根据本发明的一些实施例的基于存储器装置的架构配置选择组件的实例方法的流程图。

图3说明根据本发明的一些实施例的实例选择组件。

图4A是根据本发明的一些实施例的具有处于第一配置的选择组件的实例架构。

图4B是根据本发明的一些实施例的具有处于第二配置的选择组件的实例架构。

图4C是根据本发明的一些实施例的具有处于第三配置的选择组件的实例架构。

图5是根据一些实施例的具有存储器装置和选择组件的存储器系统的实例架构。

具体实施方式

本公开的方面是针对基于与存储器装置相关联的架构而配置的选择组件。大体来说，主机系统可利用存储器系统来存储数据。主机系统可提供在存储器系统处存储数据的写入请求，且可提供检索存储在存储器系统处的数据的读取请求。存储器系统的实例是例如固态驱动器(SSD)的存储系统，其包含存储器装置(例如，非易失性存储器)和管理存储器装置的控制器。举例来说，控制器可通过利用与存储器装置介接的不同通道来管理存储器装置处的数据存储。通道可对应于用以与存储器装置的一部分通信的控制器和接口组件的一部分。

可通过对存储器系统包含额外存储器装置来增加常规存储器系统的容量。然而，在对常规存储器系统添加额外存储器装置时，其控制器针对通道中的每一个的数据速率(例如，控制器在存储器装置处能够传输和接收数据的速度)会减小，因为在更多存储器装置与控制器耦合时控制器的负载特性(例如，控制器经历的加载)也将增加。负载特性的此增加因此可导致常规存储器系统的性能降低，因为控制器在存储器装置处传输和接收数据的数据速率减小。

可改变常规控制器的设计，使得在添加额外存储器装置时控制器的负载特性将减小且维持控制器的数据速率。负载特性的减小可起因于常规控制器上的通道数目的增加，使得常规控制器的每一通道与存储器系统中的存储器装置的子组或较少数目的存储器装置耦合。举例来说，每一通道可与受控制器管理的十六个存储器装置中的四个存储器装置(例如，单独存储器装置的四个裸片)耦合。然而，如果在稍后时间通过添加额外存储器装置而改变存储器系统的架构以增加其容量，那么常规控制器的设计也将改变以与额外存储器装置介接。用于控制器的新设计的此实施方案会需要额外设计时间，因为新设计对存储器系统的改变的架构可为特定的。另外，控制器的新设计的实施方案对于利用用于控制器的新设计的存储器系统会带来增加的成本。

本公开的方面通过利用基于与存储器系统的存储器装置相关联的架构而配置的选择组件封装来解决上述和其它缺陷。所述选择组件封装可为使存储器装置与存储器系统的控制器耦合的装置或电路。选择组件封装的使用可减少控制器经历的存储器装置的加载，同时允许存储器系统中包含的存储器装置的数目增加。所述选择组件封装可包含多路复用器和/或多路分用器和解码器，它们用以基于对应于存储器装置的架构的控制信号对存储器装置传输和接收数据。举例来说，多路复用器可接收来自控制器的第一通道的第一输入信号、来自控制器的第二通道的第二输入信号，以及来自控制器的启用信号(例如，芯片启用信号)。此外，解码器也可接收来自控制器的启用信号。在选择组件封装中包含解码器可减少存储器系统的成本，以及减少在选择组件封装内不包含解码器的情况下将使用的存储器系统的空间量。由控制器产生的启用信号可用以配置多路复用器以及启用或激活某些存储器装置。举例来说，启用信号可由解码器解码以启用存储器装置的子组，且启用信号也可用以选择由多路复用器接收的输入信号中的哪些应当传输到已由解码器的输出启用的特定存储器装置。

所述选择组件封装可被配置成在对应于存储器装置的不同架构的不同模式中操作。选择组件封装将在其中操作的特定模式可基于存储器装置的架构在包含选择组件封装的存储器系统的制造时指定。举例来说，所述选择组件封装可接收第一组启用信号以在1:2模式中操作，其中接收来自单个通道的输入且传输到两个存储器装置中的一个(或所述两个存储器装置中的一个的特定裸片)。因此，控制器的每一通道被配置成通过使用所述选择组件封装来与两个存储器装置一起操作。所述选择组件封装可进一步接收第二组启用信号以在1:4模式中操作，其中接收来自单个通道的输入且接着传输到四个存储器装置中的一个。因此，控制器的每一通道可被配置成通过使用基于不同启用信号而配置的同一选择组件封装来与四个存储器装置一起操作。此外，所述选择组件封装可接收第三组启用信号以在2:4模式中操作，其中接收来自两个通道的输入且接着传输到两个存储器装置的不同裸片。因此，同一选择组件封装当在存储器装置的不同架构中使用时可在不同模式或配置中操作。由于选择组件封装耦合于控制器与存储器装置之间，因此选择组件封装可视为控制器与存储器装置之间的总线接口的组件。

基于存储器装置的不同架构而配置的选择组件封装的使用可在对存储器系统添加存储器装置时维持或增加控制器的数据速率，同时也不需要控制器的新设计。举例来说，同一选择组件封装可在存储器装置的不同架构中使用，因为可基于对应于包含选择组件封装的存储器装置的当前架构的启用信号来配置选择组件封装。此外，由于选择组件封装是基于包含选择组件封装的当前架构的要求来配置的，因此在控制器的每一通道经耦合以通过经配置选择组件封装与存储器装置的子组通信时，控制器的负载特性可减小且控制器的数据速率增加。因此，选择组件封装的可配置性可允许在具有不同架构的不同存储器系统中使用选择组件封装，而不会导致重新设计控制器的额外成本。

图1说明根据本公开的一些实施方案的包含存储器系统110的实例计算环境100。存储器系统110可包含介质，例如存储器装置112A到112N。存储器装置112A到112N可为易失性存储器装置、非易失性存储器装置，或这类装置的组合。在一些实施例中，存储器系统为存储系统。存储系统的实例是SSD。一般来说，计算环境100可包含使用存储器系统110的主机系统120。在一些实施方案中，主机系统120可将数据写入到存储器系统110和从存储器系统110读取数据。在一些实施例中，存储器系统110是混合存储器/存储系统。

主机系统120可以是计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120可包含或耦合到存储器系统110，使得主机系统120可从存储器系统110读取数据或将数据写入到所述存储器系统。主机系统120可经由物理主机接口耦合到存储器系统110。如本文中所使用，“耦合到”通常指代组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁性连接等连接。物理主机接口的实例包含但不限于串行高级技术附件(serial advanced technology attachment；SATA)接口、外围组件互连高速(peripheral component interconnect express；PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(Serial Attached SCSI；SAS)等。物理主机接口可用以在主机系统120与存储器系统110之间传输数据。当存储器系统110通过PCIe接口与主机系统120耦合时，主机系统120还可利用NVM高速(NVMe)接口来存取存储器装置112A到112N。物理主机接口可提供接口以用于在存储器系统110与主机系统120之间传送控制、地址、数据以及其它信号。

存储器装置112A到112N可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。非易失性存储器装置的实例包含“与非”(NAND)类型快闪存储器。存储器装置112A到112N中的每一个可包含存储器单元的一或多个阵列，所述存储器单元例如单电平单元(SLC)或多电平单元(MLC)(例如，三电平单元(TLC)或四电平单元(QLC))。在一些实施方案中，特定存储器装置可包含存储器单元的SLC部分及MLC部分两者。存储器单元中的每一个可存储由主机系统120使用的数据位(例如，数据块)。虽然描述例如NAND型快闪存储器等非易失性存储器装置，但存储器装置112A到112N可基于例如易失性存储器等任何其它类型的存储器。在一些实施方案中，存储器装置112A到112N可为但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁性随机存取存储器(MRAM)、“或非”(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相反，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器装置112A到112N的存储器单元可分组为存储器页或数据块，其可指存储器装置的用于存储数据的单元。

控制器115可与存储器装置112A到112N通信以执行操作，例如在存储器装置112A到112N处读取数据、写入数据或擦除数据和其它此类操作。控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器系统110与主机系统120之间的通信。在一些实施例中，本地存储器119可包含存储存储器指针、获取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器系统110已示出为包含控制器115，但在本公开的另一实施例中，存储器系统110可不包含控制器115，且可改为依靠外部控制(例如，由外部主机提供，或由与存储器系统分开的处理器或控制器提供)。

一般来说，控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置112A到112N的所需存取。控制器115可负责与存储器装置112A到112N相关联的其它操作，例如耗损均衡操作、垃圾收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，以及逻辑块地址与物理地址之间的地址转译。控制器115可另外包含主机接口电路，以经由物理主机接口与主机系统120通信。主机接口电路可将从主机系统接收到的命令转换成存取存储器装置112A到112N的命令指令，以及将与存储器装置112A到112N相关联的响应转换成用于主机系统120的信息。

存储器系统110可包含配置组件113，其可用以识别存储器装置112A到112N的架构且可基于所识别架构来配置选择组件封装114A到114N。选择组件封装114A到114N可用以基于已由配置组件113识别的非易失性存储器装置112A到112N的架构从控制器111传输数据到非易失性存储器装置112A到112N。选择组件封装114A到114N可在控制器111(例如，固态驱动器控制器)与非易失性存储器装置112A到112N之间的总线接口中。举例来说，选择组件封装114A到114N可对应于存储器系统110的NAND总线接口的组件。选择组件封装114A到114N可与不同类型的存储器装置耦合。举例来说，选择组件封装114A到114N可与利用不同协议的存储器装置(例如，NAND存储器装置)耦合。因此，特定选择组件封装114A到114N可向不同类型的存储器装置传输数据和从其接收数据，且可支持用于所述不同类型的存储器装置的不同协议和/或电压设定。下文描述关于配置组件113和选择组件封装114A到114N的操作的另外细节。

存储器系统110还可包含未说明的额外电路或组件。在一些实施方案中，存储器系统110可包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路(例如，行解码器和列解码器)，其可从控制器115接收地址且对地址进行解码以存取存储器装置112A到112N。

图2是根据本发明的一些实施例的基于存储器装置的架构配置多路复用器封装的实例方法200的流程图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法200可由图1的配置组件113执行。

如图2所示，在框210处，处理逻辑识别与存储器装置相关联的架构。所述架构可对应于固态驱动器中的存储器装置的配置。举例来说，所述架构可基于以下各项中的一或多个：固态驱动器中包含的存储器装置的数目，固态驱动器中包含的选择组件的数目，以及由固态存储器系统的控制器用以从固态驱动器中包含的存储器装置传输和接收数据的通道的数目。在一些实施例中，与存储器装置相关联的已知架构的识别可存储在控制器处。在相同或替代实施例中，控制器可执行测试以确定与存储器装置相关联的架构。举例来说，可相对于与控制器耦合的控制器的输入和输出执行轮询操作(例如，以通过对所述输入和输出施加高电压信号和低电压信号或接地来感测其它组件，例如存储器装置和选择组件)。在框220处，处理逻辑基于所识别架构产生启用信号。启用信号可对应于由控制器产生的经编码芯片启用(CE)信号。在框230处，处理逻辑通过使用基于与存储器装置相关联的架构的启用信号来配置选择组件以向存储器装置传输数据。举例来说，来自控制器的启用信号可作为选择信号提供到选择组件的多路复用器或多路分用器。在一些实施例中，选择组件的多路复用器或多路分用器可接收对应于控制器的不同通道的多个输入信号，且可将所述多个输入信号中的一个传输到多个输出信号中的一个，所述多个输出信号各自基于所接收启用信号耦合到不同存储器装置。举例来说，由控制器产生的启用信号的特定部分(例如，特定位)可用以启用或激活选择组件，且启用信号的另一部分可用以选择多个输入信号中的一个且将所选择输入信号传输到存储器装置中的一个。因此，来自控制器的启用信号可用以配置选择组件，使得特定输入信号传输到与特定存储器装置耦合的特定输出。因此，启用信号可在特定操作模式中配置选择组件，所述特定操作模式对应于向选择组件提供数据的通道的数目以及被提供来自选择组件的数据的存储器装置的数目。结合图4A-4C描述关于不同配置或不同操作模式的另外细节。

在一些实施例中，选择组件可被配置成通过使用启用信号从存储器装置接收数据。举例来说，由控制器产生的启用信号的特定部分可启用或激活选择组件，且启用信号的另一部分可用以从存储器装置选择信号且在控制器处从来自存储器装置的所选择信号接收数据。

参看图2，在框240处，处理逻辑根据基于启用信号的经解码启用信号启用存储器装置。举例来说，解码器可从控制器接收启用信号且可产生经解码启用信号。在一些实施例中，经解码启用信号可为比启用信号大的位数目。在相同或替代实施例中，启用信号的另一部分可进一步用以启用或激活解码器。经解码启用信号可用以启用存储器装置中的一个，同时不启用与选择组件耦合的其它存储器装置。在一些实施例中，启用的存储器装置可为能够从存储器装置读取数据或对存储器装置写入数据的存储器装置，且未启用的存储器装置可为控制器无法从其读取数据且无法对其写入数据的存储器装置。经解码启用信号可启用单个存储器装置，同时不启用与单个选择组件耦合的其它存储器装置。在框250处，处理逻辑通过使用经配置选择组件将数据传输到经启用存储器装置。传输的数据可为将存储在经启用存储器装置处的数据，以及存储器装置的将存储数据的位置的指示或将从存储器装置检索的存储在存储器装置的特定位置处的数据的指示。举例来说，可通过使用经配置选择组件从经启用存储器装置接收数据。因此，传输的数据可指定针对存储器装置读取或写入数据的指令。

因此，选择组件可被配置成在特定操作模式中操作，所述特定操作模式对应于经接收且传输到耦合到若干存储器装置的若干输出的输入信号的数目。选择组件的配置可基于与存储器装置相关联的架构。

图3说明根据本发明的一些实施例的实例选择组件300。选择组件300包含根据本发明的一些实施例的多路复用器/多路分用器组件310和解码器320。选择组件300可对应于图1的选择组件114A到114N中的一个。

如图3所示，多路复用器/多路分用器组件310能够耦合到第一输入301和第二输入302。多路复用器/多路分用器组件310可当向存储器装置传输数据时提供多路复用器功能性且当从存储器装置接收数据时提供多路分用器功能性。第一输入301可对应于控制器的第一通道，且第二输入302可对应于控制器的第二通道。多路复用器/多路分用器组件310可进一步包含输出311。输出311中的每一个可能够耦合到不同存储器装置。取决于当配置选择组件300时选择组件的操作模式，第一输入301和第二输入302中的一个或两个可从控制器的通道到选择组件300耦合或接收数据，且输出311中的两个或四个可耦合选择组件耦合选择组件300到存储器装置中的两个或四个。在一些实施例中，第一输入301和第二输入302中的每一个可为十六位的大小，且输出311可为十六位的大小。此外，来自控制器的启用信号303可由多路复用器/多路分用器组件310和解码器320接收。启用信号303的若干位可用以启用多路复用器/多路分用器组件310且作为用于多路复用器/多路分用器组件310的选择信号。举例来说，启用信号303可为四个位，其中启用信号303的位中的一个(例如，第四位)可用以启用或激活多路复用器/多路分用器组件310，且所述位中的两个(例如，第二和第三位)可用作选择信号以确定将选择第一输入301或第二输入302中的哪一个并在输出311中的一个上传输。因此，选择信号可用以选择控制器的特定通道(例如，第一输入301或第二输入302)，针对所述特定通道将接收数据且向存储器装置中的一个传输数据(例如，经由耦合到特定存储器装置的输出311中的一个)。

解码器320可进一步从控制器接收启用信号303，且对启用信号303执行解码操作以产生经解码启用信号321。在一些实施例中，经解码启用信号321可为八个位(例如，经解码启用信号321包含比启用信号303更多的位)。经解码启用信号321可提供到存储器装置，使得可在特定时间启用存储器装置中的一个。举例来说，经解码启用信号321可启用一个存储器装置，同时保持其它存储器装置停用或非作用。举例来说，经解码启用信号321的不同位可提供到存储器装置中的每一个，使得提供到存储器装置中的一个的位的值启用存储器装置中的一个(例如，‘1’的值)，且提供到其它存储器装置的位的其它值是不同的且并不启用其它存储器装置(例如，‘0’的值)。在一些实施例中，解码器320可进一步使用启用信号303的位来激活或启用解码器320以执行解码操作。

因此，来自控制器的启用信号321可用以通过使用解码器320以及使用启用信号321来启用或激活特定存储器装置，以确定通过使用多路复用器/多路分用器组件310将哪一个输入信号传输到哪一个输出信号。

在操作中，控制器可产生启用信号303，且可提供第一输入301或第二输入302或第一输入301和第二输入302两者。解码器320可执行解码操作以产生经解码启用信号321以启用耦合到输出311中的一个输出的存储器装置中的一个，第一输入301或第二输入302中的一个输入传输到所述输出中的所述一个输出。

在一些实施例中，选择组件300中可包含总线保持电路和上拉电阻器。因此，选择组件300可与多路复用器/多路分用器一起包含集成解码器、总线保持电路和上拉电阻器。总线保持电路可当选择组件封装从传输数据切换到接收数据(或反之亦然)时在总线接口上保持或存储若干位的最后驱动状态。上拉电阻器可将选择组件封装的某些信号(例如，启用信号)拉动或转变到非控制状态，使得当选择组件封装不在使用时下游不会发生不必要的切换。由于这些部分包含于选择组件300内，因此与当在存储器系统内单独地放置各种解码器、总线保持电路和上拉电阻器中的每一个时相反，选择组件300可视为利用存储器系统内的较少空间。

图4A是根据本发明的一些实施例的具有处于第一配置或第一操作模式中的选择组件的实例架构400的实例。架构400的选择组件420可对应于图1的选择组件114A到114N中的一个。

如图4A所示，在架构400中使用的选择组件420可在1:4配置或操作模式中操作，其中单个选择组件耦合到控制器410的单个通道和四个存储器装置430、440、450和50460。举例来说，第一选择组件可耦合到控制器410的第一通道和存储器装置430、440、450和50460的存储器裸片431、441、451和461，且第二选择组件可耦合到控制器的第二通道和存储器装置430、440、450和50460的存储器裸片432、442、452和52462。因此，控制器410的每一通道使用不同选择组件420以从存储器装置的经指派于控制器410的对应通道的部分或裸片接收和传输数据。

图4B是根据本发明的一些实施例的具有处于第二配置的选择组件的实例架构470。架构470的选择组件可对应于图1的选择组件114A到114N中的一个。

如图4B所示，架构470中的选择组件可在1:2配置或操作模式中操作，其中选择组件耦合到与架构400的选择组件420和421不同数目的存储器装置。举例来说，每一选择组件471可耦合到来自控制器410的单个通道和两个存储器装置。举例来说，第一选择组件可耦合到控制器410的第一通道以及存储器装置430和440的存储器裸片431和441，且第二选择组件可耦合到控制器410的不同的第二通道以及存储器装置430和440的存储器裸片432和442。因此，与当选择组件处于第一配置时相比，当在第二配置中时选择组件可被配置成与较少数目的存储器装置通信。在一些实施例中，由于选择组件和控制器410的通道耦合到较少数目的存储器装置，因此控制器410的数据速率将高于在选择组件耦合到增加数目的存储器装置的情况下的控制器410的数据速率。

图4C是根据本发明的一些实施例的具有处于第三配置的选择组件的实例架构480。架构480的选择组件可对应于图1的选择组件114A到114N中的一个。

如图4C所示，在架构480中使用的选择组件481可在2:4配置或操作模式中操作，其中单个选择组件481耦合到控制器410的多个通道和两个存储器装置430和440。举例来说，控制器410的第一通道和第二通道可为对选择组件481的输入，且选择组件481的输出可为存储器装置430和440中的两个处的四个裸片431、432、441和442。选择组件481可用以从第一通道传输数据到存储器装置430和440的裸片431和441，而来自第二通道的数据可传输到相同存储器装置430和440的裸片432和442。因此，单个选择组件可用以针对控制器410的多个通道路由或传输数据到存储器装置。虽然示出两个通道耦合到选择组件，但任何数目的通道和/或存储器装置可与本公开的不同类型的选择组件耦合。

因此，在包含存储器装置的存储器系统的不同架构中可使用选择组件的相同设计。选择组件可基于不同架构在不同配置或模式中操作。

图5示出计算机系统500的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施方案中，计算机系统500可对应于包含或利用存储器系统(例如，图1的存储器系统110)的主机系统(例如，图1的主机系统120)，或可用以执行控制器的操作(例如，执行操作系统以执行对应于图1的配置组件113的操作)。在替代实施方案中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。

机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器、或能够(依序或以其它方式)执行指定由机器采取的动作的一组指令的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多个)指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等)，及数据存储系统518，它们经由总线530彼此通信。

处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502被配置成执行指令526以用于执行本文中所论述的操作和步骤。计算机系统500可进一步包含网络接口装置508以经由网络520通信。

数据存储系统518可包含机器可读存储介质524(也称为计算机可读介质)，其上存储有一或多个指令集526或体现本文中所描述的任何一或多种方法或功能的软件。指令526还可在其由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储介质。机器可读存储介质524、数据存储系统518和/或主存储器504可对应于图1的存储器系统110。

在一个实施方案中，指令526包含实施对应于配置组件(例如，图1的配置组件113)的功能性的指令。虽然机器可读存储介质524在实例实施方案中展示为单个介质，但术语“机器可读存储介质”应认为包含存储一或多个指令集的单个介质或多个介质。术语“机器可读存储介质”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何介质。因此，应认为术语“机器可读存储介质”包含但不限于固态存储器、光学介质以及磁性介质。

已关于计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里并且通常被认为是导致期望的结果的操作的自洽序列。操作是要求对物理量进行物理控制的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目或类似物是方便的。

然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本发明还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储介质中，如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的介质，它们各自耦合到计算机系统总线。

本文中呈现的算法和显示在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。

本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读介质。机器可读介质包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施方案中，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、快闪存储器装置等。

在前述说明书中，本公开的实施方案已经参考其特定的实例实施方案进行描述。将显而易见的是，可在不脱离所附权利要求书中阐述的本公开的实施方案的的更广精神和范围的情况下对其进行各种修改和变化。因此，应在说明性意义上而非限制性意义上看待说明书和图式。