包括含锰导电结构的微电子装置以及相关电子系统和方法

本申请要求于2019年7月18日提交的针对“包括含锰导电结构的微电子装置以及相关电子系统和方法(MICROELECTRONIC DEVICES COMPRISING MANGANESE-CONTAININGCONDUCTIVE STRUCTURES，AND RELATED ELECTRONIC SYSTEMS AND METHODS)”的美国专利申请序列号16/515,265的提交日期的优先权。

技术领域

本文所公开的实施例涉及包括含锰导电结构的微电子装置、相关电子系统以及相关方法。更具体地，本公开的实施例涉及包括导电结构的微电子装置、相关电子系统以及相关方法，所述导电结构包含被定位成至少接近第一导电材料与第二导电材料之间的界面的锰。

背景技术

微电子装置设计者通常期望通过减小单独特征的临界尺寸和减小相邻特征之间的分隔距离或间距来提高给定半导体装置构架内的特征的集成水平或密度。另外，微电子装置设计者通常追求设计出不仅紧凑而且提供性能优势以及简化设计的架构。

微电子装置的一个实例是存储器装置。存储器装置通常以内部集成电路的形式设置于计算机或其它电子装置中。存在许多种类的存储器，包含但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、闪速存储器和电阻可变型存储器。电阻可变型存储器的非限制性实例包含电阻式随机存取存储器(ReRAM)、导电桥式随机存取存储器(导电桥式RAM)、磁性随机存取存储器(MRAM)、相变材料(PCM)存储器、相变随机存取存储器(PCRAM)、自旋-扭矩转移随机存取存储器(STTRAM)、基于氧空位-的存储器和可编程导体存储器。

存储器装置可以包含有源表面，所述有源表面包含相互作用的组件，如晶体管、电容器、电极、二极管、其它存取装置或其它元件。在存储器装置的制造期间，可以在存储器装置的有源表面与其其它部分之间形成电连接，以形成到定位成远离有源表面的电路系统的电连接。

例如，存储器装置的典型存储器单元包含存取装置(例如，晶体管)和通过导电触点电耦接到存取装置的存储器储存结构(例如，电容器)。存取装置通常包含在一对源极/漏极区域之间的沟道区域，以及被配置成通过所述沟道区域将所述源极/漏极区域彼此电连接的栅电极。源极区域、漏极区域和栅电极中的一或多个可以与一或多个电势源电连通以操作存储器单元。

随着存储器装置中的存储器单元的数量增加，将存储器单元电连接到控制逻辑电路系统和存储器装置的其它组件可能产生与促进电连接所需的布线和互连结构的数量和尺寸增加相关联的特征大小设定和间隔复杂性。此外，随着存储器装置的特征大小持续缩小，形成具有期望的临界尺寸的特征的图案变得越来越困难。随着存储器装置的组件的临界尺寸缩小，在存储器装置的导电组件之间形成可靠的电连接变得越来越困难。

发明内容

本文所公开的实施例涉及包括含锰导电结构的微电子装置以及相关电子系统和方法。例如，在一些实施例中，一种微电子装置包括：第一导电材料，所述第一导电材料包括铜；导电插塞，所述导电插塞包括钨，所述导电插塞与所述第一导电材料电连通；以及锰颗粒，所述锰颗粒沿所述第一导电材料与所述导电插塞之间的界面分散。

根据本公开的其它实施例，一种电子系统包括：输入装置；输出装置；处理器装置，所述处理器装置可操作地耦接到所述输入装置和所述输出装置；以及存储器装置，所述存储器装置可操作地耦接到所述处理器装置。所述存储器装置包括：第一导电材料，所述第一导电材料位于第一介电材料内；第二导电材料，所述第二导电材料邻近所述第一导电材料并且位于邻近所述第一导电材料的第二介电材料内；至少第一屏障材料，所述至少第一屏障材料位于所述第一导电材料与所述第二导电材料之间；以及锰颗粒，所述锰颗粒位于所述第一导电材料内并且邻近所述第一屏障材料。

根据本公开的另外的实施例，一种电子装置包括：铜互连件；钨插塞，所述钨插塞与所述铜互连件的一部分直接接触；以及锰颗粒，所述锰颗粒在所述铜互连件的所述部分周围分离在所述铜互连件中。

根据本公开的又另外的实施例，一种形成微电子装置的方法包括：在第一介电材料中形成开口；在所述第一介电材料中的所述开口内形成第一屏障材料；在所述第一屏障材料上形成包括铜和锰的晶种材料；在所述晶种材料上形成第一导电材料；在所述第一介电材料和所述第一导电材料上形成第二介电材料；在所述第二介电材料中形成另外的开口；在所述第二介电材料中的所述另外的开口内形成第二屏障材料；在所述第二屏障材料上形成第二导电材料；以及使所述晶种材料的所述锰中的至少一些锰分离到接近所述第一导电材料与所述第二屏障材料之间的界面的位置。

附图说明

图1A是根据本公开的实施例的微电子装置的简化横截面视图；

图1B是图1A的框B的横截面视图，展示了图1A的微电子装置的放大部分；

图2A到图2I是展示了根据本公开的实施例的形成微电子装置的方法的简化横截面视图；

图3是根据本公开的实施例的电子系统的框图；并且

图4是根据本公开的实施例的基于处理器的系统。

具体实施方式

本文所包含的图示并不旨在作为任何特定系统、微电子结构或微电子装置的实际视图，而仅仅是用于描述本文的实施例的理想化表示。附图之间共同的元件和特征可以保留相同的数字标识，以下情况除外：为了便于进行以下描述，附图标记从引入或最充分描述元件的附图的编号开始。

以下描述提供了具体细节，如材料类型、材料厚度和加工条件，以便提供对本文所描述的实施例的全面描述。然而，本领域的普通技术人员应理解，可以在不采用这些具体细节的情况下实践本文公开的实施例。实际上，所述实施例可以结合微电子产业中采用的常规制造技术来实践。另外，本文所提供的描述不形成对包含包括锰的导电结构的微电子装置或电子系统的完整描述，或不形成对用于制造此类微电子装置或电子系统的工艺流程的完整描述。下文所描述的结构不形成完整的微电子装置。下文仅详细描述了理解本文描述的实施例所必需的那些工艺动作和结构。用于在微电子装置或电子系统的制造期间形成包含包括锰的导电结构的完整微电子装置或电子系统的另外动作可以通过常规技术执行。

本文所描述的材料可以通过常规技术形成，包含但不限于旋涂、毯式涂覆、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD、物理气相沉积(PVD)(例如，溅射沉积)、等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。可替代地，材料可以原位生长。本领域的普通技术人员可以根据要形成的具体材料选择用于沉积或生长材料的技术。除非上下文另有指示，否则可以通过任何合适的技术来完成材料的去除，包含但不限于蚀刻、研磨平坦化(例如，化学-机械平坦化)或其它已知方法。

本文所使用的术语“纵向”、“竖直”、“侧向”和“水平”以衬底(例如，基底材料、基底结构、基底构造等)的一或多个结构和/或特征形成于其中或其上的主平面为参考并且不一定受地球引力场限定。“侧向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“竖直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由相比于衬底的其它表面具有相对更大的面积的衬底表面限定。

本文所使用的关于给定参数、性质或条件的术语“基本上”意指并包含到本领域的普通技术人员将理解给定参数、性质或条件在存在一定程度的差异(如可接受公差内的差异)的情况下被满足的程度。举例来说，根据基本上满足的特定参数、性质或条件，所述参数、性质或条件可以至少90.0％满足、至少95.0％满足、至少99.0％满足、至少99.9％满足或甚至100.0％满足。

本文所使用的关于特定参数的数值的“约”或“大约”包含所述数值以及本领域的普通技术人员将理解为处于特定参数的可接受公差内的相对于所述数值的一定程度的差异。例如，关于数值的“约”或“大约”可以包含的另外的数值，所述的另外的数值处于数值的90.0％到110.0％的范围内，如处于数值的95.0％到105.0％的范围内、处于数值的97.5％到102.5％的范围内、处于数值的99.0％到101.0％的范围内、处于数值的99.5％到100.5％的范围内或处于数值的99.9％到100.1％的范围内。

本文所使用的如“之下”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前面”“后面”、“左侧”、“右侧”等空间相对术语可以为了便于描述而用于描述如附图所展示的一个元件或特征与另一或多个元件或特征的关系。除非另有指定，否则除了图中所描绘的材料朝向之外，空间相对术语还旨在涵盖不同朝向。例如，如果将图中的材料倒置，则被描述为位于其它元件或特征“下方”或“之下”或“下面”或“底部”的元件将朝向为位于所述其它元件或特征“上方”或“顶部”。因此，术语“下方”可以涵盖上方朝向和下方朝向两者，这取决于所述术语被使用的上下文，这对于本领域的普通技术人员来说是显而易见的。可以以其它方式(例如，旋转90度、倒置、翻转等)朝向材料并且可以相应地解释本文所使用的空间相对描述语。

本文所使用的“导电材料”可以指以下中的一或多种：如钨、钛、镍、铂、钯、钌、铝、铜、钼、金等金属、金属合金、含金属材料(例如，金属氮化物、金属硅化物(硅化钽、硅化钨、硅化镍、硅化钛)、金属碳化物、金属氧化物)、导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗、导电掺杂的硅锗等)、多晶硅、表现出导电性的其它材料或其组合。导电材料可以包含以下中的至少一种：氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、元素钛(Ti)、元素铂(Pt)、元素铑(Rh)、元素钌(Ru)、元素钼(Mo)、元素铱(Ir)、氧化铱(IrO

本文所使用的“存储器装置”意指并包含表现出但不限于存储器功能的微电子装置。

根据本文所描述的实施例，电连接微电子装置的不同部分(例如，不同的接线层次)的导电互连件包含互连结构，所述互连结构包括其中具有锰的第一导电材料。第一导电材料可以包含铜。互连结构可以图案化在第一介电材料内。在一些实施例中，互连结构包含邻近第一介电材料的侧壁的第一屏障材料和邻近第一屏障材料的第一导电材料。互连结构各自独立地与导电触点电连通。导电触点可以定位于邻近第一介电材料的第二介电材料中限定的开口内。导电触点可以包含开口内邻近第二介电材料的第二屏障材料和邻近开口内的第二屏障材料的第三屏障材料。如钨等第二导电材料可以邻近第三屏障材料。第二屏障材料和第三屏障材料的至少一部分可以定位于第一导电材料与第二导电材料之间。锰可以分散在第一导电材料内，所述第一导电材料可以在接近第一导电材料与第二屏障材料的界面的地方相比第一导电材料的其它部分表现出较大原子百分比的锰。在第一导电材料与导电触点之间的界面处具有较大原子百分比的锰可以减少或防止互连结构与导电触点之间的空隙和电不连续性。

形成导电互连件可以包含在第一介电材料内的开口中形成第一屏障材料。可以邻近开口内的第一屏障材料形成包括铜和锰的晶种材料。晶种材料可以包含约0.50原子百分比到约1.50原子百分比范围内的原子百分比的锰。可以邻近开口内的晶种材料形成包括铜的第一导电材料，以形成互连结构。可以邻近互连结构(例如，在互连结构之上)并且在第二介电材料内形成包括第二导电材料的导电触点。形成导电触点可以包含在第二介电材料内的开口中形成第二屏障材料，并且邻近第二屏障材料形成第三屏障材料。可以邻近开口内的第三屏障材料形成第二导电材料。在形成导电触点之后，可以将包含导电互连件和导电触点的微电子装置在氢气气氛中暴露于退火条件，以使来自晶种材料的锰贯穿第一导电材料进行扩散。在一些实施例中，来自晶种材料的锰可以从晶种材料移动，并且在第一导电材料与第二屏障材料之间的界面附近分离和累积。第一导电材料与第二导电材料之间的界面(例如，第一导电材料与第二屏障材料之间的界面)相比第一导电材料的其它部分可以表现出较大原子百分比的锰。例如，第一导电材料在接近第二屏障材料的地方相比第一导电材料的其它部分可以表现出较大原子百分比的锰。在接近所述界面的地方具有较大原子百分比的锰可以增加第一导电材料与第二导电材料之间的电连续性，并且增加导电互连件的电连接的可靠性。

图1A是微电子装置100的简化横截面视图。微电子装置100可以包含导电互连件，所述导电互连件包括电耦接到导电触点120的用于将微电子装置100的一或多个组件电连接到微电子装置100的至少一个其它组件的互连结构110。互连结构110可以邻近基底材料102。尽管图1A仅展示了一个互连结构110和一个导电触点120，但是微电子装置100可以包含多个(例如，大量)互连结构110和导电触点120。

基底材料102可以包括衬底或其上形成有另外材料的构造。基底材料102可以是半导体衬底、支撑结构上的基底半导体层、金属电极或具有形成于其上的一或多个层、结构或区域的半导体衬底上的金属电极。基底材料102可以是常规硅衬底或包括半导体材料层的其它体衬底。本文所使用的术语“体衬底”不仅意指并包含硅晶圆，还意指并包含绝缘体上硅(“SOI”)衬底，如蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底、基底半导体基础上的外延硅层以及其它半导体或光电子材料，如硅锗、锗、砷化镓、氮化镓和磷化铟。基底材料102可以是掺杂的或未掺杂的。

此外，当在以下描述中引用“衬底”或“基底材料”时，可能已经利用先前的工艺阶段在基底半导体结构或基础中形成了材料、区域或结。基底材料102可以包含与集成电路系统制造相关联的一或多种材料。此类材料可以包含例如难熔金属、屏障材料、扩散材料和绝缘体材料中的一或多种。基底材料102可以包含例如互补金属氧化物半导体(CMOS)结构或其它半导体结构。基底材料102的不同部分可以通过一或多种介电材料彼此电隔离。

基底材料102可以包含例如存储器单元的一或多个组件。通过非限制性实例的方式，基底材料102可以包含一或多个半导体组件，如以下中的一或多个：晶体管(例如，包含例如一对源极/漏极区域之间的沟道区域和被配置成通过沟道区域将源极/漏极区域彼此电连接的栅极)、感测放大器(例如，均衡(EQ)放大器、隔离(ISO)放大器、NMOS感测放大器(NSA)、PMOS感测放大器(PSA))、电荷泵(例如，V

在一些实施例中，互连结构110与基底材料102的至少一个组件电连通。通过非限制性实例的方式，互连结构110可以与基底材料102的晶体管的至少一部分电连通。在其它实施例中，互连结构110与电容器的至少一部分电连通。

互连结构110可以定位于第一介电材料104内，所述第一介电材料在本文中还可以称为所谓的“层间电介质”(ILD)材料。第一介电材料104可以包含电绝缘材料。例如，第一介电材料104可以包含二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、氧化铌、氧化钼、氧化锶、氧化钡、氧化钇、氮化物材料(例如，氮化硅(Si

互连结构110可以包含邻近第一介电材料104的第一屏障材料112和邻近第一屏障材料112的第一导电材料114。第一屏障材料112可以被调配和配置成减少或基本上防止第一导电材料114的组分扩散到第一介电材料104中。第一屏障材料112与第一导电材料114、第一介电材料104或两者的材料组成的反应性可以相对较低。

第一屏障材料112可以包含以下中的一或多种：钽、钛、钴、钌、钨、氮化钽(TaN)、氮化钛、氮化钨、钛钨(TiW)、氧化铟、氮化钛锆、硅化钽(Ta

第一导电材料114可以包含导电材料。在一些实施例中，第一导电材料114包括铜。然而，本公开不限于此，并且第一导电材料114可以包含其它材料(例如，钨、多晶硅)。

第一屏障材料112可以定位成邻近第一介电材料104和第一导电材料114中的每一个。在一些实施例中，第一屏障材料112直接位于第一介电材料104与第一导电材料114之间并且直接接触第一介电材料和第一导电材料。

继续参考图1A，盖材料106可以邻近第一介电材料104(例如，位于第一介电材料之上)。第二介电材料108可以邻近盖材料106(例如，位于盖材料之上)。

盖材料106可以包含氮化硅、碳氮化硅或另一种氮化物材料中的一或多种。在一些实施例中，盖材料106包含邻近第一介电材料104的包括氮化硅的第一部分、邻近第一部分的包括碳氮化硅的第二部分以及邻近第二部分和第二介电材料108的包括氮化硅的第三部分。

第二介电材料108可以包括上文参考第一介电材料104所描述的材料中的一或多种材料。在一些实施例中，第二介电材料108的材料组成与第一介电材料104的材料组成相同。在一些实施例中，第二介电材料108包括二氧化硅。

导电触点120可以延伸穿过第二介电材料108和盖材料106的一部分，以接触互连结构110。导电触点120可以包含邻近第二介电材料108的第二屏障材料122、邻近第二屏障材料122的第三屏障材料124以及邻近第三屏障材料124的第二导电材料126。第二导电材料126可以与第一导电材料114电连通。

第二屏障材料122可以包含被调配和配置成减少或基本上防止导电触点120的组分(例如，第二导电材料126)相互作用(例如，扩散)到例如第二介电材料108中的材料。第二屏障材料122可以包含以下中的一或多种：钽、钛、钴、钌、钨、氮化钽(TaN)、氮化钛、氮化钨、氧化铟、氮化钛锆、硅化钽(Ta

第二屏障材料122的厚度可以处于约1nm到约10nm，如约1nm到约2nm、约2nm到约4nm、约4nm到约6nm、约6nm到约8nm或约8nm到约10nm的范围内。在一些实施例中，第二屏障材料122的厚度处于约2nm到约7nm的范围内。

第三屏障材料124可以包括组成与第二屏障材料122的组成不同的材料。第三屏障材料124可以包含上文参考第一屏障材料112所描述的材料中的一或多种材料。在一些实施例中，第三屏障材料124包括第二屏障材料122的氮化物。在一些实施例中，第三屏障材料124包括氮化钛。

第三屏障材料124的厚度可以处于约1nm到约25nm，如约1nm到约2nm、约2nm到约5nm、约5nm到约10nm、约10nm到约15nm、约15nm到约20nm或约20nm到约25nm的范围内。在一些实施例中，第三屏障材料124的厚度处于约2nm到约15nm的范围内。

第二导电材料126可以包含一或多种导电材料。在一些实施例中，第二导电材料126的材料组成与第一导电材料114的材料组成不同。在一些实施例中，第二导电材料126包括钨。

导电触点120的纵横比可以定义为导电触点120的高度H

图1B是图1A的框B的横截面视图，展示了图1A的微电子装置100的放大部分。由于导电触点120的纵横比以及第二屏障材料122和第三屏障材料124的形成方法，第二屏障材料122和第三屏障材料124的组合厚度T

第二屏障材料122和第三屏障材料124中的至少一个可能至少在导电触点120的拐角130处不连续。例如，第二屏障材料122和第三屏障材料124可以不覆盖导电触点120的拐角。由于第二屏障材料122和第三屏障材料124的不连续性，在接近拐角130的位置处可能存在空隙(例如，气隙)132。然而，空隙132可能增加互连结构110的第一导电材料114与导电触点120的第二导电材料126之间的接触电阻。

图2A到图2I是展示根据本公开的实施例的形成微电子装置200的方法的简化横截面视图。通过下文所提供的描述，对于本领域的普通技术人员来说显而易见的是，本文所描述的方法可以用于制造各种装置。例如，每当期望例如在微电子装置的不同接线层次之间(如在晶体管的组件(例如，源极区域、漏极区域、栅电极)与电容器的一部分(例如，第一电极、第二电极)之间)形成电连接时，就可以使用本公开的方法。

参考图2A，微电子装置200可以包含基底材料202之上的第一介电材料204。基底材料202可以基本上类似于上文所描述的基底材料102(例如，可以由相同的材料形成并包含相同的材料)。例如，基底材料202可以包含微电子装置的一或多个组件，如以下中的一或多个：晶体管(例如，包含例如一对源极/漏极区域之间的沟道区域和被配置成通过沟道区域将源极/漏极区域彼此电连接的栅极)、感测放大器(例如，均衡(EQ)放大器、隔离(ISO)放大器、NMOS感测放大器(NSA)、PMOS感测放大器(PSA))、电荷泵(例如，V

第一介电材料204可以形成为邻近基底材料202。可以在第一介电材料204中形成开口213(例如，沟槽，如镶嵌沟槽)，以通过开口213暴露基底材料202的部分。如本文将要描述的，可以在开口213中形成导电互连结构，并且可以将所述导电互连结构电连接到晶体管(例如，竖直晶体管、平面晶体管)、电容器的电极、电极材料(例如，栅电极)或基底材料202内的另一种材料。作为实例，导电互连结构可以电连接到晶体管的源极区域或晶体管的漏极区域。

可以邻近第一介电材料204(例如，在第一介电材料之上)并且在开口213内形成第一屏障材料212。第一屏障材料212可以包括上文参考第一屏障材料112所描述的材料中的一或多种材料。在一些实施例中，第一屏障材料212包括钽。

在一些实施例中，第一屏障材料212可以基本上适形地形成于第一介电材料204的表面和开口213的表面(例如，侧壁、下表面)之上。第一屏障材料212可以通过PVD、ALD、CVD、LPCVD或PECVD中的一或多个形成。在一些实施例中，第一屏障材料212通过PVD(如通过使用包括钽的靶材进行的溅射)形成。

第一屏障材料212的厚度T

可以邻近第一屏障材料212形成晶种材料216。晶种材料216可以包括铜和锰的合金。在一些实施例中，晶种材料216包括CuMn。

晶种材料216可以包括包含一或多种添加材料的铜。所述一或多种添加材料可以包含例如锰。通过非限制性实例的方式，晶种材料216可以包括其中分散有锰的铜。晶种材料216中的锰的原子百分比可以处于约0.50原子百分比到约1.50原子百分比，如约0.50原子百分比到约0.60原子百分比、约0.60原子百分比到约0.70原子百分比、约0.70原子百分比到约0.80原子百分比、约0.80原子百分比到约1.00原子百分比、约1.00原子百分比到约1.25原子百分比或约1.25原子百分比到约1.50原子百分比的范围内。在一些实施例中，晶种材料126中的锰的原子百分比处于0.50原子百分比到约1.20原子百分比的范围内。在一些实施例中，锰构成晶种材料216的约0.53原子百分比。铜可以构成晶种材料216的剩余部分。在一些实施例中，晶种材料216的约0.53原子百分比是锰，并且晶种材料216的约99.47原子百分比是铜。

锰可以基本上均匀地(例如，基本上平均地、基本上不变地)贯穿晶种材料216分散。晶种材料216的不同部分可以全都表现出彼此基本相同量的锰。在其它实施例中，晶种材料216表现出不均匀(例如，不平均、可变)的锰分布。晶种材料216的不同部分可以表现出彼此不同量的锰。

晶种材料216可以通过物理气相沉积，如通过使用包括晶种材料的组分(例如，铜和锰)的靶材进行的溅射形成。通过非限制性实例的方式，靶材可以包括约0.50原子百分比到约1.50原子百分比的范围内的锰，靶材的剩余部分包括铜。然而，本公开不限于此，并且晶种材料216可以通过其它方法形成，如通过ALD、CVD、LPCVD或PECVD中的一或多种形成。

参考图2B，可以在开口213(图2A)内并且邻近开口213内的晶种材料216(例如，在晶种材料之上)形成第一导电材料214，以形成包括第一导电材料214、晶种材料216和第一屏障材料212的导电互连结构210。第一导电材料214可以包含与上文参考第一导电材料114所描述的材料相同的材料。在一些实施例中，第一导电材料214包括铜。在一些实施例中，所形成的第一导电材料214可以不包含锰。

第一导电材料214可以通过例如电沉积(例如，电镀)形成。然而，在其它实施例中，导电材料214可以通过其它方法形成，如通过ALD、CVD、PVD、LPCVD或PECVD中的一或多种形成。

在邻近晶种材料216形成第一导电材料214之后，可以去除第一屏障材料212、晶种材料216和第一导电材料214的部分，以暴露第一介电材料204。通过非限制性实例的方式，可以通过化学-机械平坦化(CMP)去除第一屏障材料212、晶种材料216和第一导电材料214的部分，以暴露第一介电材料204的上表面。

在去除第一屏障材料212、晶种材料216和第一导电材料214的部分之后，可以在微电子装置200之上(如邻近第一介电材料204和第一导电材料214)形成盖材料206。

盖材料206可以被调配和配置成相对于导电材料214是化学惰性的。在一些实施例中，盖材料206可以基本上不与第一导电材料214、晶种材料216或第一屏障材料212相互作用(例如，化学反应)。

盖材料206可以包括例如邻近第一介电材料204和第一导电材料214的第一部分205、邻近第一部分205的第二部分207和邻近第二部分207的第三部分209。第二部分207可以直接定位于第一部分205与第三部分209之间。在一些实施例中，第二部分207直接接触第一部分205和第三部分209。

第一部分205可以包括介电材料。通过非限制性实例的方式，第一部分205可以包括氮化物材料(例如，氮化硅(Si

参考图2C，可以邻近盖材料206和互连结构210(例如，在盖材料和互连结构之上)形成第二介电材料208。第二介电材料208可以包含与上文参考第二介电材料108所描述的材料相同的材料。在一些实施例中，第二介电材料208包括与第一介电材料204的材料组成相同的材料组成。在一些实施例中，第二介电材料208包括二氧化硅。

可以在互连结构210之上的第二介电材料208和盖材料206内形成开口215。开口215可以暴露互连结构210的第一导电材料214。在一些实施例中，开口215不暴露第一屏障材料212或晶种材料216。

开口215可以具有被定义为其高度H

参考图2D，在形成开口215之后，可以在微电子装置200的位于开口215内部和外部的部分之上形成第二屏障材料222。第二屏障材料222可以形成为邻近第二介电材料208、盖材料206和第一导电材料214。

第二屏障材料222可以包括上文参考第二屏障材料122所描述的材料中的一或多种材料。在一些实施例中，第二屏障材料222包括钛。

第二屏障材料222可以通过ALD、CVD、PVD、LPCVD或PECVD中的一或多种形成。在一些实施例中，第二屏障材料222通过PVD(如通过使用包括钛的靶材进行的溅射)形成。

图2E是展示了图2D的框E的简化横截面视图。在一些实施例中，第二屏障材料222的至少一部分可以不适形地形成于开口215内。例如，第二屏障材料222的厚度T

在不受任何特定理论的约束的情况下，据信，第二屏障材料222的厚度T

第二屏障材料222的厚度T

继续参考图2D和图2E，在开口215中形成第二屏障材料222之后，可以在开口215内邻近第二屏障材料222形成第三屏障材料224。

第三屏障材料224可以包含上文参考第三屏障材料114所描述的材料中的一或多种材料。在一些实施例中，第三屏障材料224包括第二屏障材料222的氮化物。在一些实施例中，第三屏障材料224包括氮化钛。

第三屏障材料224可以通过ALD、CVD、PVD、LPCVD或PECVD中的一或多种形成。在一些实施例中，第三屏障材料224通过使用包括氮化钛的靶材进行的溅射形成。

继续参考图2E，第三屏障材料224可以表现出与第二屏障材料222的非均匀厚度T

第三屏障材料224的厚度T

如已经参考图1B所讨论的，第二屏障材料122和第三屏障材料124的不连续性可能导致拐角130附近的空隙132，并且可能增加第一导电材料114与旨在和第一导电材料114电连通的其它导电材料之间的电阻。然而，如本文所讨论的，本公开可以防止形成此类空隙132。

参考图2F，在形成第三屏障材料224之后，可以在开口215(图2D)内形成第二导电材料226，以形成与互连结构210的导电材料214电连通的导电触点220。

导电触点220在本文中还可以称为“导电插塞”。导电触点220可以包含第二屏障材料222、第三屏障材料224和第二导电材料226。第二导电材料226可以通过电沉积、ALD、CVD、PVD、LPCVD或PECVD中的一或多种形成。在一些实施例中，第二导电材料226通过电沉积形成。

第二导电材料226可以包含上文参考第二导电材料126所描述的导电材料中的一或多种导电材料。在一些实施例中，第二导电材料226包括钨。

在形成第二导电材料226之后，可以去除第二导电材料226、第三屏障材料224和第二屏障材料222的位于微电子装置200的(位于开口215(图2D)外部的)表面之上的部分，以暴露第二介电材料208的一部分。在一些实施例中，微电子装置200可以暴露于CMP工艺，以去除第二导电材料226、第三屏障材料224和第二屏障材料222的定位于开口外部的部分。

参考图2G，在对微电子装置200执行CMP之后，可以将微电子装置200暴露于退火条件，以沿第一导电材料214与第二导电材料226之间的界面228分离晶种材料216(图2F)的锰中的至少一些锰。晶种材料216的锰可以基本上与晶种材料216的铜分离，并且可以沿第一导电材料214与第二导电材料226之间的界面228累积。在一些实施例中，对微电子装置200进行退火可以使晶种材料216的锰颗粒240分离到第一导电材料214中。晶种材料216的铜可以与第一导电材料214混合。在一些此类实施例中，晶种材料216的铜与第一导电材料214的铜可以是不可区分的。

将微电子装置200暴露于退火条件可以包含将微电子装置200暴露于约350℃到约500℃，如约350℃到约375℃、约375℃到约400℃、约400℃到约425℃、约425℃到约450℃、约450℃到约475℃或约475℃到约500℃的范围内的温度。在一些实施例中，将微电子装置暴露于约400℃到约480℃的范围内的温度。在一些实施例中，将微电子装置200暴露于约420℃的温度。

可以将微电子装置200暴露于所述温度，持续约30分钟到约120分钟，如约30分钟到约60分钟、约60分钟到约90分钟或约90分钟到约120分钟的范围内的时间。在一些实施例中，将微电子装置200暴露于退火条件，持续约60分钟。

将微电子装置200暴露于退火条件可以包含将微电子装置200暴露于氢气气氛。例如，可以在包括氢气(H

在微电子装置200暴露于退火条件期间，晶种材料216(图2F)的锰颗粒240可以分离到第一导电材料214中，并且晶种材料216可以散布在第一导电材料214内。锰颗粒240可以以单独颗粒或颗粒聚集体的形式分离(或分散)在第一导电材料214内。在一些实施例中，第一导电材料214可以在接近第二屏障材料222与第一导电材料214之间的界面228的位置处表现出较大原子百分比的锰颗粒240。在一些实施例中，第一导电材料214在第二屏障材料222、第一导电材料214与邻近第一导电材料214和第一介电材料204的材料(例如，盖材料206)之间的交叉点处包含较大原子百分比的锰。

图2H是展示了图2G的框H的简化横截面视图。在一些实施例中，锰颗粒240可以在拐角230周围分离到第一导电材料214中。锰颗粒240的此类分离可以补偿第二导电材料226与第一导电材料214之间的第二屏障材料222和第三屏障材料224的不连续性，以减少或防止在微电子装置200中形成空隙。

因此，锰颗粒240可以促进可靠的导电互连件的形成，而在所述导电互连件的导电材料之间没有不连续性。例如，锰颗粒240可以分离并聚集到第一导电材料214的可能形成空隙(例如，空隙1 32(图1B))的部分中，从而减少第一导电材料214与第二导电材料226之间的不连续部分和电连接。第一导电材料214内在拐角230处的锰原子百分比可以大于第一导电材料214的其它部分处的锰原子百分比。在一些实施例中，第一导电材料214内在拐角230处的锰原子百分比可以大于沿第一导电材料214与第二屏障材料222之间的界面228的其它部分(图2G)的锰原子百分比。另外，第一导电材料214中接近界面228的锰原子百分比可以大于第一导电材料214的其它部分处的锰原子百分比。例如，第一导电材料214内的锰原子百分比可以随着与第一介电材料204的距离增加而降低。另外，第一导电材料214内的锰原子百分比可以随着与基底材料202和导电触点220的距离增加而降低。第一导电材料214中在第一导电材料214的中心部分处的锰原子百分比可以低于第一导电材料的其它部分处的锰原子百分比。

可以选择晶种材料216(图2F)中的锰原子百分比，以促进空隙132(图1B)的基本上消除，同时使互连结构210与导电触点220之间具有足够的电导率。因此，可以将晶种材料216中的锰原子百分比选择为大于约0.50原子百分比，以减少或防止第一导电材料214中的空隙。可以选择第一屏障材料212的厚度T

参考图2I，可以形成与导电触点220电连通的另一互连结构250。例如，可以在第二介电材料208和导电触点220之上形成第三介电材料242。第三介电材料242可以包含电绝缘材料，如上文参考第一介电材料204或第二介电材料208所描述的材料中的一或多种材料。在一些实施例中，第三介电材料242包括二氧化硅。

可以在第三介电材料242中邻近导电材料226形成开口。例如，开口可以形成为至少暴露第二导电材料226。开口的宽度(在图2I的左右方向上)可以大于导电触点220的宽度W

在第三介电材料242中形成开口之后，可以在开口中形成第三导电材料244，并且第三导电材料与第二导电材料226电连通。第三导电材料244可以包括导电材料。在一个实施例中，第三导电材料244包括铝。

因此，在一些实施例中，一种微电子装置包括：第一导电材料，所述第一导电材料包括铜；导电插塞，所述导电插塞包括钨，所述导电插塞与所述第一导电材料电连通；以及锰颗粒，所述锰颗粒沿所述第一导电材料与所述导电插塞之间的界面分散。

因此，在一些实施例中，一种电子装置包括：铜互连件；钨插塞，所述钨插塞与所述铜互连件的一部分直接接触；以及锰颗粒，所述锰颗粒在所述铜互连件的所述部分周围分离在所述铜互连件中。

此外，在一些实施例中，一种形成微电子装置的方法包括：在第一介电材料中形成开口；在所述第一介电材料中的所述开口内形成第一屏障材料；在所述第一屏障材料上形成包括铜和锰的晶种材料；在所述晶种材料上形成第一导电材料；在所述第一介电材料和所述第一导电材料上形成第二介电材料；在所述第二介电材料中形成另外的开口；在所述第二介电材料中的所述另外的开口内形成第二屏障材料；在所述第二屏障材料上形成第二导电材料；以及使所述晶种材料的所述锰中的至少一些锰分离到接近所述第一导电材料与所述第二屏障材料之间的界面的位置。

本公开的电子系统可以包含根据本公开的实施例的微电子装置(例如，图2I所描绘的微电子装置200)。例如，图3是根据本公开的实施例的电子系统303的框图。电子系统303可以包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、支持Wi-Fi或蜂窝的平板计算机(例如，

电子系统303可以进一步包含至少一个电子信号处理器装置307(通常称为“微处理器”)。电子信号处理器装置307可以任选地包含本文先前所描述的微电子装置(例如，微电子装置200)的实施例。虽然在图3中将存储器装置305和电子信号处理器装置307描绘为两(2)个单独的装置，但是在另外的实施例中，电子系统303中包含具有存储器装置305和电子信号处理器装置307的功能的单个(例如，仅一个)存储器/处理器装置。在此类实施例中，存储器/处理器装置可以包含本文先前所描述的微电子装置结构和微电子装置(例如，微电子装置200)中的一或多个。

电子系统303可以进一步包含用于由用户将信息输入到电子系统303中的一或多个输入装置309，例如鼠标或其它指点装置、键盘、触摸板、按钮或控制面板。电子系统303可以进一步包含用于向用户输出信息(例如，视觉输出或音频输出)的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置309和输出装置311可以包括单个触摸屏装置，所述触摸屏装置既可以用于向电子系统303输入信息，也可以用于向用户输出视觉信息。输入装置309和输出装置311可以与存储器装置305和电子信号处理器装置307中的一或多个进行电通信。

图4描绘了根据本公开的另外的实施例的电子系统400(例如，基于处理器的系统)。电子系统400可以包含根据本公开的实施例制造的各种微电子装置(例如，微电子装置200)。电子系统400可以为如计算机、寻呼机、蜂窝电话、个人备忘记事本、控制电路或其它电子装置等多种类型中的任何类型。电子系统400可以包含如微处理器等用于控制电子系统400中的系统功能和请求的处理的一或多个处理器402。基于处理器的系统400的处理器402和其它子组件可以包含根据本公开的实施例制造的微电子装置(例如，先前参考图2I所描述的微电子装置200)。

电子系统400可以包含与处理器402可操作连通的电源404。例如，如果电子系统400为便携式系统，则电源404可以包含燃料电池单元、电力采集装置、永久性电池、可更换电池和可充电电池中的一或多个。电源404还可以包含AC适配器；因此，电子系统400可以插入到例如壁式插座中。电源404还可以包含DC适配器，使得电子系统400可以插入到例如车辆点烟器或车辆电源端口中。

根据电子系统400执行的功能，可以将各种其它装置耦接到处理器402。例如，可以将用户接口406耦接到处理器402。用户接口406可以包含输入装置，如按钮、开关、键盘、光笔、鼠标、数字转换器和触笔、触摸屏、语音识别系统、麦克风或其组合。还可以将显示器408耦接到处理器402。显示器408可以包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，还可以将RF子系统/基带处理器410耦接到处理器402。RF子系统/基带处理器410可以包含耦接到RF接收器和RF发射器(未示出)的天线。还可以将通信端口412或一个以上的通信端口412耦接到处理器402。通信端口412可以适于耦接到一或多个外围装置414，例如，调制解调器、打印机、计算机、扫描仪或相机，或耦接到网络，如局域网、远程局域网、内联网或互联网。

处理器402可以通过实施存储于存储器中的软件程序来控制电子系统400。软件程序可以包含例如操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦接到处理器402，以存储各种程序和促进各种程序的执行。例如，处理器402可以耦接到系统存储器416，所述系统存储器可以包含以下中的一或多个：自旋扭矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器和其它已知存储器类型。系统存储器416可以包含易失性存储器、非易失性存储器或其组合。系统存储器416通常很大，使得其可以存储动态加载的应用和数据。在一些实施例中，系统存储器416可以包含微电子装置，如上文所描述的微电子装置(例如，先前参考图2I所描述的微电子装置200)或其组合。

处理器402还可以耦接到非易失性存储器418，这并不表明系统存储器416必然是易失性的。非易失性存储器418可以包含以下中的一或多个：STT-MRAM、MRAM、如EPROM、电阻式只读存储器(RROM)等只读存储器(ROM)和要与系统存储器416结合使用的闪速存储器。非易失性存储器418的大小通常被选择为刚好足够大以存储任何必需的操作系统、应用程序和固定数据。另外，非易失性存储器418可以包含高容量存储器，如磁盘驱动存储器，例如，包含电阻式存储器或其它类型的非易失性固态存储器的混合驱动。非易失性存储器418可以包含微电子装置，如上文所描述的微电子装置(例如，先前参考图2I所描述的微电子装置200)或其组合。

因此，在至少一些实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，所述处理器装置可操作地耦接到所述输入装置和所述输出装置；以及存储器装置，所述存储器装置可操作地耦接到所述处理器装置。所述存储器装置包括：第一导电材料，所述第一导电材料位于第一介电材料内；第二导电材料，所述第二导电材料邻近所述第一导电材料并且位于邻近所述第一导电材料的第二介电材料内；至少第一屏障材料，所述至少第一屏障材料位于所述第一导电材料与所述第二导电材料之间；以及锰颗粒，所述锰颗粒位于所述第一导电材料内并且邻近所述第一屏障材料。

下文描述了本公开的另外的非限制性示例实施例。

实施例1：一种微电子装置，其包括：第一导电材料，所述第一导电材料包括铜；导电插塞，所述导电插塞包括钨，所述导电插塞与所述第一导电材料电连通；以及锰颗粒，所述锰颗粒沿所述第一导电材料与所述导电插塞之间的界面分散。

实施例2：根据实施例1所述的微电子装置，其中所述导电插塞进一步包括所述钨与所述第一导电材料之间的屏障材料。

实施例3：根据实施例2所述的微电子装置，其中所述第一导电材料的接近所述屏障材料的拐角的部分相比所述第一导电材料的其它部分表现出相对较大量的锰。

实施例4：根据实施例2或实施例3所述的微电子装置，其中所述屏障材料是不连续的。

实施例5：根据实施例1到4中任一实施例所述的微电子装置，其进一步包括贯穿所述第一导电材料分散的另外的锰颗粒。

实施例6：根据实施例1到5中任一实施例所述的微电子装置，其进一步包括互连结构，所述互连结构包括铝，所述互连结构与所述导电插塞接触，所述导电插塞将所述第一导电材料电连接到所述互连结构。

实施例7：根据实施例1到6中任一实施例所述的微电子装置，其中所述第一导电材料表现出所述锰颗粒的梯度，相比远离所述导电插塞的位置，所述第一导电材料在所述导电插塞附近具有相对较大量的锰。

实施例8：一种电子系统，其包括：输入装置；输出装置；处理器装置，所述处理器装置可操作地耦接到所述输入装置和所述输出装置；以及存储器装置，所述存储器装置可操作地耦接到所述处理器装置并且包括：第一导电材料，所述第一导电材料位于第一介电材料内；第二导电材料，所述第二导电材料邻近所述第一导电材料并且位于邻近所述第一导电材料的第二介电材料内；至少第一屏障材料，所述至少第一屏障材料位于所述第一导电材料与所述第二导电材料之间；以及锰颗粒，所述锰颗粒位于所述第一导电材料内并且邻近所述第一屏障材料。

实施例9：根据实施例8所述的电子系统，其中所述第一导电材料的邻近所述第一屏障材料的部分相比所述第一导电材料的其它部分包含相对较大量的锰。

实施例10：根据实施例8或实施例9所述的电子系统，其中所述第一导电材料包括铜。

实施例11：根据实施例8到10中任一实施例所述的电子系统，其进一步包括所述第一介电材料与所述第二介电材料之间的盖材料，所述锰颗粒中的至少一些锰颗粒邻近所述盖材料。

实施例12：根据实施例11所述的电子系统，其中所述盖材料包括第一氮化硅部分与第二氮化硅部分之间的碳氮化硅。

实施例13：根据实施例8到12中任一实施例所述的电子系统，其中所述第二导电材料包括钨。

实施例14：根据实施例8到13中任一实施例所述的电子系统，其中所述第一屏障材料包括钛。

实施例15：根据实施例8到14中任一实施例所述的电子系统，其进一步包括所述第一屏障材料与所述第二导电材料之间的第二屏障材料。

实施例16：根据实施例15所述的电子系统，其中所述第二屏障材料包括氮化钛。

实施例17：根据实施例8到16中任一实施例所述的电子系统，其中所述第二导电材料包括钨，并且所述第一导电材料包括铜。

实施例18：一种电子装置，其包括：铜互连件；钨插塞，所述钨插塞与所述铜互连件的一部分直接接触；以及锰颗粒，所述锰颗粒在所述铜互连件的所述部分周围分离在所述铜互连件中。

实施例19：根据实施例18所述的电子装置，其中所述钨插塞包括钨材料和屏障材料，所述屏障材料介于所述钨材料与所述铜互连件之间。

实施例20：根据实施例19所述的电子装置，其中所述屏障材料包括拐角部分，并且所述锰颗粒在所述屏障材料的所述拐角部分处聚集在所述铜互连件中。

实施例21：根据实施例18到20中任一实施例所述的电子装置，其进一步包括另外的锰颗粒，所述另外的锰颗粒以散布的方式分离在所述铜互连件中。

实施例22：根据实施例19到21中任一实施例所述的电子装置，其进一步包括铝互连件，所述铝互连件与所述钨插塞接触，其中所述铝互连件和所述铜互连件通过所述钨插塞彼此耦接。

实施例23：一种形成微电子装置的方法，所述方法包括：在第一介电材料中形成开口；在所述第一介电材料中的开口内形成第一屏障材料；在所述第一屏障材料上形成包括铜和锰的晶种材料；在所述晶种材料上形成第一导电材料；在所述第一介电材料和所述第一导电材料上形成第二介电材料；在所述第二介电材料中形成另外的开口；在所述第二介电材料中的所述另外的开口内形成第二屏障材料；在所述第二屏障材料上形成第二导电材料；以及使所述晶种材料的所述锰中的至少一些锰分离到接近所述第一导电材料与所述第二屏障材料之间的界面的位置。

实施例24：根据实施例23所述的方法，其中分离所述晶种材料的所述锰中的至少一些锰包括在氢气气氛中将所述晶种材料加热到约400℃到约480℃的范围内的温度。

实施例25：根据实施例23或实施例24所述的方法，其中使所述晶种材料的所述锰中的至少一些锰分离到接近所述第一导电材料与所述第二屏障材料之间的界面的位置包括将所述第一导电材料的接近所述第一导电材料与所述第二屏障材料之间的所述界面的部分形成为相比所述第一导电材料的其它部分具有相对较大量的锰。

实施例26：根据实施例23到25中任一实施例所述的方法，其中形成包括铜和锰的晶种材料包括将所述晶种材料形成为包括约0.50原子百分比的锰到约1.50原子百分比的锰。

实施例27：根据实施例23到25中任一实施例所述的方法，其中形成包括铜和锰的晶种材料包括将所述晶种材料形成为包括大于约0.50原子百分比的锰。

实施例28：根据实施例23到27中任一实施例所述的方法，其进一步包括将所述第一导电材料选择为包括铜。

实施例29：根据实施例23到28中任一实施例所述的方法，其进一步包括将所述第二导电材料选择为包括钨。

虽然已经结合附图描述了某些说明性实施例，但是本领域的普通技术人员应认识到并且理解，本公开所涵盖的实施例不限于本文明确示出和描述的那些实施例。相反，在不脱离本公开所涵盖的实施例(如在下文中要求保护的实施例)的范围的情况下，可以对本文所描述的实施例进行许多添加、删除和修改，包含法律等效物。此外，来自一个所公开实施例的特征可以与另一个所公开实施例的特征组合，同时仍然涵盖在本公开的范围内。