针对小占空比DC-DC转换器的双时钟架构

技术领域

本申请涉及DC-DC转换器的领域，并且特别地涉及利用双时钟架构来增强在低占空比的操作的DC-DC转换器。

背景技术

DC-DC转换器(诸如，升压转换器)通常被用在各种操作中以生成所需的轨电压。已知的样本DC-DC转换器是图1A中所示的升压转换器10，并且其包括被耦合在输入电压源11与二极管D1的阳极之间的电感器，其中二极管D1的阴极耦合到负载12。开关S耦合在电感器与二极管D1的阳极之间，并且选择性地(在控制电路装置13的控制下)将电感器耦合到地。

在操作中，控制电路装置13生成脉冲宽度调制(PWM)控制信号PWM_CTRL以用于驱动开关S的致动/去激活，并且所得的脉冲宽度调制周期从时钟信号CLK的下降沿延伸到下降沿(在图1B中示出了其时序)。特别地，在时钟信号CLK的下降沿上，在其期间开关S被致动的脉冲宽度调制周期的“接通”时段开始并且持续时间Ton，并且在“接通”时段结束时，在其期间开关S被去激活的脉冲宽度调制周期的“关断”时段开始，并且持续时间Toff，其中时间Toff在时钟信号CLK的下一个下降沿处结束。

在Ton的开始处，开关S闭合，并且电流从Vsupply流动通过电感器L到地，结果是电感器L以磁场的形式存储能量。当Ton结束并且Toff开始时，开关S断开，将电感器L的右侧端子与地断开连接。结果是，存储在电感器L中的能量开始以如下形式放电，电流流动到二极管D1中，形成跨负载12的电压Vload(并且如果负载12是电容性的，则对负载电容器充电)。由于以电流的形式从电感器L放出的能量，流动到负载中的电流比单独来自输入电压源11而将流动到负载中的电流大，并且因此Vload比其他方式下的Vload大(并且，因此“被升压”)。控制电路13感测Vload，将Vload与基准进行比较，并且基于它们之间的差异来改变PWM_CTRL的占空比(例如，改变Ton相对于Toff的长度)，以便将Vload驱动成等于基准。

在其中使用DC-DC转换器的某些应用中，诸如在给基于有机发光二极管(OLED)的显示面板供电时，期望的是PWM_CTRL的占空比低。然而，如可以在图1B中所看到的，在接通时段Ton的开始处，Iramp正在振铃(ringing)并且不平稳。因此，在Ton期间进行的测量可能不正确，因为控制电路装置13中的组件的输出(诸如Iramp)尚未稳定(settle)。由于Ton随着PWM占空比的减小而减小，因此存在施加在Ton上的最小长度要求，以便一旦控制电路装置13中的组件的输出(诸如，Iramp)已稳定，就可以进行测量。否则，测量可能是不准确的，导致错误地生成PWM_CTRL并且没有正确地形成PWM占空比，并且DC-DC转换器10的性能也不是如所期望的。

解决该缺点的一个已知方式是代替地使用如下DC-DC转换器，该DC-DC转换器利用脉冲频率调制(PFM)来代替PWM，其中所期望的占空比通过频率调制(即，通过调制时钟信号的频率)来达到。然而，对于其中固定频率DC-DC转换器被期望的低占空比应用，基于PFM的DC-DC转换器显然不适合。

解决该缺点的另一个方式是使用利用脉冲跳过(pulse skipping)模式的DC-DC转换器。在该操作中，PWM_CTRL中的一个或多个脉冲将被抑制(即，被跳过)。然而，这对于在一些应用(诸如OLED显示器)中的使用不是特别有用，因为脉冲跳过会引入噪声，该噪声在一些显示器中表现为可见的闪烁。

因此，需要进一步开发基于PWM的DC-DC转换器。

发明内容

本文公开的一个要求保护的方面是一种DC-DC转换器，其将输入电压升压至输出电压。该DC-DC转换器包括：时钟生成电路装置，生成彼此异相的第一时钟信号和第二时钟信号；控制信号生成器，基于误差电压与求和电压的比较，在第二时钟信号的边沿处生成开关控制信号；以及升压电路装置。被配置成在接通阶段期间对能量存储组件充电，并且在关断阶段期间对能量存储组件放电，以由此生成输出电压。接通阶段和关断阶段根据开关控制信号被设置。求和电压电路装置被配置成：生成斜坡电压；以及在第二时钟信号的边沿处生成求和电压，该求和电压表示斜坡电压与表示电流信号的电压的和，该电流信号携带关于如下的信息：在接通阶段期间在能量存储组件中流动的存储组件电流。

本文公开的另一个要求保护的方面是一种DC-DC转换器，其将在输入处的输入电压升压至在输出处的输出电压。该DC-DC转换器包括：能量存储组件，被耦合在输入电压与中间节点之间；以及控制信号生成器，基于误差电压与求和电压的比较，提供开关控制信号。求和电压根据斜坡电压和表示电流信号的电压而变化，该电流信号携带关于如下的信息：在接通阶段期间在能量存储组件中流动的存储组件电流。误差电压表示期望操作点与输出电压之间的差异。升压电路装置被配置成在接通阶段期间对能量存储组件充电，并且在关断阶段期间对能量存储组件放电，以由此生成输出电压。接通阶段和关断阶段根据开关控制信号被设置。求和电压电路装置被配置成生成求和电压。

求和电压电路装置包括斜坡电压生成器，斜坡电压生成器被配置成：响应于第一时钟信号的下降沿而使斜坡电压上升，并且响应于第一时钟信号的上升沿而使斜坡电压下降。求和电压电路装置还包括第一电压到电流转换器电路，被配置成将斜坡电压转换成斜坡电流。求和电压电路装置还包括第二电压到电流转换器电路，第二电压到电流转换器电路被配置成：响应于第二时钟信号的下降沿而将在中间节点处的电压转换成电流信号，该电流信号携带关于存储组件电流的信息，第二时钟信号与第一时钟信号异相。求和电压电路装置还包括分支或元件，该分支或元件被配置成：基于斜坡电流、以及携带关于存储组件电流的信息的电流信号的和，生成求和电压。由斜坡电压生成器响应于第一时钟信号的下降沿而使斜坡电压上升导致斜坡电流在第二时钟信号的下降沿之前稳定。

附图说明

图1A是已知的升压转换器的示意图。

图1B是示出图1A的升压转换器的开关循环周期，并且示出在控制电路装置中生成的所得的斜坡电流值的图。

图2是示出针对本文所公开的DC-DC转换器的时钟电压和所得的斜坡电流值的图。

图3是本文所公开的DC-DC转换器的示意框图，其利用图2的双时钟来增强低占空比操作。

图4是图3的斜坡生成器和峰值电流感测电路的示意图。

具体实施方式

以下公开内容使本领域技术人员能够制造和使用本文公开的主题。在不脱离本公开的精神和范围的情况下，本文描述的一般原理可以应用于除上面详细描述的实施例和应用之外的实施例和应用。本公开不旨在限于所示出的实施例，而是应当被赋予与本文公开或建议的原理和特征一致的最宽范围。

如将在本文中详细描述的，参考图2，本公开教导了专用设置时间帧Tset的生成和利用，在该专用设置时间帧Tset期间，用于经PWM控制的DC-DC转换器的控制电路装置中的组件稳定，使得在低占空比PWM操作所包含的短接通时段(Ton)期间，正确的测量可以进行。如将在下面描述的，这是通过使用两个时钟信号CLK1和CLK2来实现的，时钟信号CLK1和CLK2具有相同的频率和占空比，但通过时间段Tact而异相(示意性地，其中CLK2的上升沿与CLK1的下降沿同时发生(coincide))。然而，在一些情况下，CLK1和CLK2可以具有相同的频率，但具有不同的占空比。

特别地，CLK1将用于将控制电路装置中的组件接通和/或复位，使得在CLK2期间，控制电路装置中的组件可以被设置好，并且准备好在下一个PWM周期的接通时间段Ton期间操作。因此，在当Ton开始时的CLK2的下降沿处，控制电路装置中的组件将不会显现出非线性或其他不期望的行为。因此，无论Ton的持续时间如何，测量都可以准确地进行，并且DC-DC转换器可以被正确地控制。

首先将参考图3来描述实施该控制方案的DC-DC转换器100的结构，然后将参考图4描述DC-DC转换器100的斜坡生成器和峰值电流感测电路105的结构，并且然后将描述DC-DC转换器100以及斜坡生成器和峰值电流感测电路105的操作。

现在转到图3，DC-DC转换器100包括时钟生成器101，其生成第一时钟信号和第二时钟信号CLK1、CLK2。第一时钟信号CLK1和第二时钟信号CLK2在图2中被示出并且在上面被描述，并且在频率和占空比上相同，但通过Tact异相(out of phase)。数字控制器102接收第一时钟信号和第二时钟信号CLK1、CLK2，并且数字控制器102根据这些时钟信号以及COMP_PWM信号(下面描述)一起，生成高侧接通信号HS_ON和低侧接通信号LS_ON，以用于传递到驱动器103。LS_ON的脉冲宽度与HS_ON以及LS_ON的脉冲宽度的和的比率设置用于DC-DC转换器100的PWM占空比，其中LS_ON设置接通时段Ton，并且HS_ON设置关断时段Toff。

电感器L1耦合在输入电压生成器104与节点N1之间。n沟道晶体管T1具有耦合到节点N1的漏极、耦合到地的源极，以及由驱动器103控制(响应于LS_ON信号)的栅极。p沟道晶体管T2具有耦合到负载电容器Cload的源极、耦合到节点N1的漏极，以及由驱动器103控制(响应于HS_ON信号)的栅极。负载电容器Cload耦合在p沟道晶体管T2的源极与地之间。输出电压Vout根据由p沟道晶体管T2向负载电容器Cload提供电流而产生。

斜坡生成器和峰值电流感测电路105基于第一时钟信号和第二时钟信号CLK1、CLK2进行操作，斜坡生成器和峰值电流感测电路105具有一输入，该输入耦合到n沟道晶体管T1的漏极以感测n沟道晶体管T1的漏极至源极电压，并且斜坡生成器和峰值电流感测电路105将n沟道晶体管T1的漏极至源极电压与斜坡电压Vramp求和以产生输出Vsum。

误差放大器107具有耦合到基准电压Vref的非反相输入、以及反相输入，并且在其输出处生成误差电压Verr，反相输入耦合到反馈分压器106以接收缩放的反馈电压Vfb，缩放的反馈电压Vfb表示输出电压Vout，误差电压Verr表示反馈电压Vfb与误差电压Verr之间的差异。比较器108具有被耦合以接收误差电压Verr的非反相输入、被耦合以接收来自斜坡生成器和峰值电流感测电路105的电压Vsum的反相输入，并且比较器108基于Verr与Vsum的比较来生成COMP_PWM信号，其中COMP_PWM控制DC-DC转换器100的PWM占空比。

现在转到图4，斜坡生成器和峰值电流感测电路105包括斜坡生成器200，斜坡生成器200基于第一时钟信号CLK1操作，生成电压斜坡Vramp。特别地，斜坡生成器200包括电容器C1，电容器C1通过开关SW2耦合到电流源199以接收电流I，并且通过开关SW2耦合到偏置电压Voffset，偏置电压Voffset低于供电电压Vcc但高于地。开关SW2由第一时钟信号CLK1控制。

电容器C1耦合在运算放大器201的非反相端子与地之间。n沟道晶体管T3具有与电流镜202的输入耦合的漏极、耦合到节点N2的源极、以及与缓冲器201的输出耦合的栅极。电阻器R1耦合在节点N2与地之间。因此，运算放大器201、n沟道晶体管T3和电阻器R1形成电压到电流转换器。

电流镜202具有与n沟道晶体管T3的漏极耦合的输入，并且具有与节点N3耦合的输出。电流镜202包括p沟道晶体管T4，p沟道晶体管T4具有耦合到供电电压Vcc的源极、与n沟道晶体管T3的漏极耦合的漏极、以及与p沟道晶体管T4的漏极耦合且与p沟道晶体管T5的栅极耦合的栅极。p沟道晶体管T5具有耦合到供电电压Vcc的源极、耦合到节点N3的漏极、以及与p沟道晶体管T4的栅极耦合的栅极。

运算放大器204具有非反相端子，其经由开关SW1选择性地耦合到节点N1，并且开关SW1由CLK2信号的下降沿被致动并且在Ton的结束处被释放。n沟道晶体管T8具有与电流镜203的输入耦合的漏极、耦合到节点N4的源极、以及与运算放大器204的输出耦合的栅极。电阻器R3耦合在节点N4与地之间。因此，运算放大器204、n沟道晶体管T8和电阻器R3形成电压到电流转换器。

电流镜203具有与n沟道晶体管T8的漏极耦合的输入，并且具有耦合到节点N3的输出。电流镜203包括p沟道晶体管T7，p沟道晶体管T7具有耦合到供电电压Vcc的源极、与n沟道晶体管T8的漏极耦合的漏极、以及与p沟道晶体管T7的漏极耦合且与p沟道晶体管T6的栅极耦合的栅极。p沟道晶体管T6具有耦合到供电电压Vcc的源极、耦合到节点N3的漏极、以及与p沟道晶体管T7的栅极耦合的栅极。电阻器R2耦合在节点N3与地之间，并且电压Vsum在节点N3处由Iramp和Icoil之和产生。

现在将描述DC-DC转换器100的操作。在Ton的开始处(参见图2)，LS_ON由数字控制器102断言，导致驱动器103接通n沟道晶体管T1，使电流I1从Vin通过n沟道晶体管T1向地流动，通过电感器L1，从而将能量存储在电感器L1中。在Ton的结束和Toff的开始处，HS_ON由数字控制器102断言(assert)，并且LS_ON由数字控制器102解除断言(deassert)，导致驱动器103关断n沟道晶体管T1，并且接通p沟道晶体管T2。由于电感器L1现在与地断开连接，因此电感器L1开始以电流的形式，通过p沟道晶体管T2将能量放到负载电容器Cload中，从而与单独从输入电压源104提供电流的情况相比，增加了Vout的幅度。

现在描述由数字控制器102生成HS_ON和LS_ON。斜坡生成器105生成电压Vsum，电压Vsum表示斜坡电压Vramp与在N1处的电压的和。如将在下面详细解释的，与单个时钟信号相反，由于时钟信号CLK1和CLK2的使用，所以Vsum是准确的并且在Ton的开始处稳定，从而消除现有技术在低占空比时所面临的问题。

作为反馈电压Vfb(表示Vout)与基准电压Vref的比较的结果，误差放大器107生成误差电压Verr。比较器108将误差电压Verr与Vsum进行比较，并且作为该比较的结果而生成PWM控制电压COMP_PWM。数字控制器102根据PWM控制电压COMP_PWM生成HS_ON和LS_ON信号，基于该HS_ON和LS_ON信号，驱动器103控制晶体管T1和T2的操作(并且因此设置电压Vout)。

现在描述Vsum的生成。现在参考如图4中所示的斜坡生成器和峰值电流感测电路105的操作，斜坡生成器200使用第一时钟信号CLK1来生成电压斜坡Vramp。特别地，当第一时钟信号CLK1为低时，开关SW2耦合到电流源199，使得电容器C1充电，从而生成斜坡电压Vramp。Vramp的最小电压是Voffset，并且Vramp的最大电压取决于第一时钟信号CLK1为低的时间的长度。

由于运算放大器201与n沟道晶体管T3和电阻器R1在闭合环路中，因此运算放大器201调制其到n沟道晶体管T3的栅极的输出，以迫使跨R1的电压等于Vramp，从而从电流镜202的输入拉取(draw)斜坡电流Iramp，斜坡电流Iramp与电压斜坡Vramp成比例。斜坡电流Iramp通过电流镜202而镜像到节点N3。

如在图2中可以看出，在第一时钟信号CLK1的第一下降沿处，Iramp开始上升(因为当电容器C1由电流I充电时，Vramp开始上升)。注意的是，处于电压到电流配置的运算放大器201具有受限的带宽，并且因此Iramp具有稳定时间(settling time)，并且在一些条件中，可以直到CLK2的下降沿而稳定，CLK2的下降沿表示Tset的结束。因此，在CLK2的该下降沿处，运算放大器201已经恰当地稳定并且正确地跟踪Vramp。

还可以看出，在CLK1的下一个上升沿处，开关SW2将电容器C1耦合到偏置电压Voffset，这使得电容器C1向偏置电压Voffset放电，其中结果是Vramp放电到偏置电压Voffset，并且斜坡电流Iramp相应地下降。

如所陈述的，在CLK2的第一个下降沿处，Iramp已经稳定。因此Iramp准备好以用于准确处理。因此，在CLK2的第一下降沿处，开关SW1闭合，将在节点N1处的电压(表示n沟道晶体管T1的漏极电流I1)耦合到运算放大器204的非反相端子。运算放大器204与n沟道晶体管T8和电阻器R3在闭合环路中，并且因此通过调制n沟道晶体管T8的栅极电压，而迫使跨R3的电压等于在N1处的电压，从而将在N1处的电压(该电压是n沟道晶体管T1的漏极至源极电压)转换成电流Icoil。电流Icoil通过电流镜203而镜像到节点N3，在节点N3处电流Icoil与Iramp求和，并且所得的电压Vsum跨电阻器R2而被读取。Vsum由于如下而可以在接通时间Ton的开始处开始准确并且适当地生成：由于开关SW2由第一时钟信号CLK1控制，但开关SW1由第二时钟信号CLK2的下降沿致动，并且在Ton结尾时被释放。

如果开关SW1和SW2由相同的时钟信号(例如，如图1B中所示的CLK)控制，则在Ton的开始处，Vsum因为Iramp将不能稳定而是不准确的。然而，由于开关SW2由第一时钟信号CLK1控制，但开关SW1由第二时钟信号CLK2的下降沿致动、且在Ton结尾时被释放，所以Ton可以具有任何持续时间，并且因此，相对于其中如果Ton小于一定持续时间则Vsum(并且因此COMP_PWM)将不准确的现有技术的PWM设计，DC-DC转换器100的低占空比操作能够被改进。

尽管已经针对有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，不脱离如本文公开的本公开的范围的其他实施例可以被预期。因此，本公开的范围应当仅由所附权利要求限制。