驱动背板及其制备方法、显示面板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种驱动背板及其制备方法、显示面板、显示装置。

背景技术

目前市场对的高帧频显示面板的需求较大，自发光型显示器件具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高等优点，而成为当下显示产品追求采用的热点。

发明内容

本公开的实施例提供一种驱动背板及其制备方法、显示面板、显示装置，可提升显示效果。

为达到上述目的，本公开的实施例采用如下技术方案：

一方面，提供一种驱动背板。所述驱动背板包括衬底、第一导电层、绝缘层和第二导电层。所述第一导电层设置于所述衬底上。所述绝缘层设置于所述第一导电层远离所述衬底的一侧。所述第二导电层设置于所述绝缘层远离所述衬底的一侧。所述第一导电层包括第一电极；所述第一电极包括：第一子电极和围绕所述第一子电极的第二子电极；所述第二子电极与所述第一子电极无间隙。所述第二导电层包括第二电极；所述第二电极在所述衬底上的正投影与所述第一子电极在所述衬底上的正投影重合。所述第一子电极和所述第二电极以及位于两者之间的绝缘层构成第一电容器。

在一些实施例中，所述第一电容器包含于所述驱动背板中的像素电路中。

在一些实施例中，所述第二电极上无开口。

在一些实施例中，所述第二电极在所述衬底上的正投影的边沿，与所述第一电极在所述衬底上的正投影的边沿之间的距离大于或等于1μm。

在一些实施例中，所述第二导电层还包括：第三电极。所述第三电极位于所述第二电极相对两侧。所述第三电极与所述第二电极连接，所述第三电极在所述衬底上的正投影位于所述第二子电极在所述衬底上的正投影的范围内，且所述第三电极中远离所述第二电极一侧的边沿与所述第二子电极的边沿齐平。所述第三电极和所述第二子电极中的与所述第三电极在所述衬底上的正投影重叠的部分以及位于两者之间的绝缘层构成第二电容器。所述第三电极的宽度小于所述第二电极的宽度。

在一些实施例中，位于所述第二电极相对两侧的第三电极的宽度相等。

在一些实施例中，所述第二电极的数量为多个。所述第二导电层还包括：连接引线。所述连接引线在所述衬底上的正投影与所述第二子电极无交叠。所述连接引线与相邻两个第三电极连接，且所述相邻两个第三电极分别连接相邻两个第二电极。所述连接引线的宽度等于所述第三电极的宽度。

在一些实施例中，所述驱动背板还包括第三导电层。所述第三导电层设置于所述第二导电层远离所述衬底的一侧。所述第三导电层包括第一导电图案。所述第一导电图案与所述第二子电极耦接。

在一些实施例中，所述第一导电图案在所述衬底上的正投影与所述第二电极在所述衬底上的正投影无交叠。

在一些实施例中，所述驱动背板还包括有源图案层。所述有源图案层设置于所述衬底上且靠近所述第一导电层的一侧。所述有源图案层包括半导体图案和导体化图案。所述第一导电图案还与所述有源图案层中的导体化图案耦接。

在一些实施例中，所述第一导电图案与所述第二子电极耦接的位置，相比于所述第一子电极，靠近所述第一导电图案与所述有源图案层耦接的位置。

在一些实施例中，所述第三导电层还包括电源电压线。所述电源电压线与所述第二电极耦接。所述第二导电层还包括第二导电图案。所述第二导电图案与所述电源电压线耦接。

在一些实施例中，所述第三导电层还包括数据线。所述第二导电图案在所述衬底上的正投影与所述数据线在所述衬底上的正投影有交叠。

在一些实施例中，在所述第二导电层包括连接引线的情况下，所述连接引线的延伸方向与所述电源电压线的延伸方向交叉。

另一方面，提供一种显示面板。所述显示面板包括：如上述任一实施例所述的驱动背板。

又一方面，提供一种显示装置。所述显示装置包括：如上述实施例所述的显示面板。

再一方面，提供一种驱动背板的制备方法。所述制备方法包括：在衬底上形成第一导电层，所述第一导电层包括第一电极；在所述第一导电层远离所述衬底的一侧形成绝缘层；在所述绝缘层远离所述衬底的一侧形成第二导电层，所述第二导电层包括第二电极。其中，所述第一电极包括第一子电极和第二子电极；所述第一子电极在所述衬底上的正投影与所述第二电极在所述衬底上的正投影重合；所述第二子电极围绕所述第一子电极，所述第一子电极和所述第二电极以及位于两者之间的绝缘层构成第一电容器。

在一些实施例中，形成所述第二电极包括：在所述第一导电层远离所述衬底的一侧形成导电薄膜；在所述导电薄膜上形成光刻胶层；采用掩膜板对所述光刻胶层进行曝光和显影，得到图案化的光刻胶层，所述图案化的光刻胶层覆盖所述导电薄膜中位于所述第一子电极所在区域的部分；采用蚀刻工艺，去除所述图案化的光刻胶层和所述导电薄膜中位于所述图案化的光刻胶层在所述衬底上的正投影以外的部分，得到无开口的第二电极。

因此，本公开的实施例提供一种驱动背板及其制备方法、显示面板、显示装置，驱动背板中的第一导电层包括第一电极，第一电极包括第一子电极和第二子电极，第二子电极围绕第一子电极，且第二子电极和第一子电极无间隙；驱动背板中的第二导电层包括第二电极，第二电极在衬底上的正投影与第一子电极在衬底上的正投影重合。第一子电极和第二电极以及位于两者之间的绝缘层构成第一电容器。在此情况下，在生产过程中，工艺发生波动，导致第二电极发生偏移，偏移后的第二电极的位置仍处于第一电极的范围内，使得第一电容器中两个电极的重叠面积不会发生变化，可以避免第一电容器的电容量偏差较大，保证了第一电容器的电容量的均一性，在应用于显示中时，可以提高显示效果，保证显示画质的均一性。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示装置的一种结构图；

图2为根据一些实施例的显示面板的一种结构图；

图3为根据一些实施例的像素电路的一种结构图；

图4为根据一些实施例的发光器件的一种结构图；

图5为根据一些实施例的第一电容器的一种偏移对比图；

图6为根据一些实施例的驱动背板的一种结构图；

图7为图6中的显示面板沿A-A’方向的剖视图；

图8为根据一些实施例的驱动背板的另一种结构图；

图9为根据一些实施例的第一电容器的另一种偏移对比图；

图10为根据一些实施例的不同第一电容器的电容量与第二电极的CD Margin的一种关系示意图；

图11为根据一些实施例的驱动背板的又一种结构图；

图12为根据一些实施例的第二导电层的一种结构图；

图13为根据一些实施例的第一导电层的一种结构图；

图14为根据一些实施例的有源图案层的一种结构图；

图15为根据一些实施例的驱动背板的又一种结构图；

图16为根据一些实施例的第三导电层的一种结构图；

图17为根据一些实施例的驱动背板的一种制备过程图；

图18为根据一些实施例的驱动背板的一种制备过程图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

本公开的实施例提供一种显示装置。示例性地，该显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，显示装置可以是多种电子装置中的一种，所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。本公开的实施例对上述显示装置的具体形式不做特殊限制。

在一些实施例中，如图1所示，显示装置300包括显示面板200。显示面板200具有显示区(Active Area，AA)和周边区S。其中，周边区S至少位于AA区外一侧。

其中，显示面板200包括设置于AA区中的多个子像素P。示例性地，多个子像素P可以呈阵列排布。例如，沿图1中X方向排列成一排的子像素称为同一像素，沿图1中Y方向排列成一排的子像素称为同一列像素。

示例性地，多个子像素包括第一颜色子像素、第二颜色子像素和第三颜色子像素；例如，第一颜色、第二颜色和第三颜色为三基色；例如，第一颜色、第二颜色和第三颜色分别为红色、绿色和蓝色；即，多个子像素包括红色子像素、绿色子像素和蓝色子像素。

示例性地，如图1所示，显示装置300还包括驱动芯片310。例如，驱动芯片310为驱动IC，例如，驱动IC包括源极驱动器。例如，驱动芯片310被配置为向显示面板中的各个子像素提供驱动信号；例如驱动信号包括数据信号。

在一些实施例中，如图2所示，显示面板200包括驱动背板100和发光器件L。发光器件L设置于驱动背板100上。驱动背板100可以用于驱动发光器件L进行发光。

可以理解的是，如图2所示，至少一个子像素P(例如，每个子像素P)包括像素电路210和发光器件L。其中，像素电路210与发光器件L耦接。像素电路210被配置为驱动发光器件L发光。示例性地，像素电路呈阵列排布。

并且，本公开的实施例对像素电路的具体结构不作限定，可以根据实际情况进行设计。示例性地，像素电路由薄膜晶体管(Thin Film Transistor，简称TFT)、电容器(Capacitance，简称C)等电子器件组成。例如，像素电路可以包括两个薄膜晶体管(一个开关晶体管和一个驱动晶体管)和一个电容器，构成2T1C结构；当然，像素电路还可以包括两个以上的薄膜晶体管(多个开关晶体管和一个驱动晶体管)和至少一个电容器，例如参考图3，像素电路210可以包括存储电容器Cst和七个晶体管(六个开关晶体管M1、M2、M3、M4、M5和M6以及一个驱动晶体管MD)，构成7T1C结构。

例如，如图3所示，一部分开关晶体管(例如，M5、M6)的控制极(栅极)用于接收复位信号。另一部分开关晶体管(例如，M1、M2)的控制极用于接收栅极驱动信号。又一部分开关晶体管(例如，M3、M4)的控制极用于接收如图4所示的发光控制信号。例如，晶体管M5和晶体管M6响应于复位信号导通，初始信号通过晶体管M5和晶体管M6，分别传输至驱动晶体管MD的控制极(g)以及发光器件L的阳极，达到对发光器件L的阳极以及驱动晶体管MD的控制极进行复位的目的。在栅极驱动信号的控制下，晶体管M2导通，驱动晶体管MD的控制极g与漏极(d)耦接，该驱动晶体管MD成二极管导通状态。此时，数据信号通过该晶体管M1写入至驱动晶体管MD的源极(s)，并对驱动晶体管MD的阈值电压进行补偿。在发光控制信号的控制下，晶体管M3和晶体管M4导通，第一电源信号与第二电源信号之间的电流通路导通。驱动晶体管MD产生的驱动电流通过上述电流通路传输至发光器件L，以驱动发光器件L进行发光。示例性地，发光器件L的一极(例如阳极)接收来自像素电路的驱动电流，发光器件L的另一极(例如阴极)与固定电压端VSS耦接；例如，该固定电压端被配置为传输直流电压，例如直流低电压。

示例性地，发光器件可以采用包括LED(发光二极管，Light Emitting Diode)或者OLED(有机电致发光二极管，Organic Light Emitting Diode)等电流驱动型发光器件。例如，如图4所示，发光器件L包括阴极1202和阳极1201，以及位于阴极1202和阳极1201之间的发光功能层1203。其中，发光功能层1203例如可以包括发光层E、位于发光层E和阳极1201之间的空穴传输层(Hole Transporting Layer，HTL)、位于发光层E和阴极1202之间的电子传输层(Election Transporting Layer，ETL)。当然，根据需要在一些实施例中，还可以在空穴传输层HTL和阳极之间设置空穴注入层(Hole Injection Layer，HIL)，可以在电子传输层ETL和阴极1202之间设置电子注入层(Election Injection Layer，EIL)。

示例性地，阳极例如可由具有高功函数的透明导电材料形成，其电极材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In

随着显示产品的用户体验要求的不断提高，显示画面的要求也越来越高，例如在影视和游戏等体验场景下，需要显示产品具备较高刷新频率，例如刷新频率从60Hz提高至90Hz，或者提高至120Hz。由于刷新频率的提高，显示面板一帧(1Frame)的显示时间和一行(1H)的显示时间随之减小，例如对于分辨率为1080×2340的显示产品，在刷新频率为60Hz时，一帧的显示时间为16667μs，一行的显示时间为7.1μs；在刷新频率为90Hz时，一帧的显示时间为11111μs，一行的显示时间为4.7μs；在刷新频率为120Hz时：一帧的显示时间为8333μs，一行的显示时间为3.6μs。因此，高频显示产品的充电时间相对较短，如果像素电路中的存储电容器的电容量较大，则无法匹配高频显示产品的充电时间，降低显示效果。

一些实施例中，在保证像素电路的驱动晶体管的尺寸(例如宽长比)不变的情况下，可以通过减小存储电容器的两个电极的重叠面积，降低存储电容器的电容量，以匹配高频显示产品的充电时间。例如，参考图5，第一电极11’与第二电极22’相互重叠的部分及位于两者之间的绝缘层构成的电容器即为像素电路中的存储电容器。第二电极22’上具有开口K，第二电极22’在衬底101’上正投影的外边沿超出第一电极11’在衬底101’上正投影的边沿。示例性地，可以通过扩大第二电极22’上的开口的面积，减小第一电极11’与第二电极22’相互重叠部分的面积，例如，扩大第二电极22’的开口在像素电路排列的列方向即图5中Y方向上的尺寸，并同步扩大第二电极22’的开口在像素电路排列的行方向即图5中X方向上的尺寸。相应的，第二电极22’的开口的边沿与第一电极11’的边沿的间距也减小。

在此情况下，由于第一电极11’与第二电极22’相互重叠部分的面积较小，例如小于第一电极11’的面积的一半，在生产过程中的工艺波动，使得第二电极22’的开口在像素电路排列的列方向即图5中Y方向上的宽度J，波动较大，或者第一电极11’与第二电极22’的相对位置容易发生偏移，导致不同像素电路中的第一电极11’与第二电极22’相互重叠部分的面积的差异较大，导致像素电路输出的驱动电流的差异较大。例如，对于同一个显示面板，像素电路中的存储电容器中的第一电极11’与第二电极22’相互重叠的部分未发生偏移(例如图5中的(a)部分)，第二电极22’的开口K的几何中心(或重心)O’和第一电极11’的几何中心(或重心)O重合，存储电容器的电容量约为38fF，对应的红色子像素、绿色子像素和蓝色子像素的驱动电流分别为I_R、I_G和I_B，如果像素电路中的存储电容器中的第一电极11’与第二电极22’相互重叠的部分发生偏移(例如图5中的(b)部分)，第二电极22’的开口K的几何中心(或重心)O’和第一电极11’的几何中心(或重心)O不重合，例如第一电极11’与第二电极21’相互重叠部分的面积的发生波动，减小约10％，第二电极21’的开口K的宽度J发生波动，增大约4％，使得电容量减小至约34fF，对应的红色子像素中的像素电路的驱动电流为I_R×30％，绿色子像素中的像素电路的驱动电流为I_G×35％，蓝色子像素中的像素电路的驱动电流为I_B×50％。这样，在显示低灰阶画面的情况下，显示画面的亮度和色坐标的均一性受到影响，导致显示效果降低。

本公开的实施例提供一种驱动背板100。如图6至图8所示，驱动背板100包括衬底101、第一导电层10、绝缘层102和第二导电层20。第一导电层110设置于衬底101上。绝缘层102设置于第一导电层10远离衬底101的一侧。第二导电层20设置于绝缘层102远离衬底101的一侧。

示例性地，衬底101可以包括：玻璃等刚性衬底(或称为硬质衬底)，或者PI(Polyimide，聚酰亚胺)等柔性衬底；还可以包括：设置在刚性衬底或柔性衬底上的缓冲层等薄膜。

示例性地，绝缘层102的材料可以包括无机材料，例如氧化硅、氮化硅或氮氧化硅等。

其中，第一导电层10包括第一电极11。第一电极11包括第一子电极111和第二子电极112。第二子电极112围绕第一子电极111，且第二子电极112和第一子电极111无间隙。示例性地，第一子电极111和第二子电极112连接为一体结构。示例性地，第二子电极112在衬底101上的正投影的各边沿围成的图形呈环状图形；例如，第二子电极112在衬底101上的正投影的内边沿和外边沿围成的图形近似呈四边形。第一子电极111在衬底101上的正投影的边沿围成的图形近似呈四边形。

第二导电层20包括第二电极21。第二电极21在衬底101上的正投影与第一子电极111在衬底101上的正投影重合。第一子电极111和第二电极21以及位于两者之间的绝缘层构成第一电容器C1。示例性地，第一电容器C1包含于驱动背板中的像素电路中。例如，该第一电容器C1为的像素电路中的存储电容器。

可以理解的是，第二电极与第一子电极在衬底上的正投影相同。第一电容器的电容量的大小与第一子电极和第二电极的重叠面积的大小有关。由于第二子电极围绕第一子电极，使得第一子电极在衬底上的正投影不会超出第二子电极在衬底上的正投影的外边沿，相应地，第二电极在衬底上的正投影也不会超出第二子电极在衬底上的正投影的外边沿，即，第二电极在衬底上的正投影位于第一电极在衬底上的正投影的范围内，这样，第二电极在衬底上的正投影可以在第一电极在衬底上的正投影的范围内发生偏移。例如，图9中的(a)部分示意出了第二电极22初始的位置，图9中的(b)部分示意出了第二电极22偏移后的位置，第二电极22相对于第一电极11从初始的Q点位置移动至偏移后的Q’点位置，第二电极22仍处于第一电极11所在的范围内，此时，偏移前的第二电极和第一电极的重叠面积与偏移后的第二电极和第一电极的重叠面积没有发生变化，因此，偏移前的第一电容器的电容量和偏移后的第一电容器的电容量相同。

并且，由于第一电容器C1’中的第二电极22’中的开口K的边沿和第一电极11’的边沿的间距较小，由于工艺的偏差使得第二电极的边沿发生波动时，例如，第一电容器C1’中的第二电极22’中的开口K的边沿向第一电极11’的边沿扩大，开口K的边沿和第一电极11’的边沿足够的空间进行扩大，开口K的边沿很容易偏移出第一电极11’的边沿之外，导致第一电容器C1’的电容量偏差较大。而第一电容器C1中的第二电极22的边沿和第一电极11的边沿间距较大，由于工艺的偏差使得第二电极的边沿发生波动时，例如，第一电容器C1中的第二电极22的边沿向第一电极11的边沿扩大，第二电极22的边沿有足够的空间进行扩大，从而可以避免第二电极22的边沿移至第一电极11的边沿之外而导致第一电容器C1的电容量偏差较大。

在此情况下，在生产过程中，工艺发生波动导致第二电极发生偏移，偏移后的第二电极的位置仍处于第一电极的范围内，使得第一电容器中两个电极的重叠面积不会发生变化，可以避免第一电容器的电容量偏差较大，从而保证第一电容器的电容量的均一性。这样，在第一电容器包含在像素电路中时，可以避免不同像素电路中的存储电容器的电容量出现较大的偏差，导致显示不均匀的现象，从而提高了显示效果。

因此，本公开的实施例提供一种驱动背板，驱动背板中的第一导电层包括第一电极，第一电极包括第一子电极和第二子电极，第二子电极围绕第一子电极，且第二子电极和第一子电极无间隙；驱动背板中的第二导电层包括第二电极，第二电极在衬底上的正投影与第一子电极在衬底上的正投影重合。第一子电极和第二电极以及位于两者之间的绝缘层构成第一电容器。在此情况下，在生产过程中，工艺发生波动，导致第二电极发生偏移，偏移后的第二电极的位置仍处于第一电极的范围内，使得第一电容器中两个电极的重叠面积不会发生变化，可以避免第一电容器的电容量偏差较大，保证了第一电容器的电容量的均一性，在应用于显示中时，可以提高显示效果，保证显示画质的均一性。

在一些实施例中，如图6至图8所示，第二电极21上无开口。示例性地，沿垂直于驱动背板100所在平面方向，第二电极21上无通孔。示例性地，第二电极21在衬底101上的正投影的边沿围成的图形近似呈四边形；例如，呈圆角矩形。

在工艺上制备第二电极的过程中，对于参考图5中的第二电极21’，第二电极21’上有开口K，经过曝光和显影后，靠近开口K附近的光刻胶层的厚度相比于远离开口K的光刻胶的厚度较薄，光刻胶分布不均匀，因此，在蚀刻的过程中，靠近开口K附近的导电薄膜很容易发生过刻，导致开口K的尺寸出现偏差，即开口K的宽度出现波动，使得第二电极与第一电极的重叠面积出现变化，导致第一电容器的电容量出现变化。对于参考图8所示的第二电极21，第二电极21上无开口，经过曝光和显影后，光刻胶层在导电薄膜上的厚度均匀，光刻胶层较为平坦，可以避免导电薄膜出现过刻的问题，避免第二电极的重叠面积与第一电极的重叠面积出现变化，即，避免第二电极和第一子电极的重叠面积发生变化，可以避免第一电极和第二电极的重叠面积的偏移量对第一电容器的电容量的影响，从而提高第一电容器的准确性。

表1

表1示出了第一电容器C1’(参考图5)与第一电容器C1(参考图8)的参数信息。其中，第一电容器C1’中的第二电极的CD(Critical Dimension，线宽)指的是第一电容器C1’中的第二电极21’的开口K在像素排列的列方向上的宽度J；第一电容器C1中的第二电极的CD指的是第一电容器C1中的第二电极21在像素排列的列方向上的宽度U1；第一电极的CD指的是第一电极在像素排列的列方向上的宽度T；第二电极的CD Margin指的是第二电极的CD发生波动的容忍度，即，第二电极的CD出现偏差的允许范围。可以看出，第一电容器的电容量、第一子电极的CD、第一子电极和第二电极的重叠面积均相同，在第一电容器的电容量波动相同的情况下，第一电容器C1中的第二电极的CD Margin大于第一电容器C1’中的第二电极的CD Margin(例如参考图10)。这样，第一电容器C1对第二电极的CD发生波动的容忍度大于第一电容器C1’对第二电极的CD发生波动的容忍度，即，第一电容器C1中第二电极的发生工艺偏差的允许范围，大于第一电容器C1’中第二电极发生工艺偏差的允许范围。

示例性地，相比于第一电容器C1’(参考图5)，第一电容器C1(参考图8)中的第二电极的CD波动引起的第一电容器C1的电容量的波动较小；在电容量波动(例如电容量波动为27％)相同的情况下，第一电容器C1中的第二电极的CD波动(约为10.0％)小于第一电容器C1’中的第二电极的CD波动(约为14.6％)。因此，第一电容器C1中的第二电极的CD Margin较大，扩大了工艺出现偏差的允许范围，降低了生产难度。

在一些实施例中，参考图8，第二电极21在衬底101上的正投影的边沿，与第一电极11在衬底101上的正投影的边沿之间的距离W大于或等于1μm。例如，第二子电极112在衬底101上的正投影的外边沿与第一子电极111在衬底101上的正投影的边沿的间距大于或等于1μm。这样，第二电极和第一电极的重叠区域的边沿与第一电极的边沿的间距较大，在生产过程中，可以避免设备偏差(例如设备偏差小于或等于1μm)导致第二电极偏移出第一电极所在的范围，可以避免第一电极和第二电极的重叠面积发生变化，从而可以避免第一电容器的电容量出现变化，保证各像素电路中的存储电容器的电容量的均一性。

在一些实施例中，如图12所示，第二导电层20还包括：第三电极22。第三电极22位于第二电极21的相对两侧。例如，沿像素电路排列的行方向(例如图11中的X方向)或子像素排列的行方向，第三电极22位于第二电极21的相对两侧。第三电极22与第二电极21连接。例如，第三电极22与其所连接的第二电极21无间隙；例如，第三电极22与第二电极21连为一体结构。示例性地，第三电极22和第二电极21的材料相同；在工艺上，第三电极22和第二电极21可以同步形成。

参考图8，第三电极22在衬底101上的正投影位于第二子电极112在衬底101上的正投影的范围内，且第三电极22中远离第二电极21一侧的边沿与第二子电极112的边沿齐平。例如，参考图8，第三电极22中远离第二电极21一侧的边沿，例如在图8中的X方向上，第三电极22中与连接第二电极21的边沿相对的边沿，与第二子电极112的边沿重合或在同一直线上。

第三电极22和第二子电极112中的与第三电极22在衬底101上的正投影重叠的部分以及位于两者之间的绝缘层构成第二电容器C2。示例性地，两个第三电极22分别位于第二电极21的相对两侧，此时第一电容器C1与两个第二电容器C2并联。在此情况下，第一电容器C1和第二电容器C2可以共同看作是像素电路中的存储电容器，可以提高像素电路中的存储电容器的电容量。

其中，参考图8，第三电极22的宽度U2小于第二电极21的宽度U1。示例性地，像素电路排列的列方向(例如图11中的Y方向)或子像素排列的列方向为第三电极22的宽度方向。示例性地，第二电容器C2的电容量小于第一电容器C1的电容量。

示例性地，位于第二电极21相对两侧的第三电极22的宽度相等。在此情况下，在驱动背板所在平面内，沿垂直于第三电极的宽度方向(例如参考图9中的X方向)，第二电极发生偏移时，对于不同的像素电路，位于第二电极21相对两侧的第三电极22的偏移量大致相等，从而避免像素电路中的存储电容器的电容量变化较大的问题。例如，在工艺偏差量大致相同的情况下，一个像素电路中的第二电极21沿图9中X方向向右偏移时，位于第二电极21右侧的第三电极22相对于第二子电极112移出量q，另一个像素电路中的第二电极21沿图9中的X方向向左偏移时，位于第二电极21左侧的第三电极22相对于第二子电极112的移出量q’，移出量q与移出量q’大致相等，这样，该一个像素电路中的存储电容器的电容量与该另一个像素电路中的存储电容器的电容量相差较小，可以避免显示出现差异。

在一些实施例中，第二电极21的数量为多个。可以理解的是，第一电容器的数量是多个。示例性地，驱动背板100上的像素电路210的数量是多个(参考图11)，像素电路210所包含的存储电容器的数量是多个，该存储电容器可以是第一电容器。例如，多个像素电路呈阵列排布；多个第一电容器呈阵列排布；多个第二电极呈阵列排布。

示例性地，如图12所示，第二导电层20还包括连接引线23。参考图11，连接引线23在衬底101上的正投影与第二子电极112无交叠。连接引线23与相邻两个第三电极22连接，且该相邻两个第三电极22分别连接相邻两个第二电极21。示例性地，沿像素电路排列的行方向(例如图11中的X方向)，连接引线23与相邻两个第三电极22连接，该相邻两个第三电极22分别连接一行像素电路中的相邻两列像素电路中的第二电极21。

可以理解的是，位于相邻两个第二电极之间的第三电极通过连接引线连接；例如，相邻两个第二电极通过连接引线和第三电极连接且呈一体结构。在此情况下，相邻两个第二电极以及各自所连接的第三电极可以保持相同的电压，避免电压出现偏差。

其中，参考图8，连接引线23的宽度U3等于第三电极22的宽度U2。示例性地，在驱动背板所在平面内，连接引线的宽度方向垂直于连接引线的延伸方向；例如，连接引线的宽度方向与像素电路排布的列方向相同，例如，连接引线的宽度方向为图8中的Y方向。示例性地，在连接引线的延伸方向(例如图8中的X方向)上，连接引线中与第三电极连接的部分的边沿与第三电极的边沿齐平；例如，连接引线中与第三电极连接的部分在衬底上的正投影的边沿与第三电极在衬底上的正投影的边沿平行(即在同一直线上)。在此情况下，如果在制备过程中由于生产设备的误差导致第二电极发生偏移，第三电极和连接引线也会相应地偏移，此时，由于连接引线的宽度与第三电极的宽度相等，因此，连接引线的偏移量与第三电极的偏移量相等，这样，第二电容器的电容量可以保持不变。

例如，参考图9，第二电极21沿X方向向右侧偏移，相应地，第二电极21耦接的两个第三电极22向右偏移位于第二电极21右侧的第三电极22相对于第二子电极112向右偏移，移出第一电极所在区域，即，位于第二电极21右侧的第三电极22中偏移部分在衬底101上的正投影与第二子电极112在衬底101上的正投影无交叠，位于第二电极21左侧的第三电极22所连接的连接引线向右偏移，移入第一电极所在区域，该偏移部分在衬底101上的正投影与第二子电极112在衬底101上的正投影有交叠，该连接引线中移入第一电极所在范围的偏移部分在衬底上的正投影的面积，与第三电极中移出第一电极所在范围的偏移部分在衬底上的正投影的面积相等，该连接引线中移入第一电极所在范围的偏移部分补偿了第三电极中移出第一电极所在范围的偏移部分，在此情况下，第二子电极112在衬底101上的正投影与第二电极21、第三电极22和连接引线24在衬底101上的正投影的重叠面积保持不变，因此，偏移之后的第二电极的相对两侧的第二电容器电容量之和保持不变，即，第一电容器的电容量与第二电容器的电容量之和保持不变，从而可以避免工艺误差使得电容器的电容量发生变化，导致像素电路对应的子像素进行灰阶显示时出现偏差的问题。

在一些实施例中，参考图6和图7，驱动背板100还包括第三导电层30。第三导电层30设置于第二导电层20远离衬底101的一侧。第三导电层30包括第一导电图案31。第一导电图案31与第二子电极112耦接。示例性地，第一导电图案31在衬底101上的正投影与第二电极21在衬底101上的正投影无交叠。

示例性地，第三导电层30与第二导电层20绝缘。例如，第三导电层30与第二导电层20之间设置有层间介质层ILD。示例性地，层间介质层ILD上设置有过孔51a，第一导电图案31通过过孔51a与第二子电极112接触。可以理解的是，第一导电图案31与第二子电极112接触的位置位于第一子电极111之外，也即，第一导电图案31与第二子电极112接触的位置在衬底101上的正投影位于第二电极21在衬底101上的正投影之外。

在一些实施例中，参考图6和图7，驱动背板100还包括有源图案层40。有源图案层40设置于衬底101上且靠近第一导电层10的一侧。示例性地，有源图案层40与第一导电层10绝缘；例如，有源图案层40与第一导电层10之间设置有栅绝缘层GI。

有源图案层40包括半导体图案41和导体化图案42。示例性地，在衬底101上形成半导体材料薄膜，对半导体材料薄膜中的一部分进行导体化，例如离子掺杂，得到导体化图案42，半导体材料薄膜中未进行导体化的部分即为半导体图案41。

示例性地，像素电路包括多个晶体管，每个晶体管包括有源层，有源层包括沟道区、第一极区和第二极区，第一极区和第二极区分别位于沟道区的两侧；例如，第一极区和第二极区中的其中一者为源极区，另一者为漏极区。可以理解的是，半导体图案包括有源层中的沟道区，导体化图案包括有源层中的第一极区和第二极区。

其中，第一导电图案31还与有源图案层40中的导体化图案42耦接。可以理解的是，第一导电图案31将第一电极11中的第二子电极112和导体化图案41耦接。

其中，参考图3，像素电路210中的多个晶体管包括驱动晶体管MD。参考图13至图15，有源图案层40中的与第一导电层10中的第一电极11在衬底101上的正投影有重叠的部分，作为像素电路中驱动晶体管的有源层ACTa中的沟道区411a。第一电极11中对应于驱动晶体管的有源层ACTa中的沟道区411a的部分充当驱动晶体管的控制极(即栅极)251a。

例如，如图13所示，第一导电层10还包括栅线Gate。参考图3，像素电路210中的多个晶体管包括第一晶体管M1和第二晶体管M2。其中，参考图13至图15，有源图案层40中的与第一导电层10中的栅线Gate在衬底101上的正投影有重叠的部分，分别作为第一晶体管的有源层ACTb中的沟道区411b和第二晶体管的有源层ACTc中的沟道区411c1和411c2。其中，第一晶体管的有源层411b中的第二极区422b与驱动晶体管的有源层ACTa中的第一极区421a连接，第二晶体管的有源层ACTc中的第二极区422c与驱动晶体管的有源层ACTa中的第二极区422a连接。

示例性地，第二晶体管的有源层ACTc中的第一极区421c与第一导电图案31耦接。例如，第一导电图案31和第二晶体管的有源层ACTc中的第一极区421c通过两者之间夹设的膜层(例如包括层间介质层和栅绝缘层)上的过孔51b相接触。

示例性地，栅线Gate对应于第一晶体管的有源层ACTb中的沟道区411b的部分可以充当第一晶体管的控制极(即栅极)251b(参考图6)。示例性地，第二晶体管的有源层ACTc包括的沟道区分别为411c1、411c2和411c3；栅线Gate对应于第二晶体管的有源层ACTc中的沟道区411c1和411c2的部分可以充当第二晶体管的控制极(即栅极)251c1和251c2(参考图6)，即，第二晶体管呈双栅结构，可以避免漏电流的产生。

在一些实施例中，参考图16，第三导电层30还包括数据线Data。第一晶体管的有源层中的第一极区与数据线耦接；例如，数据线Data和第一晶体管的有源层ACTb中的第一极区421b通过两者之间夹设的膜层(例如包括层间介质层和栅绝缘层)上的过孔51c(参考图6)相接触。

例如，如图13所示，第一导电层10还包括发光控制线EM。发光控制线EM与栅线Gate间隔设置；发光控制线EM的延伸方向与栅线Gate的延伸方向平行。参考图3，像素电路210中的多个晶体管还包括第三晶体管M3和第四晶体管M4。参考图13至图15，有源图案层40中的与第一导电层10中的发光控制线EM在衬底101上的正投影有重叠的部分，分别作为第三晶体管的有源层ACTd中的沟道区411d和第四晶体管的有源层ACTe中的沟道区411e。例如，发光控制线EM对应于第三晶体管的有源层中的沟道区(411d)的部分可以充当第三晶体管的控制极251d(参考图6)；发光控制线EM对应于第四晶体管的有源层中的沟道区(411e)的部分可以充当第六晶体管的控制极251e(参考图6)。第三晶体管的有源层ACTd中的第二极区422d与驱动晶体管的有源层ACTa中的第一极区421a和第一晶体管的有源层ACTb中的第二极区422b连接，且无间隙，例如，第三晶体管的有源层ACTd、驱动晶体管的有源层ACTa和第一晶体管的有源层ACTb连为一体结构。第四晶体管的有源层ACTe中的第一极区421e与驱动晶体管的有源层ACTa中的第二极区422a和第二晶体管的有源层ACTc中的第二极区422c连接，且无间隙，例如，第四晶体管的有源层ACTe、驱动晶体管的有源层ACTa和第二晶体管的有源层ACTc连为一体结构。

在一些实施例中，如图16所示，第三导电层30还包括电源电压线VDD。第三晶体管的有源层中的第一极区与电源电压线耦接；例如，电源电压线VDD和第三晶体管的有源层中的第一极区421d通过两者之间夹设的膜层(例如包括层间介质层和栅绝缘层)上的过孔51d(参考图6)相接触。并且，第一电容器中的第二电极21与电源电压线VDD耦接；例如，电源电压线VDD和第一电容器中的第二电极21通过两者之间夹设的膜层(例如包括层间介质层)上的过孔51e(参考图6)相接触。

示例性地，第三导电层30还包括第三导电图案32。该第三导电图案32与第四晶体管的有源层中的第二极区422e耦接。例如，第三导电图案32与第四晶体管的有源层中的第二极区422e通过两者之间夹设的膜层(例如包括层间介质层和栅绝缘层)上的过孔51f(参考图6)相接触。其中，该第三导电图案用于与发光器件耦接。例如，第三导电图案与发光器件的一极(阳极或阴极)耦接；第四晶体管与发光器件耦接。例如，第三导电层远离衬底的一侧设置有钝化层(PVX)，例如钝化层的材料可以采用包括聚酰亚胺等的有机材料；发光器件的一极(阳极或阴极)通过设置于钝化层上的过孔61(参考图17)与第三导电图案32接触(图中未示出发光器件)。

在一些实施例中，参考图6，第一导电图案31与第二子电极112耦接的位置，相比于第一子电极111靠近第一导电图案31与有源图案层40耦接的位置。示例性地，第一导电图案与有源图案层的导体化图案耦接，该导体化图案可以是第二晶体管的有源层ACTc中的第一极区421c；第一导电图案31与第二子电极112耦接的位置在衬底101上的正投影，与驱动晶体管中的有源层ACTa在衬底101在衬底101上的正投影无交叠。这样，可以减小第一导电图案中与导体化图案耦接的位置和与第二子电极耦接的位置的间距，减小第二导电图案的长度，简化设计。

示例性地，第一导电图案31与第二子电极112耦接的位置，在衬底101上的正投影相比于第一子电极111远离第三导电图案在衬底101上的正投影；即，第一导电图案31与第二子电极112耦接的位置，在衬底101上的正投影相比于第一子电极111远离发光器件与像素电路耦接的位置。这样，可以避免发光器件的一极(阳极或阴极)在衬底上的正投影与第一导电图案在衬底上的正投影有交叠，避免出现寄生电容，影响像素电路的准确性。

在一些实施例中，如图16所示，第三导电层30还包括电源电压线VDD。示例性地，电源电压线VDD上传输固定电压，例如，固定电压为直流电压，例如直流高电压。电源电压线VDD与第二电极21耦接。在此情况下，电源电压线VDD的电源电压传输至第二电极21，使得第二电极21的电压为该电源电压。

其中，如图12所示，第二导电层20还包括第二导电图案24。如图17所示，第二导电图案24与电源电压线VDD耦接。示例性地，电源电压线VDD通过第三导电层30与第二导电层20之间夹设的膜层(例如包括层间介质层)上的过孔51g(参考图6)，与第二导电图案24接触，此时，第二导电图案24上的电压为电源电压。例如，电源电压线VDD与第二导电图案24的接触的位置可以有至少一个；示例性地，第三导电层30与第二导电层20之间设置有层间介质层ILD；电源电压线VDD通过设置在层间介质层上的过孔51e(参考图6)与第二电极21接触。例如，电源电压线VDD与第二导电图案24的接触的位置可以有至少两个，且至少两个接触位置相互间隔，例如，电源电压线通过设置在层间介质层上的至少两个相互间隔的过孔第二电极接触。这样，电源电压线通过第二导电图案可以降低电阻，避免电源电压线传输信号的损失。

示例性地，第二导电图案24在衬底101上的正投影与第一电极11和第二电极21在衬底101上的正投影均无交叠。示例性地，第二导电图案24在衬底101上的正投影与栅线Gate在衬底101上的正投影无交叠。

在一些实施例中，如图16所示，第三导电层30还包括数据线Data。示例性地，数据线Data的延伸方向与电源电压线VDD的延伸方向相同；例如，数据线Data的延伸方向沿图16中的Y方向。示例性地，数据线Data被配置为传输数据信号，像素电路根据数据信号驱动发光器件发光，以使子像素实现灰阶显示。其中，第二导电图案24在衬底101上的正投影与数据线Data在衬底101上的正投影有交叠。例如，第二导电图案24在衬底101上的正投影与第一晶体管M1的第一极区421b在衬底101上的正投影有交叠。这样，在数据线上传输的数据信号发生变化的情况下，由于电源电压线传输固定电压，使得第二导电图案的电压保持恒定，第二导电图案可以起到屏蔽作用，可以降低数据线上数据信号对其他结构的信号干扰，避免数据线和有源图案层中的导体化图案相互重叠的部分形成的寄生电容发生变化，使得像素电路中的电压的稳定性下降，影响发光器件的发光效果。

在一些实施例中，在第二导电层20包括连接引线23的情况下，连接引线23的延伸方向与电源电压线VDD的延伸方向交叉。示例性地，连接引线23的延伸方向与电源电压线VDD的延伸方向垂直；例如，连接引线23的延伸方向与像素电路排列的行方向(例如参考图11中的X方向)相同，电源电压线VDD的延伸方向与像素电路排列的列方向(例如参考图11中的Y方向)相同。

可以理解的是，由于连接引线23与第三电极22连接，第三电极22与第二电极21连接，即，连接引线23、第三电极22和第二电极21连成一体结构，也即，沿连接引线23的延伸方向，第一电容器的第二电极连为一体结构，此时，沿连接引线23的延伸方向，连接引线23、第三电极22和第二电极21连成的一体结构的电压均为电源电压，这样，可以降低电源电压线的电阻，减少电源电压的RC负载和IR压降(IR Drop)。

此外，在一些实施例中，如图13所示，第一导电层10还包括复位信号线Reset和Reset’。参考图3，像素电路中的多个晶体管包括第五晶体管M5和第六晶体管M6。参考图13至图15，有源图案层40中的与第一导电层10中的复位信号线Reset在衬底101上的正投影有重叠的部分，作为第五晶体管的有源层ACTf中的沟道区(411f1和411f2)，有源图案层40中的与第一导电层10中的复位信号线Reset’在衬底101上的正投影有重叠的部分，作为第六晶体管的有源层ACTg中的沟道区(411g)。例如，复位信号线Reset对应于第五晶体管的有源层中的沟道区(411f1和411f2)的部分可以充当第五晶体管的控制极251f1和251f2(参考图6)，即，第五晶体管呈双栅结构，可以避免漏电流的产生；复位信号线Reset’对应于第六晶体管的有源层中的沟道区(411g)的部分可以充当第六晶体管的控制极251g(参考图6)。其中，第五晶体管的有源层ACTf中的第二极区422f与第二晶体管的有源层ACTc中的第一极区421c连接，即，第五晶体管的有源层ACTf中的第二极区422f，与第一导电图案31耦接，与第二子电极112耦接，与第一子电极111耦接；也即，第五晶体管的有源层ACTf中的第二极区422f与驱动晶体管的控制极251a耦接。第六晶体管的有源层ACTg中的第二极区422g与第四晶体管的有源层ACTe中的第二极区422e连接，即，第六晶体管的有源层ACTg中的第二极区422g与第三导电图案32耦接。例如，第六晶体管的有源层ACTg中的第二极区422g与发光器件耦接。

例如，如图12所示，第二导电层20还包括初始信号线Init。例如，初始信号线Init的延伸方向与复位信号线Reset和Reset’的延伸方向相同。如图16所示，第三导电层30还包括第四导电图案33。第四导电图案33与初始信号线Init耦接，第四导电图案33还与第六晶体管的有源层中的第一极区421g耦接。例如，参考图6，第四导电图案33与初始信号线Init通过两者之间夹设的膜层(例如包括层间介质层)上的过孔51h接触，第四导电图案33与第六晶体管的有源层中的第一极区421g通过两者之间夹设的膜层(例如包括层间介质层和栅绝缘层)上的过孔51i连接。

示例性地，复位信号线Reset和Reset’可以传输相同的信号；例如，一行像素电路可以耦接一条复位信号线。即，第五晶体管和第六晶体管同时导通，使得驱动晶体管和发光器件在同一时段实现复位。

又示例性地，复位信号线Reset和Reset’可以传输不同的信号；例如，一行像素电路可以耦接两条复位信号线Reset和Reset’。例如，对于一行像素电路，一行像素电路中的第五晶体管所耦接的复位信号线Reset与该一行像素电路的上一行像素电路所耦接的栅线传输相同的信号；一行像素电路中的第六晶体管所耦接的复位信号线Reset’与该一行像素电路所耦接的栅线传输相同的信号。此时，一行像素电路耦接的一条复位信号线与上一行像素电路耦接的栅线共用，一行像素电路耦接的另一条复位信号线可以与该一行像素电路耦接的栅线共用。

在此情况下，一行像素电路中的第五晶体管响应于来自其所耦接的复位信号线的复位信号，第五晶体管导通，将来自初始信号线的初始信号传输至驱动晶体管的控制极，对驱动晶体管复位；同时，该一行像素电路的上一行像素电路中的第一晶体管和第二晶体管响应于来自其所耦接的栅线的栅极驱动信号，第一晶体管和第二晶体管导通，写入数据信号，并将驱动晶体管的阈值电压和数据信号写入至驱动晶体管的控制极。该一行像素电路中的第六晶体管响应于来自其所耦接的复位信号线的复位信号第六晶体管导通，对发光器件进行复位，同时，该一行像素电路中的第一晶体管和第二晶体管响应于来自其所耦接的栅线的栅极驱动信号，第一晶体管和第二晶体管导通，写入数据信号，并将驱动晶体管的阈值电压和数据信号写入至驱动晶体管的控制极。

示例性地，有源图案层中的各个晶体管的有源层的材料包括非晶硅、多晶硅或者有机半导体材料。第一导电层中的各个结构(例如包括第一电极、栅线、发光控制线、复位信号线等)、第二导电层中的各个结构(例如包括第二电极、初始信号线等)、以及第三导电层中的各个结构(例如包括数据线、电源电压线等)均可以具有单层或者多堆叠层结构，单层或者多堆叠层结构的材料包括铝(Al)、银(Ag)、镁(Mg)、钼(Mo)、钛(Ti)和铜(Cu)等金属中的至少一种。

本公开的实施例提供一种驱动背板的制备方法。其中，该驱动背板为上述任一实施例中的驱动背板100(例如图6所示)。参考图6和图7，制备方法包括：

在衬底上形成第一导电层。其中，第一导电层包括第一电极。

在第一导电层远离衬底的一侧形成绝缘层。

在绝缘层远离衬底的一侧形成第二导电层。其中，第二导电层包括第二电极。

其中，第一电极包括第一子电极和第二子电极。第一子电极在衬底上的正投影与第二电极在衬底上的正投影重合，第二子电极围绕第一子电极，第一子电极和第二电极以及位于两者之间的绝缘层构成第一电容器。

需要说明的是，上述的驱动背板的制备方法的有益效果和上述一些实施例所述的驱动背板的有益效果相同，此处不再赘述。

在一些实施例中，参考图17，形成第二电极21包括：

在第一导电层10远离衬底101的一侧形成导电薄膜1101。

在导电薄膜1101上形成光刻胶层1102。

采用掩膜板对光刻胶层1102进行曝光和显影，得到图案化的光刻胶层1103。图案化的光刻胶层1103覆盖导电薄膜中位于第一子电极111所在区域的部分。

采用蚀刻工艺，去除图案化的光刻胶层1103和导电薄膜1101中位于图案化的光刻胶层1103在衬底101上的正投影以外的部分，得到无开口的第二电极21。

示例性地，蚀刻工艺可以采用干法蚀刻。

在此情况下，相比于第一电容器C1’中的第二电极21’(参考图5)，第二电极21’上有开口K，经过曝光和显影后，参考图18，在待形成开口K的位置处图案化的光刻胶层1103’的表面不平坦，例如在靠近待形成开口K的位置处具有台阶或坡面，靠近开口K附近的图案化的光刻胶层1103’的厚度相比于远离开口K的图案化的光刻胶层1103’的厚度较薄，光刻胶层的厚度分布不均匀，因此，在蚀刻的过程中，靠近开口K附近的导电薄膜很容易发生过刻，导致开口K的尺寸出现偏差，即开口K的线宽出现波动，使得第二电极与第一电极的重叠面积出现变化，导致第一电容器的电容量出现变化。对于第一电容器C1中的第二电极21(参考图8)，第二电极21上无开口，经过曝光和显影后，参考图17，图案化的光刻胶层1103的表面平坦，例如没有台阶或坡面，且第二电极21的边沿与第一电极11的边沿的间距较大，图案化的光刻胶层在导电薄膜上的厚度均匀，图案化的光刻胶层较为平坦，可以避免导电薄膜出现过刻的问题，避免第二电极的重叠面积与第一电极的重叠面积出现变化，即，避免第二电极和第一子电极的重叠面积发生变化，从而提高第一电容器的准确性。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。