具有裂缝检测结构的半导体元件及其制备方法

技术领域

本公开主张2019年11月20日申请的美国正式申请案第16/689,462号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

背景技术

半导体元件已运用在各种电子应用上，像是个人电脑、手机、数码相机以及其他的电子设备。在半导体元件的制造及/或操作期间，裂缝可能会出现并在半导体元件中扩散(propagate)。因此，在提高品质、产率和可靠性方面仍然存在挑战。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不组成本公开的现有技术，且上文的“现有技术”的任何说明均不应做为本公开的任一部分。

发明内容

本公开的一方面提供了一种半导体元件，包括一基板；一第一裂缝检测结构，其位于该基板中且包括向内地位于该基板中的一第一绝缘堆叠、位于该第一绝缘堆叠上的一第一底部导电层、和位于该第一底部导电层上的一第一填充层；以及一第二裂缝检测结构，其相邻该第一裂缝检测结构且包括向内地位于该基板中的一第二绝缘堆叠、位于该第二绝缘堆叠上的一第二底部导电层、和位于该第二底部导电层上的一第二填充层。

在一些实施例中，该半导体元件还包括多个应力消散结构，位于该基板上方并位于该第一裂缝检测结构旁。

在一些实施例中，该半导体元件还包括一保护结构，位于该基板上并相邻所述多个应力消散结构。

在一些实施例中，该半导体元件还包括一凹槽(recess)，位于该基板上并位于所述多个应力消散结构和该保护结构之间。

在一些实施例中，所述多个应力消散结构中的每一个包括一虚设导电插塞，位于该基板上，且该虚设导电插塞的侧壁是平坦的。

在一些实施例中，所述多个应力消散结构中的每一个包括位于该基板上的一虚设切换单元和位于该虚设切换单元上的一第一虚设导电插塞。

在一些实施例中，该虚设切换单元包括位于该基板上的一虚设切换单元绝缘层、位于该虚设切换单元绝缘层上的一虚设切换单元底部导电层、附接至该虚设切换单元底部导电层和该虚设切换单元绝缘层的侧壁的多个虚设切换单元间隔物、和位于该虚设切换单元底部导电层上的一虚设切换单元顶部导电层，其中该虚设导电插塞位于该虚设切换单元顶部导电层上。

在一些实施例中，该第一裂缝检测结构包括一第一顶部导电层，位于该第一底部导电层和该第一填充层之间。

在一些实施例中，该第一底部导电层具有介于大约10埃到大约100埃的一厚度。

在一些实施例中，该第一顶部导电层具有介于大约10埃到大约200埃的一厚度。

在一些实施例中，该第一绝缘堆叠包括向内地位于该基板中的一第一底部绝缘层，该第二绝缘堆叠包括向内地位于该基板中的一第二底部绝缘层，其中该第一底部绝缘层和该第二底部绝缘层具有相同的厚度。

在一些实施例中，该第一绝缘堆叠包括向内地位于该基板中的一第一底部绝缘层和位于该第一底部绝缘层上的一第一顶部绝缘层，该第二绝缘堆叠包括向内地位于该基板中的一第二底部绝缘层，且该第一绝缘堆叠的一厚度大于该第二绝缘堆叠的一厚度。

在一些实施例中，该半导体元件还包括多个掺杂区域，相邻该第一裂缝检测结构和该第二裂缝检测结构。

在一些实施例中，所述多个应力消散结构中的每一个具有一矩形形状且沿着一第一方向延伸，其中所述多个应力消散结构与彼此分离，且所述多个应力消散结构的长度沿着一第二方向按序减小，其中该第二方向垂直于该第一方向。

在一些实施例中，其中所述多个应力消散结构的宽度相同。

在一些实施例中，该半导体元件还包括一隔离层，位于该基板中，其中该第一裂缝检测结构的一深度比该隔离层的一深度更深。

在一些实施例中，该保护结构具有一正方形形状。

在一些实施例中，该保护结构包括一保护导电插塞，位于该基板上，且该保护导电插塞的侧壁是平坦的。

在一些实施例中，所述多个应力消散结构具有一致的形状和尺寸。

本公开的另一方面提供一种半导体元件的制造方法，包括提供一基板，其包括位于该基板中的一第一沟槽和位于该第一沟槽旁的一第二沟槽；形成一第一裂缝检测结构于该第一沟槽中，其中该第一裂缝检测结构包括位于该第一沟槽中的一第一绝缘堆叠、位于该第一绝缘堆叠上的一第一底部导电层、和位于该第一底部导电层上的一第一填充层；以及形成一第二裂缝检测结构于该第二沟槽中，且该第二裂缝检测结构包括位于该第二沟槽中的一第二绝缘堆叠、位于该第二绝缘堆叠上的一第二底部导电层、和位于该第二底部导电层上的一第二填充层。

由于本公开的半导体元件的设计，可以通过测试电特性来电性检测裂缝，从而可以提高制造半导体元件的效率。

上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。组成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可做为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。

附图说明

本公开各方面可配合以下附图及详细说明阅读以便了解。要强调的是，依照工业上的标准惯例，各个部件(feature)并未按照比例绘制。事实上，为了清楚的讨论，可能任意的放大或缩小各个部件的尺寸。

图1是根据本公开的一实施例显示一半导体元件的俯视示意图。

图2是根据本公开的一实施例显示该半导体元件的放大俯视示意图。

图3是沿着图2中的线A-A’所绘制的剖面示意图。

图4是根据本公开的一实施例显示包括裂缝的半导体元件的剖面示意图。

图5是根据本公开的一实施例显示具有裂缝的半导体元件的电路示意图。

图6到图9是根据本公开的其他实施例显示半导体元件的剖面示意图。

图10是根据本公开的另一实施例显示一半导体元件的放大俯视示意图。

图11是沿着图10中的线A-A’所绘制的剖面示意图。

图12是根据本公开的另一实施例显示一半导体元件的放大俯视示意图。

图13是沿着图12中的线A-A’所绘制的剖面示意图。

图14是根据本公开的另一实施例显示一半导体元件的剖面示意图。

图15和图16是根据本公开的其他实施例显示半导体元件的放大俯视示意图。

图17是根据本公开的一实施例显示制造半导体元件的方法流程图。

图18到图29是根据本公开的一实施例显示半导体元件的制造流程的剖面示意图。

附图标记说明：

10：功能区域

20：倒角区域

30：外部电压源

40：外部信号感测元件

50：方法

99：切割线

100A：半导体元件

100B：半导体元件

100C：半导体元件

100D：半导体元件

100E：半导体元件

100F：半导体元件

100G：半导体元件

100H：半导体元件

100I：半导体元件

100J：半导体元件

101：基板

103：隔离层

201：第一裂缝检测结构

201C：第一裂缝检测结构

203：第一底部绝缘层

205：第一底部导电层

205C：第一底部导电层

207：第一填充层

209：第一顶部导电层

211：第一顶部绝缘层

213：第一沟槽

301：第二裂缝检测结构

303：第二底部绝缘层

305：第二底部导电层

307：第二填充层

309：第二沟槽

401：应力消散结构

401E：应力消散结构

401I：应力消散结构

401J：应力消散结构

403：虚设切换单元

405：虚设切换单元绝缘层

407：虚设切换单元底部导电层

409：虚设切换单元顶部导电层

411：虚设切换单元间隔物

413：虚设导电插塞

413E：虚设导电插塞

501：保护结构

505-1：第二保护结构

505G-1：第二保护结构

501E：保护结构

503：保护导电插塞

503E：保护导电插塞

503G-1：保护导电插塞

505：保护第一导电层

507：保护第一导电通孔

509：保护第二导电层

601：第一绝缘膜

603：第二绝缘膜

605：第三绝缘膜

607：第四绝缘膜

609：第五绝缘膜

611：第六绝缘膜

801：凹槽

701：掺杂区域

703：底部绝缘膜

705：第一掩模层

707：底部导电膜

709：第二掩模层

711：填充膜

999：裂缝

A’：线

D1：第一深度

D2：第二深度

D3：第三深度

S11：步骤

S13：步骤

S15：步骤

T1：第一厚度

T2：第二厚度

W：第三方向

W1：距离

X：第一方向

Y：第二方向

Z：方向

具体实施方式

以下公开提供许多不同的实施例或是例子来实行本公开实施例的不同部件。以下描述具体的元件及其排列的例子以简化本公开实施例。当然这些仅是例子且不该以此限定本公开实施例的范围。例如，在描述中提及第一个部件形成于第两个部件“之上”或“上”时，其可能包括第一个部件与第两个部件直接接触的实施例，也可能包括两者之间有其他部件形成而没有直接接触的实施例。另外，本公开可能在不同实施例中重复参照符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间的关系。

此外，其中用到与空间相关的用词，例如：“在……下方”、“下方”、“较低的”、“上方”、“较高的”、及其类似的用词为了便于描述附图中所示的一个元件或部件与另一个元件或部件之间的关系。这些空间关系词是用以涵盖附图所描绘的方位的外的使用中或操作中的元件的不同方位。元件可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。

应理解的是，当一个元件或层被称为“连接到”或“耦合到”另一个元件或层时，它可以是直接连接或耦合到另一个元件或层，或者可能存在中间元件或层。

应理解的是，尽管本文可以使用用语第一、第二等来描述各种元件，但是这些元件不应受到这些用语的限制。除非另有说明，否则这些用语仅用于区分一个元件与另一个元件。因此，例如，在不脱离本公开的启示的情况下，以下讨论的第一元件、第一组件或第一部分可以被称为第二元件、第二组件或第二部分。

除非上下文另外指出，否则本文在提及方位、布局、位置、形状、尺寸、数量或其他量度时所使用像是“相同”、“相等”、“平面”或“共平面”的用语不一定表示完全相同的方位、布局、位置、形状、尺寸、数量或其他量度，而是旨在涵盖在例如由于制造工艺而产生的在可接受变化范围内几乎相同的方位、布局、位置、形状、尺寸、数量或其他量度。本文中可以使用用语“实质上(substantially)”来反映此含义。举例而言，被描述为“实质上相同”、“实质上相等”或“实质上平面”的项目可以正好相同、相等或平面，或者在例如由于制造工艺而产生的在可接受变化范围内可相同、相等或平面。

在本公开中，半导体元件通常是指可以通过利用半导体特性而起作用的元件，且电光元件、发光显示元件、半导体电路、和电子元件都包括在半导体元件的类别中。

应注意的是，在本公开的描述中，上方(above)或上(up)对应于方向Z的箭头方向，下方(below)或下(down)对应于相反于方向Z的箭头方向。

形成集成电路元件的工艺可以包括用于将晶片切割成多个芯片的晶粒切割工艺(die sawing process)。在晶粒切割工艺期间，锯片可沿切割线(scribe line)切割一晶片以物理性分离该晶片。

图1是根据本公开的一实施例显示一半导体元件100A的俯视示意图。图2是根据本公开的一实施例显示该半导体元件100A的放大俯视示意图。图3是沿着图2中的线A-A’所绘制的剖面示意图。

参照图1和图2，在所示的实施例中，半导体元件100A可以是在切割工艺的前的单一芯片。多个切割线99可分别沿着第一方向X和垂直于第一方向X的第二方向Y延伸以定义半导体元件100A的边缘。换句话说，所述多个切割线99可定义半导体元件100A的形状。在所示的实施例中，半导体元件100A可以具有正方形形状。从俯视图的角度来看，半导体元件100A可以包括功能区域10、多个倒角(chamfer)区域20、第一裂缝检测(crack-detecting)结构201、第二裂缝检测结构301、多个应力消散(stress-dissipating)结构401、和一保护结构501。

参照图1和图2，在所示的实施例中，功能区域10可以位于半导体元件100A的中心。多个逻辑元件和多个存储元件可以设置在功能区域10。第一裂缝检测结构201可以围绕第二裂缝检测结构301。所述多个倒角区域20可以位于半导体元件100A的角落处。在所示的实施例中，所述多个倒角区域20可以位于第一裂缝检测结构201的四个角落。具体地，第一裂缝检测结构201和第二裂缝检测结构301的每一个角落部分可以被实施为倒角形状；亦即，第一裂缝检测结构201和第二裂缝检测结构301可以具有八边形的形状。第一裂缝检测结构201和第二裂缝检测结构301可以电性耦合到外部信号感测元件，以确定在半导体元件100A中是否存在裂缝。

参照图1和图2，在所示的实施例中，所述多个应力消散结构401可以位于所述多个倒角区域20处。保护结构501可以具有正方形形状，并且围绕第一裂缝检测结构201和所述多个倒角区域20。所述多个倒角区域20可以位于第一裂缝检测结构201和保护结构501之间。也就是说，所述多个倒角区域20的形状或区域可以由第一裂缝检测结构201和保护结构501来定义。保护结构501可以位于所述多个切割线99旁。

参照图1和图2，在所示的实施例中，所述多个应力消散结构401可以位于第一裂缝检测结构201旁。从俯视图的角度来看，所述多个应力消散结构401中的每一个可以具有矩形形状。所述多个应力消散结构401可以沿着第一方向X延伸并且可以与彼此分离。所述多个应力消散结构401的长度可以沿着第二方向Y按序地减小。所述多个应力消散结构401的相邻对可以沿着第二方向Y相隔距离W1。所述多个应力消散结构401的宽度可以相同。

参照图3，在所示的实施例中，从剖面图的角度来看，半导体元件100A可以包括基板101、隔离层103、第一裂缝检测结构201、第二裂缝检测结构301、所述多个应力消散结构401(在图3的剖面图中只显示出一个)、和该保护结构501。基板101可以由例如硅、锗、硅锗、碳化硅、碳化硅锗、镓、砷化镓、砷化铟、磷化铟、或其他IV-IV、III-V或II-VI族半导体材料形成。基板101可以由例如绝缘材料形成，像是氧化硅、氮化硅、氮氧化硅(siliconoxynitride)、氧化氮化硅(silicon nitride oxide)、或经氟化物掺杂的硅酸盐。隔离层103可以设置在基板101中。隔离层103可以由例如绝缘材料形成，像是氧化硅、氮化硅、氮氧化硅、氧化氮化硅、或经氟化物掺杂的硅酸盐。隔离层103可以具有第一深度D1。

参照图3，在所示的实施例中，所述多个绝缘膜可以是堆叠的膜，包括从底部到顶部的第一绝缘膜601、第二绝缘膜603、第三绝缘膜605、第四绝缘膜607、第五绝缘膜609、和第六绝缘膜611。所述多个绝缘膜可以由例如氮化硅、氧化硅、氮氧化硅、可流动氧化物(flowable oxide)、东燃硅氮烷(tonen silazen)、未经掺杂的硅玻璃、硼硅玻璃(borosilica glass)、磷硅玻璃(phosphosilica glass)、硼磷硅玻璃(borophosphosilicaglass)、等离子体增强四乙氧基硅烷(plasma-enhanced tetra-ethyl orthosilicate)、硅氟玻璃(fluoride silicate glass)、掺杂碳的氧化硅(carbon-doped silicon oxide)、干凝胶(xerogel)、气凝胶(aerogel)、非晶氟化碳(amorphous fluorinated carbon)、有机硅酸盐玻璃(organo silicate glass)、聚对二甲苯(parylene)、双苯并环丁烯(bis-benzocyclobutenes)、聚酰亚胺(polyimide)、多孔聚合物材料、或前述的组合形成，但不限于此。

应注意的是，在本公开中，氮氧化硅是指包含硅、氮和氧并且其中氧的比例大于氮的比例的物质。氧化氮化硅是指含有硅、氧和氮并且其中氮的比例大于氧的比例的物质。

参照图3，在所示的实施例中，第一裂缝检测结构201可以设置在基板101中。第一裂缝检测结构201可以具有第二深度D2。第一裂缝检测结构201的第二深度D2可以大于隔离层103的第一深度D1。第一裂缝检测结构201可以包括第一绝缘堆叠、第一底部导电层205、和第一填充层207。第一绝缘堆叠可以向内地位于基板101中。第一绝缘堆叠可以具有第一厚度T1。第一绝缘堆叠可以包括第一底部绝缘层203。第一底部绝缘层203可以向内地位于基板101中且具有相同的第一厚度T1。第一厚度T1可以介于大约0.5nm到大约5.0nm之间。优选地，第一厚度T1可以介于大约0.5nm到大约2.5nm之间。应注意的是，可以根据情况将第一厚度T1设定为任意范围。

第一底部绝缘层203可以由例如介电常数为大约4.0或更大的绝缘材料形成。(除非另有说明，否则此处提到的所有介电常数都是相对于真空的。)介电常数为大约4.0或更大的绝缘材料可以是氧化铪、氧化锆铪、氧化镧铪、氧化硅铪、氧化钽铪、氧化钛铪、氧化锆、氧化铝、氧化硅铝、氧化钛、五氧化二钽(tantalum pentoxide)、氧化镧、氧化硅镧、钛酸锶、铝酸镧、氧化钇、三氧化镓(III)、氧化镓钆(gadolinium gallium oxide)、钛酸锆铅、钛酸钡、钛酸锶钡、锆酸钡、或前述的混合物。可选地，在另一实施例中，绝缘材料可以是氧化硅、氮化硅、氮氧化硅、氧化氮化硅、或其类似材料。

参照图3，在所示的实施例中，第一底部导电层205可以设置在第一底部绝缘层203上。第一底部导电层205可以具有介于大约10nm到大约200nm的厚度。优选地，第一底部导电层205的厚度可以介于大约10nm到100nm之间。第一底部导电层205可以由例如铝、银、钛、氮化钛、钛铝、碳化钛铝(titanium carbide aluminum)、氮化钛铝(titanium nitridealuminum)、钛硅铝、氮化钽、碳化钽、氮化钽硅、锰、锆、或氮化钨形成。第一填充层207可以设置在第一底部导电层205上。第一填充层207的顶表面可以与基板101的顶表面齐平。第一填充层207可以由例如钨或铝形成。

参照图3，在所示的实施例中，第二裂缝检测结构301可以设置在基板101中且相邻第一裂缝检测结构201。第二裂缝检测结构301可以具有第三深度D3。第三深度D3可以大于隔离层103的第一深度D1。在所示的实施例中，第二裂缝检测结构301的第三深度D3可以与第一裂缝检测结构201的第二深度D2相同。可选地，在另一实施例中，第二裂缝检测结构301的第三深度D3可以不同于第一裂缝检测结构201的第二深度D2。

参照图3，在所示的实施例中，第二裂缝检测结构301可以包括第二绝缘堆叠、第二底部导电层305、和第二填充层307。第二绝缘堆叠可以向内地设置在基板101中且相邻第一绝缘堆叠。第二绝缘堆叠可以具有第二厚度T2。在所示的实施例中，第二厚度T2可以与第一厚度T1相同。第二绝缘堆叠可以包括第二底部绝缘层303。第二底部绝缘层303可以向内地设置在在基板101中且具有相同的第二厚度T2。第二底部绝缘层303可以由与第一底部绝缘层203相同的材料形成，但不限于此。

参照图3，在所示的实施例中，第二底部导电层305可以设置在第二底部绝缘层303上。第二底部导电层305可以与第一底部导电层205具有相同的厚度，但不限于此。第二底部导电层305可以由与第一底部导电层205相同的材料形成，但不限于此。第二填充层307可以设置在第二底部导电层305上。第二填充层307的顶表面可以与基板101的顶表面齐平。第二填充层307可以由与第一填充层207相同的材料形成，但不限于此。

参照图3，在所示的实施例中，所述多个应力消散结构401中的每一个可以包括虚设切换单元403和虚设导电插塞413。虚设切换单元403可以设置在基板101上和第一绝缘膜601中。虚设导电插塞413可以设置在虚设切换单元403上以及第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601中。虚设切换单元403可以包括虚设切换单元绝缘层405、虚设切换单元底部导电层407、虚设切换单元顶部导电层409、和多个虚设切换单元间隔物411。

参照图3，在所示的实施例中，虚设切换单元绝缘层405可以设置在基板101上和第一绝缘膜601中。虚设切换单元绝缘层405可以由与第一底部绝缘层203相同的材料形成，但不限于此。虚设切换单元底部导电层407可以设置于虚设切换单元绝缘层405上和第一绝缘膜601中。虚设切换单元底部导电层407可以由例如经掺杂的多晶硅形成。所述多个虚设切换单元间隔物411可以附接到虚设切换单元绝缘层405的侧壁和虚设切换单元底部导电层407的侧壁。所述多个虚设切换单元间隔物411可以由例如多晶硅、氧化硅、或氮化硅形成。虚设切换单元顶部导电层409可以设置于虚设切换单元底部导电层407上和所述多个虚设切换单元间隔物411中。虚设切换单元顶部导电层409可以由例如金属硅化物形成。金属硅化物可以是硅化镍、硅化铂、硅化钛、硅化钼、硅化钴、硅化钽、硅化钨、或其类似材料。

参照图3，在所示的实施例中，虚设导电插塞413可以设置于虚设切换单元顶部导电层409上并且延伸穿过第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601。虚设导电插塞413可以由例如经掺杂的多晶硅、钛、氮化钛、钽、氮化钽、钨、铜、铝、或铝合金形成。虚设导电插塞413的侧壁可以是平坦的。

在切割工艺期间，由沿着第一方向X的切割工艺而产生的应力和由沿着第二方向Y的切割工艺而产生的应力可能会累积在半导体元件100A的角落部分中。因此，半导体元件100A的角落部分可能会比半导体元件100A的其他部分更频繁地出现裂缝。由于位于所述多个倒角区域20的所述多个应力消散结构401的存在，所以累积在半导体元件100A的角落部分中的应力可被消散。因此，可以提高半导体元件的可靠性。另外，所述多个应力消散结构401可以降低在制造半导体元件100A的蚀刻工艺期间的负载效应(loading effect)。

参照图3，在所示的实施例中，保护结构501可以设置在所述多个绝缘膜的中并且可以包括保护导电插塞503、保护第一导电层505、保护第一导电通孔(via)507、和保护第二导电层509。保护导电插塞503可以设置在基板101上和所述多个应力消散结构401旁。保护导电插塞503可以被设置为延伸穿过第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601。保护导电插塞503的顶表面可以与虚设导电插塞413的顶表面齐平。保护导电插塞503可以由与虚设导电插塞413相同的材料形成，但不限于此。

参照图3，在所示的实施例中，保护第一导电层505可以设置在保护导电插塞503上和第四绝缘膜607中。保护第一导电层505可以由与虚设导电插塞413相同的材料形成，但不限于此。保护第一导电通孔507可以设置在保护第一导电层505上和第五绝缘膜609中。保护第一导电通孔507可以由与虚设导电插塞413相同的材料形成，但不限于此。保护第二导电层509可以设置在保护第一导电通孔507上和第六绝缘膜611中。保护第二导电层509可以由与虚设导电插塞413相同的材料形成，但不限于此。

参照图3，在所示的实施例中，保护第二导电层509和保护第一导电层505的宽度可以大于保护导电插塞503或保护第一导电通孔507的宽度。因此，与保护第一导电通孔507或保护导电插塞503相比，保护第二导电层509或保护第一导电层505可以具有突出的部分。保护结构501可以用作物理缓冲器，其使得在像是切割工艺、打线工艺(wire bondingprocess)、焊接工艺的工艺期间或在严格的环境测试过程中所引起的能量或应力得以消散。

图4是根据本公开的一实施例显示包括裂缝999的半导体元件100A的剖面示意图。图5是根据本公开的一实施例显示具有裂缝999的半导体元件的电路示意图。半导体元件电性耦合到外部电压源30和外部信号感测元件40。

参照图3至图5，外部信号感测元件40可以通过第一填充层207电性耦合到第一裂缝检测结构201。外部信号感测元件40可以是电流检测器或阻抗检测器。外部电压源30的一端可以通过外部信号感测元件40电性耦合到第一裂缝检测结构201。外部电压源30的另一端可以通过第二填充层307电性耦合到第二裂缝检测结构301。在没有裂缝的情况下，如图3所示，第一裂缝检测结构201和第二裂缝检测结构301可以通过第一底部绝缘层203和第二底部绝缘层303电性绝缘。因此，无法从外部信号感测元件40读取信号。

图6到图9是根据本公开的其他实施例显示半导体元件100B、100C、100D和100E的剖面示意图。

参照图6，半导体元件100B可包括多个掺杂区域701。所述多个掺杂区域701可以与第一裂缝检测结构201和第二裂缝检测结构301相邻地设置。具体地，所述多个掺杂区域701可分别对应地设置于第一裂缝检测结构201和第二裂缝检测结构301之间、第一裂缝检测结构201和隔离层103之间、以及第二裂缝检测结构301和隔离层103之间。所述多个掺杂区域701可以掺杂有像是磷、砷、硼、或锑的掺杂剂。

参照图7，在半导体元件100C中，第一裂缝检测结构201C可以包括第一顶部导电层209。第一顶部导电层209可以设置在第一底部导电层205C和第一填充层207之间。第一底部导电层205C可以具有介于大约10埃和大约100埃的厚度。第一底部导电层205C可以由例如氮化钛、氮化钽、碳化钽、氮化钨、或钌形成。第一顶部导电层209可以具有介于大约10埃到大约200埃的厚度。优选地，第一顶部导电层209的厚度可以介于大约10埃到大约100埃。第一顶部导电层209可以由例如铝、银、钛、氮化钛、钛铝、碳化钛铝、氮化钛铝、钛硅铝、氮化钽、碳化钽、氮化钽硅、锰、锆、或氮化钨形成。

参照图8，在半导体元件100D中，第一绝缘堆叠的第一厚度T1可以大于第二绝缘堆叠的第二厚度T2。第一绝缘堆叠可以包括第一底部绝缘层203和第一顶部绝缘层211。第一底部绝缘层203可以向内地设置在基板101中。第一顶部绝缘层211可以设置在第一底部绝缘层上203上。第一底部导电层205可以设置在第一顶部绝缘层211上。第一顶部绝缘层211的厚度可以介于大约0.1nm到大约2.0nm之间。优选地，第一顶部绝缘层211的厚度可以介于大约0.5nm到大约1.5nm之间。应注意的是，可以根据情况将第一顶部绝缘层211的厚度设定为任意范围。第一顶部绝缘层211可以由例如介电常数为大约4.0或更大的绝缘材料形成。可选地，在另一实施例中，第一顶部绝缘层211可以由例如氧化硅、氮化硅、氮氧化硅、氧化氮化硅、或其类似材料形成。

参照图9，在半导体元件100E中，所述多个应力消散结构401E中的每一个可以只包括设置在基板101上的虚设导电插塞413E。虚设导电插塞413E可以被设置为延伸穿过第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601。形成只包括虚设导电插塞413E的所述多个应力消散结构401E可以降低半导体元件100E的工艺复杂性。保护结构501E可以只包括设置在基板101上的保护导电插塞503E。保护导电插塞503E可以被设置为延伸穿过穿过第六绝缘膜611、第五绝缘膜609、第四绝缘膜607、第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601。保护导电插塞503E的侧壁可以是平坦的。保护导电插塞503E的平坦侧壁可以不具有如图3所示源自设置在保护结构501的侧壁上的突出部分的异质材料粘附界面。因此，具有平坦侧壁的保护结构501E可以更有效地阻挡传播的裂缝。

图10是根据本公开的另一实施例显示一半导体元件100F的放大俯视示意图。图11是沿着图10中的线A-A’所绘制的剖面示意图。

参照图10和图11，半导体元件100F可以具有一凹槽801。从俯视图的角度来看，凹槽801可以具有正方形轮廓，并且从俯视图的角度来看，凹槽801可以围绕第一裂缝检测结构201和所述多个倒角区域20。凹槽801可以设置在基板101上以及所述多个应力消散结构401和保护结构501之间。凹槽801可以被设置为穿过第六绝缘膜611、第五绝缘膜609、第四绝缘膜607、第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601。凹槽801可以阻止裂缝朝向功能区域10扩散或是减少裂缝的应力，特别是侧向应力。

图12是根据本公开的另一实施例显示一半导体元件100G的放大俯视示意图。图13是沿着图12中的线A-A’所绘制的剖面示意图。

参照图12和图13，半导体元件100G可以包括第二保护结构501-1。从俯视图的角度来看，第二保护结构501-1可以具有正方形轮廓，并且从俯视图的角度来看，第二保护结构501-1可以围绕第一裂缝检测结构201和所述多个倒角区域20。第二保护结构501-1可以设置在基板101上以及所述多个应力消散结构401和保护结构501之间。第二保护结构501-1可以具有与保护结构501相似的结构。

图14是根据本公开的另一实施例显示一半导体元件100H的剖面示意图。

参照图14并比较参照图13，在半导体元件100H中，相较于保护结构501，第二保护结构501G-1可以具有不同的结构。第二保护结构501G-1可以包括保护导电插塞503G-1。保护导电插塞503G-1可以设置在基板101上并延伸穿过第六绝缘膜611、第五绝缘膜609、第四绝缘膜607、第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601。保护导电插塞503G-1的侧壁可以是平坦的。

图15和图16是根据本公开的其他实施例显示半导体元件100I和100J的放大俯视示意图。

参照图15，所述多个应力消散结构401I可以具有一致的形状和尺寸。在所示的实施例中，形状可以是矩形。换句话说，所述多个应力消散结构401I的宽度或长度可以相同。所述多个应力消散结构401I可以与彼此分离，并且可以分别沿着第一方向X和第二方向Y设置。沿着第一方向X，任意两个相邻的应力消散结构401I之间的距离可以是相同的。

参照图16，从俯视图的角度来看，所述多个应力消散结构401J中的每一个可以具有矩形形状。所述多个应力消散结构401J可以沿着相对于第一方向X和第二方向Y呈对角的第三方向W延伸。所述多个应力消散结构401J的长度可以沿着垂直于第三方向W的第四方向按序地增加。

图17是根据本公开的一实施例显示制造半导体元件100A的方法50流程图。图18到图29是根据本公开的一实施例显示半导体元件100A的制造流程的剖面示意图。

参照图17和图18，于步骤S11，在所示的实施例中，可以提供一基板101并形成隔离层103、第一沟槽213、和第二沟槽309于基板101中。可以进行光刻工艺和随后使用硬掩模的蚀刻工艺来形成隔离层103于基板101中。第一沟槽213和第二沟槽309可以与彼此相邻地形成。

参照图17和图19至图25，于步骤S13中，在所示的实施例中，可以分别对应地形成第一裂缝检测结构201和第二裂缝检测结构301于第一沟槽213和第二沟槽309中。参照图19，可以沉积底部绝缘膜703于基板101、第一沟槽213、和第二沟槽309之上。底部绝缘膜703可以具有介于大约0.5nm到大约5.0nm的厚度。底部绝缘膜703可以由例如介电常数为大约4.0或更大的绝缘材料形成。

参照图20，可以形成第一掩模层705于基板101之上以覆盖第一沟槽213和第二沟槽309。参照图21，可以进行像是非等向性(anisotropic)干蚀刻工艺的蚀刻工艺以移除部分的底部绝缘膜703。在蚀刻工艺之后，可以移除第一掩模层705。可以按序地形成底部导电膜707以覆盖基板101和底部绝缘膜703的顶表面。底部导电膜707可以由例如铝、银、钛、氮化钛、钛铝、碳化钛铝、氮化钛铝、钛硅铝、氮化钽、碳化钽、氮化钽硅、锰、锆、或氮化钨形成。

参照图22，可以形成第二掩模层709于基板101之上以覆盖第一沟槽213和第二沟槽309。参照图23，可以进行像是非等向性干蚀刻工艺的蚀刻工艺以移除部分的底部导电膜707。在蚀刻工艺之后，可以移除第二掩模层709。参照图24，可以按序地形成填充膜711以覆盖基板101和底部导电膜707的顶表面。填充膜711可以由例如钨或铝形成。

参照图25，可以进行像是化学机械研磨(chemical mechanical polishing)的类的平坦化工艺以同时形成第一裂缝检测结构201和第二裂缝检测结构301。在平坦化工艺之后，底部绝缘膜703可以转变成第一底部绝缘层203和第二底部绝缘层303。底部导电膜707可以转变成第一底部导电层205和第二底部导电层305。填充膜711可以转变成第一填充层207和第二填充层307。第一底部绝缘层203、第一底部导电层205、和第一填充层207一起形成第一裂缝检测结构201。第二底部绝缘层303、第二底部导电层305、和第二填充层307一起形成第二裂缝检测结构301。

参照图17和图26到图29，于步骤S15，在所示的实施例中，可以形成应力消散结构401和保护结构501于基板101上和第一裂缝检测结构201旁。参照图26，可以形成虚设切换单元403于基板101上和第一裂缝检测结构201旁。虚设切换单元403可以包括虚设切换单元绝缘层405、虚设切换单元底部导电层407、虚设切换单元顶部导电层409、和多个虚设切换单元间隔物411。可以形成虚设切换单元绝缘层405于基板101上。可以形成虚设切换单元底部导电层407于虚设切换单元绝缘层405上。所述多个虚设切换单元间隔物411的形成可以通过沉积绝缘层，接着进行蚀刻工艺以移除部分的绝缘层来同时形成附接到虚设切换单元绝缘层405和虚设切换单元底部导电层407的侧壁的所述多个虚设切换单元间隔物411。可以形成虚设切换单元顶部导电层409于虚设切换单元底部导电层407上。参照图27，可以按序形成第一绝缘膜601、第二绝缘膜603、和第三绝缘膜605于基板101上。可以在第三绝缘膜605之上进行像是化学机械研磨的平坦化工艺，为后续的处理步骤提供实质上平坦的表面。

参照图28，可以进行光刻工艺以定义虚设导线插塞413和保护导电插塞503的位置。在光刻工艺之后，可以进行像是非等向干蚀刻工艺的蚀刻工艺以形成沟槽于第三绝缘膜605、第二绝缘膜603、和第一绝缘膜601中。可以通过金属化工艺沉积导电材料至沟槽中。在金属化工艺之后，可以进行像是化学机械研磨的平坦化工艺以移除多余的材料，为后续的处理步骤提供实质上平坦的表面，并共形地形成虚设导线插塞413和保护导电插塞503。虚设导线插塞413和虚设切换单元403一起形成应力消散结构401。

参照图29，可以形成第四绝缘膜607于第三绝缘膜605上。可以通过例如镶嵌工艺来形成保护第一导电层505于保护导电插塞503上和第四绝缘膜607中。可以按序地形成第五绝缘膜609和第六绝缘膜611于第四绝缘膜607上。可以通过例如双镶嵌工艺分别对应地形成保护第二导电层509和保护第一导电通孔507于第六绝缘膜611和第五绝缘膜609中。保护导电插塞503、保护第一导电层505、保护第一导电通孔507、和保护第二导电层509一起形成保护结构501。

由于本公开的半导体元件的设计，可以在测试电特性的同时电性地检测裂缝，从而可以提高制造半导体元件的效率。半导体元件的电裂缝检测能力(electrical crack-detecting capacity)也可以用于检测潜在损坏，该潜在损坏难以通过目视检查来检测。另外，还可以以更高的一致性、更高的确定性、和更高的便利性来进行半导体元件的分类。再者，还可以省去目视检查的过程。其结果，本公开的半导体元件可以减少检查员的数量并缩短检查过程，从而大幅地降低成本。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或前述的组合替代上述的许多工艺。

再者，本公开的范围并不受限于说明书中该的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文该的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。