具有用于密封显示单元的保护层和封装层的显示设备

相关申请的交叉引用

本申请要求于2016年4月4日提交至韩国知识产权局的第10-2016-0041255号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体并入本文。

技术领域

本发明构思的示例性实施方式涉及具有用于密封显示单元的保护层和封装层的显示设备。

背景技术

近年来，平板显示设备已经由于诸如薄外形、轻质量及低功耗的良好特性变得受欢迎。

具有薄外形的柔性显示设备包括用于阻止来自外部的水分、氧等渗透的薄膜封装层。然而，当在薄膜封装层中出现缺陷(诸如，小裂纹)时，外部的水分和/或氧可能渗透至显示设备中，这可能引起暗斑和其它问题。

发明内容

根据本发明构思的示例性实施方式，显示设备包括衬底、显示单元以及封装层。显示单元布置在衬底之上，并且包括薄膜晶体管、电连接至薄膜晶体管的显示元件、保护层以及平坦化层。保护层和平坦化层布置在薄膜晶体管和显示元件之间。封装层密封显示单元。显示单元包括显示区和在显示区外部的非显示区。非显示区包括电压线。平坦化层包括将平坦化层分割成中心部分和外部部分的分割区域。分割区域围绕显示区。电压线部分地布置在分割区域中。保护层至少覆盖布置在分割区域中的电压线的侧部。

电压线可包括第一电压线和第二电压线，第一电压线和第二电压线被施加不同的电压。第一电压线包括布置成与显示区的一个侧部对应的第一主电压线和在第一方向上从第一主电压线伸出并且与分割区域相交的第一连接器。第二电压线包括第二主电压线和从第二主电压线伸出并且与分割区域相交的第二连接器。第二主电压线部分地围绕第一主电压线的一对端部和显示区的剩余区域。显示区的剩余区域是显示区中不与第一主电压线相邻的区域。第一连接器和第二连接器连接至焊盘。

第一连接器和第二连接器可彼此平行并且在与第一方向垂直的第二方向上彼此间隔开。保护层覆盖第一连接器的两个侧部和第二连接器的两个侧部。

保护层可连续地形成在第一连接器和第二连接器之间。

保护层可暴露第一连接器的上表面的至少一部分和第二连接器的上表面的至少一部分，以及封装层在分割区域中直接接触第一连接器的上表面的被暴露的部分和第二连接器的上表面的被暴露的部分。

第一连接器和第二连接器中的每一个可包括第一导电构件。第一导电构件具有堆叠结构，该堆叠结构包括包含钛的第一层、包含铝的第二层以及包含钛的第三层。

第一连接器和第二连接器中的每一个还可包括布置在第一导电构件之上的第二导电构件。第二导电构件具有与第一导电构件的堆叠结构基本上相同的堆叠结构。

保护层可包括覆盖第一导电构件的侧部的第一保护层和覆盖第二导电构件的侧部的第二保护层。

第一保护层和第二保护层可在第二导电构件外侧彼此接触。

第一保护层和第二保护层中的每一个可包括无机材料。

中心部分可与第二主电压线的内边缘重叠并接触第二主电压线的内边缘。

显示设备还可包括与第二主电压线的外边缘重叠并接触第二主电压线的外边缘的坝部分。坝部分位于分割区域中。

坝部分和平坦化层可包括基本上相同的材料。

封装层可包括至少一个有机层和至少一个无机层。至少一个有机层位于坝部分内侧。至少一个无机层延伸至外部部分外侧的区域。

显示元件可以是有机发光二极管，并且包括电连接至薄膜晶体管的第一电极、面对第一电极的第二电极以及在第一电极和第二电极之间的中间层。中间层包括有机发射层。

根据本发明构思的示例性实施方式，显示设备包括衬底、布置在衬底之上的缓冲层、显示单元、第一导电构件、形成在第一导电构件之上的第一保护层、形成在第一保护层之上的第一平坦化层、形成在第一平坦化层之上的第二导电构件、形成在第二导电构件之上的第二保护层以及形成在第二保护层之上的第二平坦化层。显示单元包括布置在缓冲层之上的驱动薄膜晶体管和开关薄膜晶体管。第一导电构件形成驱动薄膜晶体管和开关薄膜晶体管的源电极和漏电极。

显示单元还可包括具有第一电极和第二电极的存储电容器。存储电容器与驱动薄膜晶体管重叠。存储电容器的第一电极是驱动薄膜晶体管的栅电极。第二电极与第一电极重叠。

显示单元可包括显示区和在显示区外部的非显示区。显示设备的分割区域将第一平坦化层和第二平坦化层中的每一个分割成中心部分和外部部分。外部部分布置在非显示区中。第一导电构件和第二导电构件部分地布置在分割区域中。

显示设备还可包括布置在第二平坦化层之上的有机发光二极管(OLED)和形成在OLED之上的封装层。封装层密封显示单元，并且封装层在显示设备的分割区域中直接接触第二导电构件被暴露的部分。

在显示设备的分割区域中，第二导电构件可直接堆叠在第一导电构件的顶部上。第一导电构件和第二导电构件的侧部分别被第一保护层和第二保护层覆盖，留下第二导电构件的上部被暴露。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的以上和其它特征将变得显而易见且更清楚理解，附图中：

图1是根据本发明构思的示例性实施方式的显示设备的示意性平面图。

图2是根据本发明构思的示例性实施方式的图1的一个像素的等效电路的示例的电路图。

图3是根据本发明构思的示例性实施方式的沿图1的线I-I'截取的显示设备的示例的示意性剖视图。

图4是根据本发明构思的示例性实施方式的图1的显示设备的电压线和平坦化层的示意性平面图。

图5是根据本发明构思的示例性实施方式的沿图4的线II-II'截取的显示设备的示例的示意性剖视图。

图6是根据本发明构思的示例性实施方式的沿图4的线III-III'截取的显示设备的示例的示意性剖视图。

图7是根据本发明构思的示例性实施方式的图1的一个像素的等效电路的示例的电路图。

图8是根据本发明构思的示例性实施方式的沿图1的线IV-IV'截取的显示设备的示例的示意性剖视图。

图9是根据本发明构思的示例性实施方式的沿图4的线II-II'截取的显示设备的示例的示意性剖视图。

具体实施方式

在下文中，将参照附图更充分地描述本发明构思的示例性实施方式。全部附图中，相同的参考标记可指代相同的元件。

虽然如“第一”、“第二”等的这样的用语可用于描述各种部件，但这些部件可以不限于上述用语。上述用语仅用于将一个部件与另一部件区分开。例如，在不背离本发明构思的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。

本说明书中使用的用语仅仅用于描述特定的实施方式，并不旨在限制本发明。除非上下文中有清楚的不同含义，否则用于单数的表述包括复数的表述。在附图中，为了说明的方便和清晰，部件可能被夸大、省略或示意性地示出。换言之，附图中部件的尺寸和厚度不一定反映部件的真实的尺寸和厚度。

将理解的是，当层、区域或部件称为形成在另一层、区域或部件“上”或“下”时，其可直接地或间接地形成在该另一层、区域或部件上或下。例如，可存在介于中间的层、区域或部件。

如本文中所使用的，用语“和/或”包括相关的所列项中的一个或多个的任何和全部组合。当诸如“……中的至少一个”的表述在元件的列表之后时，修饰元件的整个列表，并不修饰列表中的单个元件。

本发明构思的示例性实施方式涉及能够使可能出现在封装层中的缺陷最小化的显示设备。

图1是根据本发明构思的示例性实施方式的显示设备的示意性平面图。图2是图1的一个像素的等效电路的示例的电路图。图3是沿图1的线I-I'截取的显示设备的示例的示意性剖视图。图4是图1的显示设备的电压线和平坦化层的示意性平面图。图5是沿图4的线II-II'截取的显示设备的示例的示意性剖视图。图6是沿图4的线III-III'截取的显示设备的示例的示意性剖视图。

参照图1至图6，根据本发明构思的示例性实施方式，平板显示设备10可包括衬底101、定位在衬底101之上的显示单元100以及密封显示单元100的封装层300。

衬底101可包括多种材料。衬底101可包括具有SiO

在图像在朝向衬底101的方向上实施的底部发射型显示设备中，衬底101需包括透明材料。然而，在图像在远离衬底101的方向上实施的顶部发射型显示设备中，衬底101不需包括透明材料。在这种情况下，衬底101可包括金属。当衬底101包括金属时，衬底101可包括钢、铬、锰、镍、钛、钼、不锈钢(SUS)、因瓦(invar)合金、因科镍(inconel)合金、科瓦(kovar)合金等。

显示单元100可布置在衬底101之上。显示单元100可包括显示区DA和非显示区NDA，其中，显示区DA中实施可被用户识别的图像，非显示区NDA在显示区DA外部。

多个像素P可布置在显示区DA中。多个像素P可定位在数据线DL和扫描线SL的相交处。向显示区DA内的显示元件100b等供应电力的电压线200可布置在非显示区NDA中。向供电设备或信号生成设备传送电信号的焊盘150可布置在非显示区NDA中。

参照图2，像素P可包括连接至扫描线SL和数据线DL的像素电路PC。可与图3的显示元件100b对应的有机发光二极管OLED可连接至像素电路PC。

像素电路PC可包括驱动薄膜晶体管T1、开关薄膜晶体管T2以及存储电容器Cst。开关薄膜晶体管T2可连接至扫描线SL和数据线DL，以及可根据通过扫描线SL输入的扫描信号Sn向驱动薄膜晶体管T1传送通过数据线DL输入的数据信号Dm。

存储电容器Cst可连接至开关薄膜晶体管T2和第一电压线210，以及可存储与从开关薄膜晶体管T2接收的电压和供应至第一电压线210的第一电源电压ELVDD之间的差异对应的电压。

驱动薄膜晶体管T1可连接至第一电压线210和存储电容器Cst，以及可控制从第一电压线210流动至有机发光二极管OLED的与存储在存储电容器Cst中的电压的值对应的驱动电流。然而，本发明构思不限于此。换言之，像素P可通过多种配置驱动。

以下将参照图3更详细地描述显示单元100的结构。为了便于描述，在图3中省略了图2的像素电路PC的开关薄膜晶体管T2和存储电容器Cst且仅示出了驱动薄膜晶体管T1。驱动薄膜晶体管T1称为薄膜晶体管100a。

缓冲层102可形成在衬底101之上。缓冲层102可为衬底101提供平坦的上表面，以及可阻止杂质或水分渗透至衬底101中。例如，缓冲层102可包括无机材料(例如，氧化硅、氮化硅、氮氧化硅、氧化铝、氮化铝、氧化钛、氮化钛等)或有机材料(例如，聚酰亚胺、聚酯、压克力等)。缓冲层102可具有这些材料的堆叠结构。

薄膜晶体管100a和电连接至薄膜晶体管100a的显示元件100b可定位在衬底101之上。

薄膜晶体管100a可包括有源层103、栅电极105、源电极107以及漏电极108。薄膜晶体管100a可以是顶栅型，其中有源层103、栅电极105、源电极107以及漏电极108顺序地形成。然而，本发明构思不限于此。可使用多种类型的薄膜晶体管(例如，底栅型薄膜晶体管)作为薄膜晶体管100a。

有源层103可包括半导体材料，例如，非晶硅或多晶硅。然而，本发明构思不限于此。有源层103可包括多种材料。根据本发明构思的示例性实施方式，有源层103可包括有机半导体材料等。根据本发明构思的示例性实施方式，有源层103可包括氧化物半导体材料。例如，有源层103可包括从12族、13族以及14族金属元素(例如，锌(Zn)、铟(In)、镓(Ga)、锡(Sn)、镉(Cd)、锗(Ge)或其组合)选择的材料的氧化物。

栅极绝缘层104可形成在有源层103之上。栅极绝缘层104可具有多层结构或单层结构，以及层(多个层)可包括诸如氧化硅和/或氮化硅等的无机材料。栅极绝缘层104可用于绝缘有源层103和栅电极105。栅极绝缘层104可不仅延伸至显示区DA，还可延伸至非显示区NDA的一部分。

栅电极105可形成在栅极绝缘层104之上。栅电极105可连接至向薄膜晶体管100a施加导通/截止信号的栅线。

栅电极105可包括低电阻金属材料。例如，栅电极105可在单层结构中或在多层结构中包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)或铜(Cu)中的至少一种。

层间绝缘层106可形成在栅电极105之上。层间绝缘层106可绝缘源电极107、漏电极108以及栅电极105。层间绝缘层106可不仅延伸至显示区DA，还可延伸至非显示区NDA的一部分。

层间绝缘层106可具有多层结构或单层结构，多层结构或单层结构具有包括无机材料的层(多个层)。例如，无机材料可包括氧化硅(SiO

可与第二电压线220对应的第一导电构件MP1可形成在层间绝缘层106之上。第一导电构件MP1可形成源电极107和漏电极108。源电极107和漏电极108可接触有源层103的区域。

源电极107和漏电极108中的每一个可在单层结构中或在多层结构中包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)或铜(Cu)中的至少一种。例如，源电极107和漏电极108可具有钛(Ti)、铝(Al)以及钛(Ti)的三层堆叠结构。

保护层PVX和平坦化层109可形成在薄膜晶体管100a之上。保护层PVX可保护薄膜晶体管100a在制造过程期间不受杂质影响，并且可包括无机材料，例如，氧化硅、氮化硅、氮氧化硅等中的至少一种。

薄膜晶体管100a可能产生导致粗糙表面的台阶。平坦化层109可通过使上表面平坦来消除由薄膜晶体管100a引起的台阶，从而防止由于下部的参差而在显示元件100b中出现缺陷。平坦化层109可具有单层结构或多层结构，单层结构或多层结构具有包括有机材料的层(多个层)。有机材料可包括商用聚合物，例如，聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)、具有苯酚基团的聚合物衍生物、丙烯酰基聚合物、酰亚胺基聚合物、丙烯醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物、其混合物等。平坦化层109可以是无机绝缘层和有机绝缘层的复合堆叠。

平坦化层109可包括分割区域V，分割区域V在非显示区NDA中并且围绕显示区DA。分割区域V可以是平坦化层109从其去除的区域，并且可防止外部水分沿平坦化层109渗透至显示区DA中。由于分割区域V，平坦化层109可分成中心部分109a和外部部分109b。中心部分109a的区域可大于显示区DA的区域。

显示元件100b可布置在平坦化层109之上。显示元件100b可例如是有机发光二极管OLED，该有机发光二极管OLED包括第一电极111、面对第一电极111的第二电极113以及介于第一电极111和第二电极113之间的中间层112。

第一电极111可形成在平坦化层109之上，以及可电连接至薄膜晶体管100a。第一电极111可具有多种形状。例如，第一电极111可被图案化成具有岛状。

第一电极111可例如是反射电极。例如，第一电极111可包括反射层(例如，银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物)和形成在反射层之上的透明或半透明电极层。透明或半透明电极层可包括从由铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In

第二电极113可例如是透明或半透明电极。第二电极113可包括具有小功函数的金属薄膜，并且金属可包括Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg或其组合。辅助电极层或总线电极可包括诸如ITO、IZO、ZnO或In

本示例性实施方式的显示单元100不限于顶部发射型。显示单元100可以是底部发射型，其中，由有机发射层发出的光朝衬底101发出。在这种情况下，第一电极111可以是透明或半透明电极，以及第二电极113可以是反射电极。可替代地，显示单元100可以是在两个方向上(例如，从显示单元100的顶部表面和底部表面)发光的双发射型。

像素限定层119可包括绝缘材料，以及可形成在第一电极111之上。通过利用诸如旋涂的方法，像素限定层119可包括从由聚酰亚胺、聚酰胺(PA)、压克力树脂、苯并环丁烯(BCB)以及酚醛树脂组成的组选择的一种或多种有机绝缘材料。像素限定层119可暴露第一电极111的预定区域。包括有机发射层的中间层112可定位在第一电极111的被暴露的区域中。换言之，像素限定层119可限定有机发光二极管OLED设备的像素区域。

中间层112中包括的有机发射层可包括低分子有机材料或高分子有机材料。中间层112除包括有机发射层之外，可选择性地包括诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)、电子注入层(EIL)等的功能层。

电压线200和分割区域V可布置在非显示区NDA中。电压线200可至少部分地布置在分割区域V中。换言之，电压线200可部分地暴露在分割区域V中。

电压线200可包括第一电压线210和第二电压线220。例如，第一电压线210可以是用于第一电源电压ELVDD的电压线，以及第二电压线220可以是用于第二电源电压ELVSS的电压线。第二电压线220可连接至第二电极113。图3示出了第二电压线220和第二电极113经由布线116彼此连接的示例，但本发明构思不限于此。例如，第二电压线220和第二电极113可彼此直接地连接。

第一电压线210可包括布置成与显示区DA的一个侧部对应的第一主电压线212和第一连接器214。例如，当显示区DA是矩形形状时，第一主电压线212可布置成与显示区DA的一个侧部对应。换言之，第一主电压线212中的一部分可与显示区DA的一个侧部平行，并且可具有大于显示区DA的一个侧部的长度的长度。显示区DA的与第一主电压线212对应的一个侧部可以是与焊盘150相邻的侧部。

第一连接器214可在第一方向从第一主电压线212伸出以与分割区域V相交。就此而言，第一方向可以是从显示区DA朝焊盘150的方向。第一连接器214可连接至焊盘150。第一主电压线212可被中心部分109a覆盖。第一连接器214可暴露在分割区域V中。

第二电压线220可包括第二主电压线222和第二连接器224。第二主电压线222可围绕第一主电压线212的两端和显示区DA的剩余区域(不包括显示区DA的与第一主电压线212对应的一个侧部)。第二连接器224可在第一方向上从第二主电压线222伸出以与分割区域V相交。第二连接器224可连接至焊盘150并且可暴露在分割区域V中。

电压线200可包括第一导电构件MP1。第一导电构件MP1可包括与源电极107和漏电极108相同的材料。例如，电压线200可具有包括钛(Ti)的第一层200a、包括铝(Al)的第二层200b以及包括钛(Ti)的第三层200c的堆叠结构。就此而言，由于铝(Al)具有比钛(Ti)更高的蚀刻速率，所以当在处理过程(例如，使第一电极111图案化的过程)期间电压线200的侧部暴露在分割区域V中时，可能出现第二层200b的过度蚀刻，在第三层200c中可能出现缺陷，以及电压线200的台阶覆盖可能劣化。照此，可能产生损坏，例如，分割区域V中的接触电压线200的封装层300中的裂纹。为了防止这种损坏，暴露在分割区域V中的电压线200的侧部可被保护层PVX覆盖。当保护层PVX未形成在薄膜晶体管100a之上时，保护层PVX可形成为覆盖电压线200的被暴露的侧部。

例如，如图5中所示，可被分割区域V暴露的第二连接器224的两个侧部可被保护层PVX覆盖，防止包括铝的第二层200b暴露于蚀刻环境。因此，可提高第二连接器224的台阶覆盖，防止接触第二连接器224的封装层300被损坏。类似地，第一连接器214的两个侧部可被保护层PVX覆盖。

保护层PVX可暴露第一连接器214的上表面和第二连接器224的上表面。暴露在分割区域V中的第一连接器214的上表面和第二连接器224的上表面可直接接触封装层300。如图6中所示，第一连接器214和第二连接器224可彼此平行，以及可在与第一方向垂直的第二方向上彼此间隔开。就此而言，保护层PVX可连续地布置在第一连接器214和第二连接器224之间。

参照图3，坝部分109c可形成在分割区域V中。封装层300可包括用于密封显示单元100的有机层330。坝部分109c可在有机层330形成时阻止有机材料在衬底101的边缘方向上的流动，并且可防止有机层330的边缘尾部形成。

坝部分109c可接触第二主电压线222的外边缘并与第二主电压线222的外边缘重叠，以使得第二主电压线222的外表面可被覆盖。中心部分109a可接触第二主电压线222的内边缘并与第二主电压线222的内边缘重叠，以使得第二主电压线222的内表面可被覆盖。因此，这种布置可防止第二主电压线222的两个侧部暴露在蚀刻环境中。保护层PVX还可形成为覆盖第二主电压线222的两个侧部，以更好地防止第二主电压线222的两个侧部暴露在蚀刻环境中。

坝部分109c可形成在与平坦化层109相同的层上，以及可包括与平坦化层109相同的材料。然而，本发明构思不限于此。坝部分109c可包括两个或更多个层。例如，当坝部分109c具有双层结构时，下层可包括与平坦化层109相同的材料，以及上层可包括与像素限定层119相同的材料。可形成两个或更多个坝部分109c。当多个坝部分109c被形成时，多个坝部分109c的高度可随着其靠近衬底101的外部而增加。

封装层300可密封显示单元100以防止外部氧、水分等渗透至显示单元100中。封装层300可包括无机层310和无机层320，以及有机层330。无机层310、无机层320以及有机层330中的每一个可包括多个层。图3示出了封装层300包括两个无机层310和320(该两个无机层310和320与布置在两个无机层310和320之间的有机层330交替堆叠)的示例。然而，本发明构思不限于此。例如，封装层300还可包括交替布置的多个无机层和多个有机层。封装层300中的无机层和有机层的堆叠数量可变化。

有机层330可包括从由例如丙烯酰基树脂、甲基丙烯酰基树脂、聚异戊二烯、乙烯基树脂、环氧基树脂、氨基甲酸乙酯基树脂、纤维素基树脂以及二苯嵌苯基树脂组成的组选择的一种或多种材料。

无机层310和320可包括从由例如氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈以及氮氧化硅(SiON)组成的组选择的一种或多种材料。

如上所述，坝部分109c可在有机层330形成时阻止有机材料在衬底101的边缘方向上流动。照此，有机层330可定位在坝部分109c内侧。另一方面，无机层310和320可大于有机层330以使得无机层310和320可覆盖外部部分109b。如上所述，电压线200的暴露在分割区域V中的侧部可被保护层PVX覆盖，并且因此可改善台阶覆盖。因此，可防止在形成于上部中的无机层310和320中出现缺陷，这防止外部水分或氧渗透至平板显示设备10中，并且因此使缺陷(例如，暗斑)的出现最小化。

无机层310和320可延伸至外部部分109b的外侧，并且可在外部部分109b的外侧上彼此接触。无机层310和320中的至少一个可在外部部分109b的外侧上接触保护层PVX，从而防止外部水分通过侧部渗透并且提高封装层300的密封特性。

图7是根据本发明构思的示例性实施方式的图1的像素P的等效电路的示例的电路图。图8是根据本发明构思的示例性实施方式的沿图1的线IV-IV'截取的显示设备的示例的示意性剖视图。图9是根据本发明构思的示例性实施方式的沿图4的线II-II'截取的显示设备的示例的示意性剖视图。

参照图7，像素P可包括像素电路PC和显示元件。像素电路PC可包括例如多个薄膜晶体管T1至T7以及至少一个存储电容器Cst。像素电路PC可电连接至显示元件。显示元件可通过像素电路PC接收驱动电流以发光。显示元件可以是例如有机发光二极管OLED。图7仅示出了驱动像素P的电路的示例。换言之，有机发光二极管OLED可通过多种其它电路配置驱动。

多个薄膜晶体管T1至T7可包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、第一发射控制薄膜晶体管T5、第二发射控制薄膜晶体管T6以及第二初始化薄膜晶体管T7。

像素电路PC可包括第一扫描线SLn、第二扫描线SLn-1、第三扫描线SLn+1、发射控制线EL、数据线DL、第一电压线210以及初始化电压线VL，其中，第一扫描线SLn向开关薄膜晶体管T2和补偿薄膜晶体管T3传送第一扫描信号Sn，第二扫描线SLn-1向第一初始化薄膜晶体管T4传送第二扫描信号Sn-1，第三扫描线SLn+1向第二初始化薄膜晶体管T7传送第三扫描信号Sn+1，发射控制线EL向第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6传送发射控制信号En，数据线DL传送数据信号Dm，第一电压线210传送第一电源电压ELVDD，初始化电压线VL传送初始化驱动薄膜晶体管T1的初始化电压VINT。

驱动薄膜晶体管T1的漏电极可经由第二发射控制薄膜晶体管T6电连接至有机发光二极管OLED。驱动薄膜晶体管T1可根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且可向有机发光二极管OLED供应驱动电流。

开关薄膜晶体管T2的栅电极可连接至第一扫描线SLn。开关薄膜晶体管T2的源电极可连接至数据线DL。开关薄膜晶体管T2的漏电极可连接至驱动薄膜晶体管T1的源电极，以及可经由第一发射控制薄膜晶体管T5连接至第一电压线210。

开关薄膜晶体管T2可根据通过第一扫描线SLn接收的第一扫描信号Sn导通以执行向驱动薄膜晶体管T1的源电极传送从数据线DL接收的数据信号Dm的开关操作。

补偿薄膜晶体管T3的栅电极可连接至第一扫描线SLn。补偿薄膜晶体管T3的源电极可连接至驱动薄膜晶体管T1的漏电极，以及可经由第二发射控制薄膜晶体管T6连接至有机发光二极管OLED的第一电极111(如图8中所示)。补偿薄膜晶体管T3的漏电极可连接至存储电容器Cst的第一电极C1(如图8中所示)、第一初始化薄膜晶体管T4的源电极以及驱动薄膜晶体管T1的栅电极。补偿薄膜晶体管T3可根据通过第一扫描线SLn接收的第一扫描信号Sn导通，以连接驱动薄膜晶体管T1的栅电极和漏电极并二极管连接驱动薄膜晶体管T1。

第一初始化薄膜晶体管T4的栅电极可连接至第二扫描线SLn-1。第一初始化薄膜晶体管T4的漏电极可连接至初始化电压线VL。第一初始化薄膜晶体管T4的源电极可连接至存储电容器Cst的第一电极C1(如图8中所示)、补偿薄膜晶体管T3的漏电极以及驱动薄膜晶体管T1的栅电极。第一初始化薄膜晶体管T4可根据通过第二扫描线SLn-1接收的第二扫描信号Sn-1导通，以向驱动薄膜晶体管T1的栅电极传送来自初始化电压线VL的初始化电压VINT以及执行初始化驱动薄膜晶体管T1的栅电极的电压的初始化操作。

第一发射控制薄膜晶体管T5的栅电极可连接至发射控制线EL。第一发射控制薄膜晶体管T5的源电极可连接至第一电压线210。第一发射控制薄膜晶体管T5的漏电极可连接至驱动薄膜晶体管T1的源电极和开关薄膜晶体管T2的漏电极。

第二发射控制薄膜晶体管T6的栅电极可连接至发射控制线EL。第二发射控制薄膜晶体管T6的源电极可连接至驱动薄膜晶体管T1的漏电极和补偿薄膜晶体管T3的源电极。第二发射控制薄膜晶体管T6的漏电极可连接至有机发光二极管OLED的第一电极111(如图8中所示)。第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6可根据通过发射控制线EL接收的发射控制信号En同时导通，以使得第一电源电压ELVDD可被传送至有机发光二极管OLED以及驱动电流可流入有机发光二极管OLED中。

第二初始化薄膜晶体管T7的栅电极可连接至第三扫描线SLn+1。第二初始化薄膜晶体管T7的源电极可连接至有机发光二极管OLED的第一电极111(如图8中所示)。第二初始化薄膜晶体管T7的漏电极可连接至初始化电压线VL。第二初始化薄膜晶体管T7可根据通过第三扫描线SLn+1接收的第三扫描信号Sn+1导通，以初始化有机发光二极管OLED的第一电极111(如图8中所示)。

存储电容器Cst的第二电极C2(如图8中所示)可连接至第一电压线210。存储电容器Cst的第一电极C1(如图8中所示)可连接至驱动薄膜晶体管T1的栅电极、补偿薄膜晶体管T3的漏电极以及第一初始化薄膜晶体管T4的源电极。

有机发光二极管OLED的第二电极113(如图8中所示)可连接至第二电源电压ELVSS。有机发光二极管OLED可接收来自驱动薄膜晶体管T1的驱动电流以发光。

对于图8，为了便于描述，图8仅示出了像素电路PC中的第一薄膜晶体管T1、第二薄膜晶体管T2以及存储电容器Cst。

参照图8，缓冲层102可定位在衬底101之上。第一薄膜晶体管T1和第二薄膜晶体管T2可定位在缓冲层102之上。

第一薄膜晶体管T1可以是驱动薄膜晶体管，并且可包括有源层A1、栅电极G1、源电极S1以及漏电极D1。第二薄膜晶体管T2可以是开关薄膜晶体管，并且可包括有源层A2、栅电极G2、源电极S2以及漏电极D2。图8示出了这样的顶栅型的示例，其中，第一薄膜晶体管T1和第二薄膜晶体管T2的栅电极G1和G2分别布置在有源层A1和有源层A2之上且栅极绝缘层104在栅电极以及有源层之间。然而，本发明构思不限于此。例如，第一薄膜晶体管T1和第二薄膜晶体管T2可以是底栅型。

第一薄膜晶体管T1和第二薄膜晶体管T2的有源层A1和A2可包括非晶硅或多晶硅。根据本发明构思的示例性实施方式，有源层A1和A2可包括从由铟(In)、镓(Ga)、锡(Sn)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)以及锌(Zn)组成的组选择的一种或多种材料的氧化物。有源层A1和A2可包括掺杂有杂质的源区和漏区以及沟道区。

栅极绝缘层104可定位在有源层A1和A2之上。第一薄膜晶体管T1和第二薄膜晶体管T2的栅电极G1和G2可定位在栅极绝缘层104之上。第一薄膜晶体管T1的栅电极G1可构成存储电容器Cst的第一电极C1。

布置在栅电极G1和G2之上的第一层间绝缘层106a可包括无机材料(包括氧化物或氮化物)。存储电容器Cst的第二电极C2可在第一层间绝缘层106a之上定位成与第一电极C1重叠。如上所述，第一电极C1可以是与第一薄膜晶体管T1的栅电极G1相同的电极，并且因此存储电容器Cst可与第一薄膜晶体管T1重叠。

第二层间绝缘层106b可定位在第二电极C2之上。第一导电构件MP1可布置在第二层间绝缘层106b之上。第一导电构件MP1可形成第一薄膜晶体管T1和第二薄膜晶体管T2的源电极S1和S2以及漏电极D1和D2，以及数据线DL。第一导电构件MP1可具有包括钛的第一层、包括铝的第二层以及包括钛的第三层的堆叠结构。

第一保护层PVX1和第一平坦化层109(1)可形成在第一导电构件MP1之上。第一保护层PVX1和第一平坦化层109(1)可分别与参照图3描述的保护层PVX和平坦化层109基本上相同。第二导电构件MP2可形成在第一平坦化层109(1)之上。与第一导电构件MP1类似，第二导电构件MP2可具有包括钛的第一层、包括铝的第二层以及包括钛的第三层的堆叠结构。

第二导电构件MP2可至少布置在第一薄膜晶体管T1的栅电极G1和第一电极111之间，以减小在栅电极G1和第一电极111之间生成的寄生电容。

第二保护层PVX2和第二平坦化层109(2)可形成在第二导电构件MP2之上。第二保护层PVX2和第二平坦化层109(2)可分别与参照图3描述的保护层PVX和平坦化层109基本上相同。

有机发光二极管OLED可定位在第二平坦化层109(2)之上。有机发光二极管OLED可包括第一电极111、第二电极113以及布置在第一电极111和第二电极113之间的中间层112。

图3的分割区域V可将第一平坦化层109(1)和第二平坦化层109(2)分别分割成图3的中心部分109a和图3的外部部分109b。就此而言，至少第二保护层PVX2可连同第一平坦化层109(1)和第二平坦化层109(2)一起被分割区域V分割。

第一电极111可经由图7的第二发射控制薄膜晶体管T6电连接至第一薄膜晶体管T1的漏电极D1。第二电极113可电连接至图4的第二电压线220。

图4的电压线200可具有第一导电构件MP1和第二导电构件MP2的堆叠结构，从而减小图4的电压线200的电阻。图4的第一连接器214和第二连接器224的暴露在分割区域V中的侧部可被第一保护层PVX1和第二保护层PVX2覆盖，防止第一导电构件MP1和第二导电构件MP2的侧部暴露于蚀刻环境。当第一保护层PVX1和第二保护层PVX2未形成在第一导电构件MP1之上并且只有第一平坦化层109(1)和第二平坦化层109(2)形成时，第一保护层PVX1和第二保护层PVX2可仅形成在覆盖第一导电构件MP1和第二导电构件MP2的侧部的位置中。

例如，图4的第一连接器214和第二连接器224中包括的第一导电构件MP1的两个侧部可被第一保护层PVX1覆盖，以及图4的第一连接器214和第二连接器224中包括的第二导电构件MP2的两个侧部可被第二保护层PVX2覆盖。就此而言，第一保护层PVX1可暴露第一导电构件MP1的上表面，以及第二导电构件MP2可通过该被暴露的上表面接触第一导电构件MP1。第二保护层PVX2可形成为暴露第二导电构件MP2的上表面。第一保护层PVX1和第二保护层PVX2可在第二导电构件MP2的外侧上彼此接触。如图6中所示，第一保护层PVX1和第二保护层PVX2可连续地形成在图4的第一连接器214和第二连接器224之间。

如上所述，形成在第二电极113之上的封装层300可包括无机层310和320以及有机层330，以及可直接地在图4的分割区域V中接触第一连接器214和第二连接器224。就此而言，如上所述，图4的第一连接器214和第二连接器224的侧部可被第一保护层PVX1和第二保护层PVX2覆盖，并且因此可改善图4的第一连接器214和第二连接器224的台阶覆盖，从而防止缺陷在形成于上部中的无机层310和320中出现。因此，可防止外部水分或氧渗透至显示设备中，从而使缺陷(例如，暗斑等)的出现最小化。

如上所述，根据本发明构思的示例性实施方式，显示设备可使可能出现在封装层中的缺陷最小化，从而使缺陷(例如，暗斑等)的出现最小化。虽然已参照本发明构思的示例性实施方式示出并描述了本发明构思，但本领域普通技术人员将理解的是，在不背离所附权利要求所限定的本发明构思的精神和范围的情况下，可在形式和细节上作出多种改变。