DRAM及其形成方法

技术领域

本发明涉及存储器领域，尤其涉及一种DRAM及其形成方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

为了提高存储结构的集成度，动态随机存取存储器(DRAM)中的晶体管通常采用沟槽型的晶体管结构，沟槽型的晶体管的栅极与字线相连、漏区与位线相连、源区与电容器相连。

现有的动态随机存取存储器(DRAM)的沟槽型晶体管在形成栅极介电层的过程中会消耗衬底且栅极介电层的质量较差，存在开启电流下降的问题。

发明内容

本发明所要解决的技术问题是如何防止沟槽型晶体管存在开启电流下降。

为此，本发明提供了一种DRAM的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有的若干分立的有源区；

刻蚀所述有源区，在所述有源区中形成字线沟槽；

通过沉积工艺在所述字线沟槽的侧壁和底部表面形成氮化硅层；

将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层；

在所述氧化硅层上形成字线。

可选的，通过原位水汽生成氧化工艺或快速热氧化工艺将所述氮化硅层完全氧化为氧化硅层。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度大于字线沟槽底部的氧化硅层厚度。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度自上至下逐渐减小。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度与字线沟槽底部的氧化硅层的厚度之比为2:1-4:3。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度为8纳米-10纳米，所述字线沟槽底部的氧化硅层的厚度为5纳米-7纳米。

可选的，所述氧化硅层的形成过程为：通过原子层沉积工艺在所述字线沟槽的侧壁和底部表面形成氮化硅层，所述字线沟槽侧壁表面的氮化硅层的厚度大于所述字线沟槽底部的氮化硅厚度；通过原位水汽生成氧化工艺将所述氮化硅层完全氧化为氧化硅层，在所述字线沟槽的侧壁和底部表面形成氧化硅层，所述字线沟槽侧壁表面的氧化硅层的厚度大于所述字线沟槽底部的氧化硅层厚度。

可选的，所述字线沟槽侧壁表面的氮化硅层的厚度自上至下逐渐减小。

可选的，所述原子层沉积工艺包括硅源气体和氮源气体，所述硅源气体包括二氯硅烷(DCS)，所述氮源气体包括NH

可选的，原位水汽生成氧化工艺时反应腔室中通入氧气和氢气，氧气的流量是氢气的流量的10倍以上，反应腔室的温度为900℃-1300℃，反应腔室的压力为4torr-15torr。

可选的，所述若干有源区之间通过隔离层隔离。

可选的，每一个有源区中具有两个字线沟槽。

本发明还提供了一种DRAM，包括：

半导体衬底，所述半导体衬底上形成有的若干分立的有源区；

位于所述有源区中的字线沟槽；

位于所述字线沟槽侧壁和底部表面的氧化硅层，所述氧化硅层通过下述工艺形成：通过沉积工艺在所述字线沟槽的侧壁和底部表面形成氮化硅层；将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层；

位于所述氧化硅层上的字线。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度大于字线沟槽底部的氧化硅层厚度。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度自上至下逐渐减小。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度与字线沟槽底部的氧化硅层的厚度之比为2:1-4:3。

可选的，所述字线沟槽侧壁表面的氧化硅层的厚度为8纳米-10纳米，所述字线沟槽底部的氧化硅层的厚度为5纳米-7纳米。

可选的，所述若干有源区之间通过隔离层隔离。

可选的，每一个有源区中具有两个字线沟槽，相应的每一个有源区中具有两个字线。

与现有技术相比，本发明技术方案具有以下优点：

本发明的DRAM的形成方法，提供半导体衬底，所述半导体衬底上形成有的若干分立的有源区；刻蚀所述有源区，在所述有源区中形成字线沟槽；通过沉积工艺在所述字线沟槽的侧壁和底部表面形成氮化硅层；将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层；在所述氧化硅层上形成字线。通过形成氮化硅层，然后将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层，所述氧化硅层作为后续字线沟槽中形成的字线与有源区之间的字线氧化硅层，即形成的字线氧化硅层是通过将氮化硅层完全氧化获得，因而不会消耗字线沟槽两侧的源区和漏区中的硅，使得形成的氧化硅层的厚度由氮化硅层的厚度决定，保证了氧化硅层厚度的稳定，从而使得沟槽型的晶体管在同等开启电压下的开启电流不会减小，并能使得源区和漏区大小能保持不变。并且，这种方法，形成的字线氧化硅层质量会较好(具体的，相比于沉积工艺形成的氧化硅层致密性高，缺陷密度小，厚度更均匀，相比于氧化硅硅材料形成的氧化硅层致密性高，表面平整度高，表面粗糙度小，表面不存在颗粒缺陷)，能提高DRAM器件的可靠性和寿命。再次，将氮化硅层氧化为氧化硅时可能会有部分N元素残留，残留的N元素会形成SiON，SiON的介电常数高于氧化硅(SiO

进一步，所述字线沟槽侧壁表面的氮化硅层的厚度大于字线沟槽底部的氮化硅厚度，后续通过将氮化硅层完全氧化，在字线沟槽的侧壁和底部表面形成氧化硅层时，使得字线沟槽侧壁表面的氧化硅层的厚度大于字线沟槽底部的氧化硅层厚度。

进一步，所述字线沟槽侧壁表面的氧化硅层的厚度大于字线沟槽底部的氧化硅层厚度，后续在氧化硅表面形成字线后，在沟槽型晶体管工作时，使得靠近源区和漏区的电场会低一些，而靠近沟道区域的电场会高一些，形成电场差，减少栅诱导漏极泄漏电流(GIDL，gate-induced drain leakage)，从而进一步防止开启电流的减小，以使得沟槽型晶体管的性能进一步提升，从而进一步提高DRAM的性能。

本发明的DRAM器件，位于所述字线沟槽侧壁和底部表面的氧化硅层通过下述工艺形成：通过沉积工艺在所述字线沟槽的侧壁和底部表面形成氮化硅层；将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层。即形成的字线氧化硅层是通过将氮化硅层完全氧化获得，因而不会消耗字线沟槽两侧的源区和漏区中的硅，使得形成的氧化硅层的厚度由氮化硅层的厚度决定，保证了氧化硅层厚度的稳定，从而使得沟槽型的晶体管在同等开启电压下的开启电流不会减小，并能使得源区和漏区大小能保持不变。并且，这种方法，形成的字线氧化硅层质量会较好(具体的，相比于沉积工艺形成的氧化硅层致密性高，缺陷密度小，厚度更均匀，相比于氧化硅硅材料形成的氧化硅层致密性高，表面平整度高，表面粗糙度小，表面不存在颗粒缺陷)，能提高DRAM器件的可靠性和寿命。再次，将氮化硅层氧化为氧化硅时可能会有部分N元素残留，残留的N元素会形成SiON，SiON的介电常数高于氧化硅(SiO

附图说明

图1-图8为本发明实施例存储器形成过程的结构示意图。

具体实施方式

如背景技术所言，现有动态随机存取存储器(DRAM)的沟槽型晶体管存在开启电流下降的问题。

研究发现，现有形成沟槽型的晶体管结构的过程中，一般通过原子层沉积工艺(Atomic Layer Deposition，ALD)在半导体衬底中的字线沟槽的侧壁和底部形成字线氧化硅层，这种方式形成的字线氧化硅层的质量较差(具体表现为形成的氧化硅层的致密性不好，缺陷密度较高，粗糙度高)，后续再进行原位水汽生成氧化(In-Situ SteamGeneration，ISSG)时(进行ISSG的目的是使得字线沟槽侧壁和底部上形成的氧化层厚度变得均匀，缺陷减少)，H

为此，本发明提供了一种DRAM及其形成方法，其中所述DRAM的形成方法，包括提供半导体衬底，所述半导体衬底上形成有的若干分立的有源区；刻蚀所述有源区，在所述有源区中形成字线沟槽；通过沉积工艺在所述字线沟槽的侧壁和底部表面形成氮化硅层；将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层；在所述氧化硅层上形成字线。通过形成氮化硅层，然后将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层，所述氧化硅层作为后续字线沟槽中形成的字线与有源区之间的字线氧化硅层，即形成的字线氧化硅层是通过将氮化硅层完全氧化获得，因而不会消耗字线沟槽两侧的源区和漏区中的硅，使得形成的氧化硅层的厚度由氮化硅层的厚度决定，保证了氧化硅层厚度的稳定，从而使得沟槽型的晶体管在同等开启电压下的开启电流不会减小，并能使得源区和漏区大小能保持不变。并且，这种方法，形成的字线氧化硅层质量会较好(具体的，相比于沉积工艺形成的氧化硅层致密性高，缺陷密度小，厚度更均匀，相比于氧化硅硅材料形成的氧化硅层致密性高，表面平整度高，表面粗糙度小，表面不存在颗粒缺陷)，能提高DRAM器件的可靠性和寿命。再次，将氮化硅层212氧化为氧化硅时可能会有部分N元素残留，残留的N元素会形成SiON，SiON的介电常数高于氧化硅(SiO

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图1-图2，图2为图1沿切割线AB方向的剖面结构示意图，提供半导体衬底201，所述半导体衬底201上形成有的若干分立的有源区202。

所述半导体衬底201的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中所述半导体衬底201材料为硅。所述半导体衬底中根据需要掺杂一定的杂质离子，所述杂质离子可以为N型杂质离子或P型杂质离子。在一实施例中，所述掺杂包括阱区掺杂和源漏区掺杂。

所述若干有源区202之间通过隔离层203隔离。

在一实施例中，所述有源区202和隔离层203的形成过程为：在所述半导体衬底201上形成第一掩膜层(图中未示出)，所述第一掩膜层中具有平行分布的若干第一掩膜开口；以所述第一掩膜层为掩膜，沿第一掩膜开口刻蚀所述半导体衬底201，在所述半导体衬底201中形成若干分立的长条形主动区，相邻的长条形主动区之间具有第一沟槽；刻蚀所述长条形主动区，在所述长条形主动区中形成若干第二沟槽，所述第二沟槽将每一个长条形主动区分割为若干有源区202；在所述第一沟槽和第二沟槽中填充隔离材料，形成隔离层203，所述隔离层203的材料可以为氧化硅或其他合适的隔离材料(在其他实施例中，可以先在第一沟槽中填充隔离材料，形成第一隔离层，形成第一隔离层后，刻蚀所述长条形主动区，在所述长条形主动区中形成若干第二沟槽；然后在第二沟槽中填充隔离材料，形成第二隔离层，所述第一隔离层和第二隔离层构成隔离层)。需要说明的是，为了便于区分有源区202和半导体衬底201，图2中将有源区202和半导体衬底201通过虚线分开。

在其他实施例中，所述有源区202可以通过外延工艺形成。

本实施例中，可以将图1所示的x轴方向作为行方向，y轴方向作为列方向，相邻行中有源区202位置可以具有一定的错位。

参考图3，在所述有源区202和隔离层203上形成掩膜层210。

所述掩膜层210的材料可以为氧化硅、氮化硅、氮氧化硅中的一种或几种。所述掩膜层210可以为单层或多层堆叠结构。

在一实施例中，所述掩膜层210包括氮化硅层、位于氮化硅层上的无定形碳层、通过化学气相沉积工艺形成所述氮化硅层和无定形碳层。

参考图4，在所述掩膜层210中形成若干平行的开口211。

在一实施例中，所述开口211的延伸方向与有源区202的延伸方向呈一夹角，每一个所述开口211暴露出部分所述有源区202的表面，以及有源区202两侧的部分隔离层203的表面。

对所述掩膜层210进行图形化在所述掩膜层210中形成开口211，具体的先在所述掩膜层210上形成光刻胶层(图中未示出)；对所述光刻胶层进行曝光和显影，图形化所述光刻胶；然后以所述图形化的光刻胶层为掩膜，刻蚀所述掩膜层210，在所述掩膜层210中形成开口211。

在一实施例中，刻蚀所述掩膜层210采用各项异性的等离子体刻蚀工艺。

所述掩膜层210作为后续刻蚀有源区202和隔离层203形成字线沟槽时的掩膜，在一实施例中，每一个有源区202上的掩膜层210中对应形成有两个开口211，后续通过刻蚀在每个有源区202中对应形成两个字线沟槽。

参考图5，以所述掩膜层210为掩膜，刻蚀去除部分所述有源区202和隔离层203，在所述有源区202和隔离层203中形成字线沟槽204。

所述字线沟槽204包括位于有源区202中的第一部分字线沟槽和位于隔离层的第二部分字线沟槽，实际上一条字线沟槽包括第一部分字线沟槽和第二部分字线沟槽。

在一实施例中，当每一个有源区202上的掩膜层210中对应形成有两个开口211，每一个有源区202对应形成两个字线沟槽204，便于后续形成双沟槽晶体管，具体的所述两个字线沟槽204将每个有源区202分成位于中间的漏区和分别位于漏区两侧的两个源区。

刻蚀去除部分所述有源区202和隔离层203可以采用各项异性的等离子刻蚀工艺，在一实施例中，所述各项异性的等离子体刻蚀工艺采用的刻蚀气体包括Cl

参考图6，通过沉积工艺在所述字线沟槽204的侧壁和底部表面形成氮化硅层212。

通过形成氮化硅层212，后续将所述氮化硅层212完全氧化，在所述字线沟槽204的侧壁和底部表面形成氧化硅层，所述氧化硅层作为后续字线沟槽中形成的字线与有源区202之间的字线氧化硅层，通过前述方法形成字线氧化硅层时，由于是通过将氮化硅层212完全氧化获得，因而不会消耗字线沟槽204两侧的源区和漏区中的硅，使得形成的氧化硅层的厚度由氮化硅层212的厚度决定，保证了氧化硅层厚度的稳定，从而使得沟槽型的晶体管在同等开启电压下的开启电流不会减小，并能使得源区和漏区大小能保持不变。并且，这种方法，形成的字线氧化硅层质量会较好(具体的，相比于沉积工艺形成的氧化硅层致密性高，缺陷密度小，厚度更均匀，相比于氧化硅硅材料形成的氧化硅层致密性高，表面平整度高，表面粗糙度小，表面不存在颗粒缺陷)，能提高DRAM器件的可靠性和寿命。再次，将氮化硅层212氧化为氧化硅时可能会有部分N元素残留，残留的N元素会形成SiON，SiON的介电常数高于氧化硅(SiO

形成所述氮化硅层212的沉积工艺为原子层沉积工艺。

在一实施例中，所述字线沟槽204侧壁表面的氮化硅层212的厚度T1大于字线沟槽204底部的氮化硅212厚度T2，后续通过将氮化硅层212完全氧化，在字线沟槽204的侧壁和底部表面形成氧化硅层时，相应的使得字线沟槽204侧壁表面形成的氧化硅层的厚度大于字线沟槽204底部形成的氧化硅层厚度，因而在沟槽型晶体管工作时，使得靠近源区和漏区的电场会低一些，而靠近沟道区域的电场会高一些，形成电场差，减少栅诱导漏极泄漏电流(GIDL，gate-induced drain leakage)，从而进一步防止开启电流的减小，以使得沟槽型晶体管的性能进一步提升，从而进一步提高DRAM的性能。

在一实施例中，所述字线沟槽204侧壁表面的氮化硅层212的厚度自上至下逐渐减小。

在一实施例中，所述字线沟槽204侧壁表面的氮化硅层212的厚度与字线沟槽204底部的氮化硅层212的厚度之比为2:1-4:3。研究发现，氮化硅层212的厚度不能太厚或太薄，太厚可能氧化不完全，太薄则无法满足电学要求。具体的所述字线沟槽204侧壁表面的氮化硅层212的厚度为8纳米-10纳米，所述字线沟槽204底部的氮化硅层212的厚度为5纳米-7纳米。

为了形成前述特定结构(所述字线沟槽204侧壁表面的氮化硅层212的厚度T1大于字线沟槽204底部的氮化硅212厚度T2)的氮化硅层212，所述所述原子层沉积工艺包括硅源气体和氮源气体，所述硅源气体包括DCS(二氯硅烷)，所述氮源气体包括NH

参考图7，将所述氮化硅层212(参考图6)完全氧化，在所述字线沟槽204的侧壁和底部表面形成氧化硅层213。

通过原位水汽生成氧化(ISSG)或快速热氧化工艺将所述氮化硅层212完全氧化为氧化硅层213。

在一实施例中，所述字线沟槽204侧壁表面的氧化硅层213的厚度T1大于字线沟槽204底部的氧化硅层213厚度T2，后续在氧化硅213表面形成字线后，在沟槽型晶体管工作时，使得靠近源区和漏区的电场会低一些，而靠近沟道区域的电场会高一些，形成电场差，减少栅诱导漏极泄漏电流(GIDL，gate-induced drain leakage)，从而进一步防止开启电流的减小，以使得沟槽型晶体管的性能进一步提升，从而进一步提高DRAM的性能。

在一实施例中，所述字线沟槽204侧壁表面的氧化硅层213的厚度自上至下逐渐减小。

在一实施例中，所述字线沟槽204侧壁表面的氧化硅层213的厚度T1与字线沟槽204底部的氧化硅层213的厚度之比为2:1-4:3。具体的，所述字线沟槽侧壁表面的氧化硅层的厚度为8纳米-10纳米，所述字线沟槽底部的氧化硅层的厚度为5纳米-7纳米。

在一实施例中，通过原位水汽生成氧化(ISSG)工艺将所述氮化硅层212完全氧化为氧化硅层213，原位水汽生成氧化工艺时反应腔室中通入氧气和氢气，氧气的流量是氢气的流量的10倍以上，反应腔室的温度为900℃-1300℃，反应腔室的压力为4torr-15torr。在低压环境下按一定比例通入氧气和氢气，之所以氧气比例高于氢气比例一方面是为了形成水汽环境，另一方面是为了形成氧化硅提供足够的氧源，通过高温水汽氛围来生长氧化层，其生长氧化层的速度较快，且采用原位水汽生成方法所生长出的栅氧化膜，其致密性更好。

参考图8，在所述氧化硅层213上形成字线214。

所述字线214的材料可以为W或者其他合适的金属材料。

在一实施例中，所述字线214的形成过程包括：在所述氧化硅层213上形成金属层，所述金属层填充满所述字线沟槽；平坦化去除半导体衬底表面的金属层，形成字线214。

在具体的实施例中，所述字线214可以与有源区202的表面齐平，或者低于所述有源区202的表面，或者略高于所述有源区202的表面。

本发明另一实施例还提供了一种DRAM，参考图8，包括：

半导体衬底201，所述半导体衬底201上形成有的若干分立的有源区202；

位于所述有源区202中的字线沟槽；

位于所述字线沟槽侧壁和底部表面的氧化硅层213，所述氧化硅层213通过下述工艺形成：通过沉积工艺在所述字线沟槽的侧壁和底部表面形成氮化硅层；将所述氮化硅层完全氧化，在所述字线沟槽的侧壁和底部表面形成氧化硅层；

位于所述氧化硅层213上的字线214。

在一实施例中，所述字线沟槽侧壁表面的氧化硅层213的厚度T1大于字线沟槽底部的氧化硅层213厚度T2。

在一实施例中，所述字线沟槽侧壁表面的氧化硅层213的厚度自上至下逐渐减小。

在一实施例中，所述字线沟槽侧壁表面的氧化硅层213的厚度T1与字线沟槽底部的氧化硅层213的厚度T2之比为2:1-4:3。具体的，所述字线沟槽侧壁表面的氧化硅层213的厚度T1为8纳米-10纳米，所述字线沟槽底部的氧化硅层213的厚度T2为5纳米-7纳米。

所述若干有源区202之间通过隔离层203隔离。

在一实施例中，每一个有源区202中具有两个字线沟槽，相应的每一个有源区202中具有两个字线214。

需要说明的是，本实施例中关于存储器(DRAM)其他限定或描述在本实施例中不再赘述，具体请参考前述存储器(DRAM)形成过程实施例中的相应限定或描述。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。