SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及SiC MOSFET器件

技术领域

本公开涉及半导体器件技术领域，具体涉及一种SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及沟槽型SiC MOSFET器件。

背景技术

SiC金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。由于SiC材料是宽禁带半导体材料中唯一可以直接通过热氧化形成生成SiO

其中，沟槽型SiC MOSFET大大增加了沟道密度，同时又由于沟槽结构侧壁比平面载流子迁移率更高，可以使器件获得更低的导通电阻，电流密度随之增大，所以目前多采用沟槽型的SiC MOSFET。

然而沟槽型SiC MOSFET的氧化层的质量一直是限制沟槽栅MOSFET实用化的重要原因之一。沟槽栅MOSFET为了获得较好的耐压，要求氧化层厚度均匀一致，但是由于SiC不同晶面的热氧化速率不同，沟槽底部与侧壁的氧化层厚度存在较为明显的差异，通常沟槽底部的氧化层厚度只有侧壁的一半左右，通过热氧化法直接生长氧化层的方式难以满足器件需求。而目前，为获得较好的器件耐压，在某些器件结构设计中，要求沟槽底部的氧化层比沟槽侧壁的氧化层厚，以削弱沟槽底部的电场集中效应，这是一般的热氧化法难以实现的。

发明内容

针对上述问题，本公开提供了一种SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及沟槽型SiC MOSFET器件。

第一方面，本公开提供一种SiC沟槽氧化层的制备方法，包括：

提供第一导电类型SiC衬底；

刻蚀所述衬底，在所述衬底表面形成沟槽结构；

形成覆盖于所述衬底表面、所述沟槽结构的侧壁和底部的掩蔽层；

以所述掩蔽层作为掩蔽，注入氧离子到所述衬底，以在所述衬底表面和所述沟槽结构的底部形成氧离子注入层；

去除所述掩蔽层，对所述衬底进行热氧化处理，以在所述衬底的表面和所述沟槽结构的底部形成第一氧化层，以及在所述沟槽结构的侧壁形成第二氧化层；其中，所述第一氧化层的厚度大于或等于所述第二氧化层的厚度。

根据本公开的实施例，优选地，

所述沟槽结构的侧壁相对于底部的刻蚀坡度角大于或等于85度。

根据本公开的实施例，优选地，所述注入氧离子到所述衬底为以垂直于衬底表面的方式向所述衬底注入氧离子，以避免向所述沟槽结构的侧壁注入氧离子。

根据本公开的实施例，优选地，

通过控制注入氧离子到所述衬底的过程中的氧离子注入量，来调节在所述衬底进行热氧化处理过程中沟槽结构的侧壁与底部的热氧化速率比，以使所述沟槽结构的侧壁和底部分别形成相应的第一氧化层和第二氧化层。

根据本公开的实施例，优选地，所述氧离子注入层的厚度小于所述第二氧化层的厚度。

根据本公开的实施例，优选地，在所述衬底表面形成沟槽结构后，所述方法还包括：

对所述衬底表面和沟槽结构进行牺牲氧化处理，通过化学气相淀积法淀积一层覆盖于所述衬底表面、所述沟槽结构的侧壁和底部的薄膜，作为覆盖于所述衬底表面、所述沟槽结构的侧壁和底部的掩蔽层；

其中，所述牺牲氧化处理包括对所述衬底表面和沟槽结构进行热氧化以形成牺牲氧化层，以及通过湿法刻蚀将所述牺牲氧化层去除。

根据本公开的实施例，优选地，所述薄膜为二氧化硅、多晶硅和氮化硅薄膜中的一种。

根据本公开的实施例，优选地，

所述掩蔽层为通过牺牲氧化处理中的热氧化形成的牺牲氧化层；

去除所述掩蔽层的方式为牺牲氧化处理中的湿法刻蚀。

第二方面，本公开提供一种SiC MOSFET沟槽栅的制备方法，包括以下步骤:

提供第一导电类型SiC衬底；

刻蚀所述衬底，在所述衬底表面形成沟槽结构；

形成覆盖于所述衬底表面、所述沟槽结构的侧壁和底部的掩蔽层；

以所述掩蔽层作为掩蔽，注入氧离子到所述衬底，以在所述衬底表面和所述沟槽结构的底部形成氧离子注入层；

去除所述掩蔽层，对所述衬底进行热氧化处理，以在所述衬底的表面和所述沟槽结构的底部形成第一氧化层，以及在所述沟槽结构的侧壁形成第二氧化层；其中，所述第一氧化层的厚度大于或等于所述第二氧化层的厚度；

去除所述衬底表面的第一氧化层；

在所述沟槽结构中填充多晶硅，其中，所述多晶硅与所述衬底之间通过所述第一氧化层和所述第二氧化层隔离，以形成沟槽栅。

第三方面，本公开提供一种SiC MOSFET器件，其特征在于，包括采用如第一方面中任一项所述的制备方法制备而成的沟槽氧化层或包括采用如第二方面中所述的制备方法制备而成的沟槽栅。

采用上述技术方案，至少能够达到如下技术效果：

本公开提供一种沟槽型SiCMOSFET器件的制备方法及沟槽型SiCMOSFET器件，通过先在沟槽结构的底部注入氧离子，再进行热氧化的方法，获得同时具有良好厚度与良好质量的位于沟槽结构底部的第一氧化层和位于沟槽结构侧壁的第二氧化层，且第一氧化层的厚度大于或等于第二氧化层的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性，促进了沟槽型SiCMOSFET器件的实用化。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是本公开一示例性实施例示出的一种SiC沟槽氧化层的制备方法流程示意图；

图2-图9是本公开一示例性实施例示出的一种SiC沟槽氧化层的制备方法的相关步骤形成的剖面结构示意图；

图10-图11是本公开一示例性实施例示出的另一种SiC沟槽氧化层的制备方法的相关步骤形成的剖面结构示意图；

图12是本公开一示例性实施例示出的一种SiC MOSFET沟槽栅的制备方法流程示意图；

图13是本公开一示例性实施例示出的一种SiC MOSFET沟槽栅的制备方法的相关步骤形成的剖面结构示意图；

图14是本公开一示例性实施例示出的一种SiC MOSFET器件的剖面结构示意图。

具体实施方式

以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。

为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。

图1是本公开实施例示出的一种SiC沟槽氧化层的制备方法流程示意图。图2-图9是本公开实施例示出的一种SiC沟槽氧化层的制备方法的相关步骤形成的剖面结构示意图。下面，参照图1和图2-图9来描述本公开实施例提出的沟槽型SiC MOSFET器件的制备方法一个示例性方法的详细步骤。

如图1所示，本实施例的沟槽型SiC MOSFET器件的制备方法，包括如下步骤：

步骤S101：如图2所示，提供第一导电类型SiC衬底101。

步骤S102：如图3所示，刻蚀衬底101，在衬底101表面形成沟槽结构(图中未标注)。

具体地，采用掩膜版刻蚀衬底101，在衬底101内形成多个间隔设置的沟槽结构(图中未标注)。沟槽结构的侧壁相对于底部的刻蚀坡度角大于或等于85度，即沟槽结构的侧壁和底部形成的角度小于或等于95度。

本实施例中，步骤S102之后还包括以下步骤：对衬底101表面和沟槽结构进行牺牲氧化处理，通过化学气相淀积法淀积一层覆盖于衬底101表面、沟槽结构的侧壁和底部的薄膜，作为覆盖于衬底101表面、沟槽结构的侧壁和底部的掩蔽层103。

具体地，牺牲氧化处理包括通过热氧化法在衬底101的表面以及沟槽结构的侧壁和底部形成牺牲氧化层102，如图4所示；并通过湿法刻蚀的方式将牺牲氧化层102去除，以去除沟槽结构的侧壁和底部的缺陷，得到表面平整且底角圆滑的沟槽结构，如图5所示。

步骤S103：如图6所示，形成覆盖于衬底101的表面、沟槽结构的侧壁和底部的掩蔽层103。

需要说明的是，本实施例中，掩蔽层103仅作为掩蔽层，掩蔽层103采用化学气相沉积(CVD)法制备，掩蔽层103的材料可以是二氧化硅、多晶硅或氮化硅中的一种，膜厚为10nm至200nm。

步骤S104：如图7所示，以掩蔽层103作为掩蔽，注入氧离子到衬底101，以在衬底101表面和沟槽结构的底部形成氧离子注入层104。

具体地，氧离子注入的方向为垂直衬底表面方向，可以为高温或常温离子注入，氧离子注入层104的厚度为20nm至200nm，典型值为50nm，根据所需氧化层的厚度来确定。

由于沟槽结构的刻蚀坡度角大于或等于85度，沟槽结构的侧壁接近垂直，沟槽结构侧壁的离子注入几乎可以忽略。

以掩蔽层103作为掩蔽，一方面可以减小离子注入对衬底101表面的损伤，另一方面由于掩蔽层103的阻挡，可以进一步减小氧离子注入对沟槽结构侧壁的影响。

步骤S105：如图8所示，去除掩蔽层103，如图9所示，对衬底101进行热氧化处理，以在衬底101的表面和沟槽结构的底部形成第一氧化层105，以及在沟槽结构的侧壁形成第二氧化层106；其中，第一氧化层105的厚度大于或等于第二氧化层106的厚度。

具体地，掩蔽层103可采用干法刻蚀或湿法刻蚀的方法去除，热氧化处理工艺的温度为900℃至1400℃。

被氧离子注入的区域，热氧化速率会加快，通过选择合适的氧离子注入剂量，能够控制沟槽结构侧壁与底部的热氧化速率比，从而控制第一氧化层105与第二氧化层106的厚度。示例性地，当第一氧化层105的厚度为200nm时，所需氧离子注入剂量为1E19 cm

第二氧化层106的厚度范围为20nm至200nm且第二氧化层106的厚度大于氧离子注入层104的厚度。

由于沟槽结构侧壁没有氧离子注入，位于沟槽结构侧壁的第二氧化层106质量接近理想情况，能够有效提升器件性能，保证第二氧化层106的长期可靠性。而沟槽结构底部由于氧化速率加快，导致第一氧化层105质量会比第二氧化层106略差，但第一氧化层105的厚度大于或等于第二氧化层106的厚度，有利于屏蔽沟槽结构底部的电场集中，提高器件耐压。

在本实施例中，第一导电类型和第二导电类型的导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。

本公开实施例提供一种SiC沟槽氧化层的制备方法，通过先在沟槽的底部注入氧离子，再进行热氧化的方法，获得同时具有良好厚度与良好质量的位于沟槽底部的第一氧化层105和位于沟槽侧壁的第二氧化层106，且第一氧化层105的厚度大于或等于第二氧化层106的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性，促进了沟槽型SiC MOSFET器件的实用化。

在实施例一的基础上，本实施例提供另一种SiC沟槽氧化层的制备方法。图10-图11是本公开实施例示出的另一种SiC沟槽氧化层的制备方法区别于实施例一的相关步骤形成的剖面结构示意图。

如图1所示，本实施例的SiC沟槽氧化层的制备方法，包括如下步骤：

步骤S101：如图2所示，提供第一导电类型SiC衬底101。

步骤S102：如图3所示，刻蚀衬底101，在衬底101表面形成沟槽结构(图中未标注)。

具体地，采用掩膜版刻蚀衬底101，在衬底101内形成多个间隔设置的沟槽结构(图中未标注)。在衬底101内形成多个间隔设置的沟槽结构(图中未标注)。沟槽结构的侧壁相对于底部的刻蚀坡度角大于或等于85度，即沟槽结构的侧壁和底部形成的角度小于或等于95度。

步骤S103：如图10所示，形成覆盖于衬底101的表面、沟槽结构的侧壁和底部的掩蔽层103。

需要说明的是，本实施例中，掩蔽层103为通过牺牲氧化处理中的热氧化形成的牺牲氧化层，掩蔽层103的膜厚为10nm至200nm。

步骤S104：如图11所示，以掩蔽层103作为掩蔽，注入氧离子到衬底101，以在衬底101表面和沟槽结构的底部形成氧离子注入层104。

具体地，氧离子注入的方向为垂直衬底表面方向，可以为高温或常温离子注入，氧离子注入层104的厚度为20nm至200nm，典型值为50nm，根据所需氧化层的厚度来确定。

由于沟槽结构的刻蚀坡度角大于或等于85度，沟槽结构的侧壁接近垂直，沟槽结构侧壁的离子注入几乎可以忽略。

以掩蔽层103作为掩蔽，一方面可以减小离子注入对衬底101表面的损伤，另一方面由于掩蔽层103的阻挡，可以进一步减小氧离子注入对沟槽结构侧壁的影响。

步骤S105：如图8所示，去除掩蔽层103，如图9所示，对衬底101进行热氧化处理，以在衬底101的表面和沟槽结构的底部形成第一氧化层105，以及在沟槽结构的侧壁形成第二氧化层106；其中，第一氧化层105的厚度大于或等于第二氧化层106的厚度。

具体地，掩蔽层103牺牲氧化处理中的湿法刻蚀的方式去除，以去除沟槽结构的侧壁和底部的缺陷，得到表面平整且底角圆滑的沟槽结构，而且此步骤还可以去除沟槽结构的侧壁的氧离子。

热氧化处理工艺的温度为900℃至1400℃，被氧离子注入的区域，热氧化速率会加快，通过选择合适的氧离子注入剂量，能够控制沟槽结构侧壁与底部的热氧化速率比，从而控制第一氧化层105与第二氧化层106的厚度。示例性地，当第一氧化层105的厚度为200nm时，所需氧离子注入剂量为1E19 cm

第二氧化层106的厚度范围为20nm至200nm且第二氧化层106的厚度大于氧离子注入层104的厚度。

由于沟槽结构侧壁没有氧离子注入，位于沟槽结构侧壁的第二氧化层106质量接近理想情况，能够有效提升器件性能，保证第二氧化层106的长期可靠性。而沟槽结构底部由于氧化速率加快，导致第一氧化层105质量会比第二氧化层106略差，但第一氧化层105的厚度大于或等于第二氧化层106的厚度，有利于屏蔽沟槽结构底部的电场集中，提高器件耐压。

在本实施例中，第一导电类型和第二导电类型的导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。

本公开实施例提供一种SiC沟槽氧化层的制备方法，通过先在沟槽的底部注入氧离子，再进行热氧化的方法，获得同时具有良好厚度与良好质量的位于沟槽底部的第一氧化层105和位于沟槽侧壁的第二氧化层106，且第一氧化层105的厚度大于或等于第二氧化层106的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性，促进了沟槽型SiC MOSFET器件的实用化。

在实施例一的基础上，本实施例提供一种SiC MOSFET沟槽栅的制备方法。

如图12所示，本实施例的SiC MOSFET沟槽栅的制备方法，包括如下步骤：

步骤S201：如图2所示，提供第一导电类型SiC衬底101。

步骤S202：如图3所示，刻蚀衬底101，在衬底101表面形成沟槽结构(图中未标注)。

具体地，采用掩膜版刻蚀衬底101，在衬底101内形成多个间隔设置的沟槽结构(图中未标注)。沟槽结构的侧壁相对于底部的刻蚀坡度角大于或等于85度，即沟槽结构的侧壁和底部形成的角度小于或等于95度。

本实施例中，步骤S102之后还包括以下步骤：对衬底101表面和沟槽结构进行牺牲氧化处理，通过化学气相淀积法淀积一层覆盖于衬底101表面、沟槽结构的侧壁和底部的薄膜，作为覆盖于衬底101表面、沟槽结构的侧壁和底部的掩蔽层103。

具体地，牺牲氧化处理包括通过热氧化法，在衬底101的表面以及沟槽结构的侧壁和底部形成牺牲氧化层102，如图4所示；并通过湿法刻蚀的方式将牺牲氧化层102去除，以去除沟槽结构的侧壁和底部的缺陷，得到表面平整且底角圆滑的沟槽结构，如图5所示。

步骤S203：如图6所示，形成覆盖于衬底101的表面、沟槽结构的侧壁和底部的掩蔽层103。

需要说明的是，本实施例中，掩蔽层103仅作为掩蔽层，掩蔽层103采用化学气相沉积(CVD)法制备，掩蔽层103的材料可以是二氧化硅、多晶硅或氮化硅中的一种，膜厚为10nm至200nm。

步骤S204：如图7所示，以掩蔽层103作为掩蔽，注入氧离子到衬底101，以在衬底101表面和沟槽结构的底部形成氧离子注入层104。

具体地，氧离子注入的方向为垂直衬底表面方向，可以为高温或常温离子注入，氧离子注入层104的厚度为20nm至200nm，典型值为50nm，根据所需氧化层的厚度来确定。

由于沟槽结构的刻蚀坡度角大于或等于85度，沟槽结构的侧壁接近垂直，沟槽结构侧壁的离子注入几乎可以忽略。

以掩蔽层103作为掩蔽，一方面可以减小离子注入对衬底101表面的损伤，另一方面由于掩蔽层103的阻挡，可以进一步减小氧离子注入对沟槽结构侧壁的影响。

步骤S205：如图8所示，去除掩蔽层103，如图9所示，对衬底101进行热氧化处理，以在衬底101的表面和沟槽结构的底部形成第一氧化层105，以及在沟槽结构的侧壁形成第二氧化层106；其中，第一氧化层105的厚度大于或等于第二氧化层106的厚度。

具体地，掩蔽层103可采用干法刻蚀或湿法刻蚀的方法去除，热氧化处理工艺的温度为900℃至1400℃。

被氧离子注入的区域，热氧化速率会加快，通过选择合适的氧离子注入剂量，能够控制沟槽结构侧壁与底部的热氧化速率比，从而控制第一氧化层105与第二氧化层106的厚度。示例性地，当第一氧化层105的厚度为200nm时，所需氧离子注入剂量为1E19 cm

第二氧化层106的厚度范围为20nm至200nm且第二氧化层106的厚度大于氧离子注入层104的厚度。

由于沟槽结构侧壁没有氧离子注入，位于沟槽结构侧壁的第二氧化层106质量接近理想情况，能够有效提升器件性能，保证第二氧化层106的长期可靠性。而沟槽结构底部由于氧化速率加快，导致第一氧化层105质量会比第二氧化层106略差，但第一氧化层105的厚度大于或等于第二氧化层106的厚度，有利于屏蔽沟槽结构底部的电场集中，提高器件耐压。

S206：去除衬底表面的第一氧化层。

具体地，采用掩膜版刻蚀去除衬底101表面的第一栅极氧化层105

S207：如图13所示，在沟槽结构中填充多晶硅，其中，多晶硅与衬底之间通过第一氧化层和第二氧化层隔离，以形成沟槽栅。

在本实施例中，第一导电类型和第二导电类型的导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。

本公开实施例提供一种SiC沟槽氧化层的制备方法，通过先在沟槽的底部注入氧离子，再进行热氧化的方法，获得同时具有良好厚度与良好质量的位于沟槽底部的第一氧化层105和位于沟槽侧壁的第二氧化层106，且第一氧化层105的厚度大于或等于第二氧化层106的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性，促进了沟槽型SiC MOSFET器件的实用化。

如图12所示，本实施例的SiC MOSFET沟槽栅的制备方法，包括如下步骤：

步骤S201：如图2所示，提供第一导电类型SiC衬底101。

步骤S202：如图3所示，刻蚀衬底101，在衬底101表面形成沟槽结构(图中未标注)。

具体地，采用掩膜版刻蚀衬底101，在衬底101内形成多个间隔设置的沟槽结构(图中未标注)。在衬底101内形成多个间隔设置的沟槽结构(图中未标注)。沟槽结构的侧壁相对于底部的刻蚀坡度角大于或等于85度，即沟槽结构的侧壁和底部形成的角度小于或等于95度。

步骤S203：如图10所示，形成覆盖于衬底101的表面、沟槽结构的侧壁和底部的掩蔽层103。

需要说明的是，本实施例中，掩蔽层103为通过牺牲氧化处理中的热氧化形成的牺牲氧化层，掩蔽层103的膜厚为10nm至200nm。

步骤S204：如图11所示，以掩蔽层103作为掩蔽，注入氧离子到衬底101，以在衬底101表面和沟槽结构的底部形成氧离子注入层104。

具体地，氧离子注入的方向为垂直衬底表面方向，可以为高温或常温离子注入，氧离子注入层104的厚度为20nm至200nm，典型值为50nm，根据所需氧化层的厚度来确定。

由于沟槽结构的刻蚀坡度角大于或等于85度，沟槽结构的侧壁接近垂直，沟槽结构侧壁的离子注入几乎可以忽略。

以掩蔽层103作为掩蔽，一方面可以减小离子注入对衬底101表面的损伤，另一方面由于掩蔽层103的阻挡，可以进一步减小氧离子注入对沟槽结构侧壁的影响。

步骤S205：如图8所示，去除掩蔽层103，如图9所示，对衬底101进行热氧化处理，以在衬底101的表面和沟槽结构的底部形成第一氧化层105，以及在沟槽结构的侧壁形成第二氧化层106；其中，第一氧化层105的厚度大于或等于第二氧化层106的厚度。

具体地，掩蔽层103牺牲氧化处理中的湿法刻蚀的方式去除，以去除沟槽结构的侧壁和底部的缺陷，得到表面平整且底角圆滑的沟槽结构，而且此步骤还可以去除沟槽结构的侧壁的氧离子。

热氧化处理工艺的温度为900℃至1400℃。被氧离子注入的区域，热氧化速率会加快，通过选择合适的氧离子注入剂量，能够控制沟槽结构侧壁与底部的热氧化速率比，从而控制第一氧化层105与第二氧化层106的厚度。示例性地，当第一氧化层105的厚度为200nm时，所需氧离子注入剂量为1E19 cm

第二氧化层106的厚度范围为20nm至200nm且第二氧化层106的厚度大于氧离子注入层104的厚度。

由于沟槽结构侧壁没有氧离子注入，位于沟槽结构侧壁的第二氧化层106质量接近理想情况，能够有效提升器件性能，保证第二氧化层106的长期可靠性。而沟槽结构底部由于氧化速率加快，导致第一氧化层105质量会比第二氧化层106略差，但第一氧化层105的厚度大于或等于第二氧化层106的厚度，有利于屏蔽沟槽结构底部的电场集中，提高器件耐压。

S206：去除衬底表面的第一氧化层。

具体地，采用掩膜版刻蚀去除衬底101表面的第一栅极氧化层105

S207：如图13所示，在沟槽结构中填充多晶硅，其中，多晶硅与衬底之间通过第一氧化层和第二氧化层隔离，以形成沟槽栅。

在本实施例中，第一导电类型和第二导电类型的导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。

本公开实施例提供一种SiC MOSFET沟槽栅的制备方法，通过先在沟槽的底部注入氧离子，再进行热氧化的方法，获得同时具有良好厚度与良好质量的位于沟槽底部的第一氧化层105和位于沟槽侧壁的第二氧化层106，且第一氧化层105的厚度大于或等于第二氧化层106的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性，促进了沟槽型SiC MOSFET器件的实用化。

本公开提供一种沟槽型SiCMOSFET器件的剖面结构示意图。如图14所示，一种沟槽型SiCMOSFET器件，包括：衬底101、沟槽结构(图中未标注)、第一氧化层105、第二氧化层106、栅极107、阱区108、源区109、层间介质层110、发射极金属层111和集电极金属层112。

衬底101为第一导电类型的SiC衬底。

多个沟槽结构间隔设置位于衬底101内，沟槽结构侧壁坡度角大于或等于85°，沟槽结构侧壁垂直或接近垂直，沟槽内表面平整，底角圆滑。

第一氧化层105设置于沟槽结构的底部，第二氧化层106设置于沟槽结构的侧壁。第一氧化层105的厚度大于或等于第二氧化层106的厚度，第二氧化层106的厚度范围为20nm至200nm。这种第一氧化层105的厚度大于或等于第二氧化层106的厚度的结构，有利于屏蔽沟槽结构底部的电场集中，提高器件耐压。

第一氧化层105和第二氧化层106将填充于沟槽结构内的多晶硅栅极107与衬底101、阱区108以及源区109隔离。

阱区108为第二导电类型的阱区，位于衬底101内、相邻两个沟槽结构之间，阱区108的深度小于沟槽结构的槽深，阱区108的上表面与衬底101的上表面相平齐。

源区109为第一导电类型的源区，位于阱区108内、沟槽结构两侧，源区109的一端与第二氧化层106接触，源区109的上表面与衬底101的上表面相平齐。

层间介质层110位于衬底101上方，同时覆盖栅极107和第二氧化层106的上表面，以使栅极107和第二氧化层106与发射极金属层111隔离。

发射极金属层111位于衬底上101上方，与源区109形成电连接，发射极金属层111可以为铝、钛等具有低接触电阻率的金属。

集电极金属层112位于衬底101下方，与衬底101形成欧姆接触。

本公开实施例提供一种沟槽型SiCMOSFET器件，包括设置于沟槽结构底部的第一氧化层105和设置于沟槽结构侧壁的第二氧化层106，且第一氧化层105的厚度大于或等于第二氧化层106的厚度。这种结构有利于屏蔽沟槽结构底部的电场集中，提高氧化层的长期可靠性，提高器件耐压，促进沟槽型SiCMOSFET器件的实用化。

以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

虽然本公开所公开的实施方式如上，但所述的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。