封装件及其形成方法

技术领域

本发明的实施例涉及封装件及其形成方法。

背景技术

近年来，高性能计算应用受到关注。高性能计算应用可以包括集成到同一晶圆的多个核心器件。在高性能计算应用的制造中发现了新问题。

发明内容

本发明的实施例提供了一种形成封装件的方法，包括：将多个封装组件密封在密封剂中；在所述多个封装组件上方形成电耦合至所述多个封装组件的多个第一再分布层，其中，所述多个第一再分布层包括多个电源/接地焊盘堆叠件，所述多个电源/接地焊盘堆叠件中的每个具有位于所述多个第一再分布层中的每个中的焊盘，并且其中，所述多个电源/接地焊盘堆叠件包括：多个电源焊盘堆叠件；和多个接地焊盘堆叠件；以及在所述多个第一再分布层上方形成至少一个第二再分布层，其中，所述至少一个第二再分布层包括电连接至所述多个电源/接地焊盘堆叠件的电源线和电接地线。

本发明的另一实施例提供了一种封装件，包括：封装组件；密封剂，将所述封装组件密封在其中；多个第一介电层，位于所述封装组件和所述密封剂上方；多个第一再分布层，延伸到所述多个第一介电层中，其中，所述多个第一再分布层包括布置成与所述封装组件重叠的阵列的多个电源/接地焊盘堆叠件，其中，所述多个电源/接地焊盘堆叠件包括多个电源焊盘堆叠件和多个接地焊盘堆叠件，所述多个电源/接地焊盘堆叠件中的每个在所述多个第一再分布层的每个中具有焊盘；多个第二介电层，位于所述多个第一再分布层上方；以及多个第二再分布层，位于所述多个第一再分布层上方。

本发明的又一实施例提供了一种封装件，包括：多个封装组件，其中，所述多个封装组件包括器件管芯；模塑料，将所述多个封装组件密封在其中；多个第一再分布层，位于所述多个封装组件上方并且电连接至所述多个封装组件，其中，所述多个第一再分布层包括多个金属焊盘阵列，每个所述金属焊盘阵列与所述多个封装组件中的一个的中心区域重叠，并且其中，所述多个金属焊盘阵列中的每个包括多个电源/接地焊盘堆叠件；以及多个第二再分布层，位于所述多个第一再分布层上方并且电连接至所述多个第一再分布层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图13示出了根据一些实施例的重建晶圆的形成中的中间阶段的截面图。

图14示出了根据一些实施例的重建晶圆的平面图。

图15示出了根据一些实施例的位于封装组件正上方的电源焊盘堆叠件的平面图以及示例电源焊盘堆叠件的放大图。

图16示出了根据一些实施例的相邻的电源焊盘堆叠件中的电源焊盘之间的层间间距和层内间距。

图17示出了根据一些实施例的电源焊盘堆叠件中的重叠的电源焊盘。

图18示出了根据一些实施例的电源焊盘堆叠件，其中电源焊盘具有未对准的边缘。

图19和图20示出了根据一些实施例的相同电源焊盘堆叠件中的电源焊盘的偏移。

图21和图22示出了根据一些实施例的具有不同数量的层的电源焊盘堆叠件。

图23、图24和图25示出了根据一些实施例的电源焊盘堆叠件中具有不同尺寸和形状的电源焊盘。

图26和图27示出了根据一些实施例的连接同一电源焊盘堆叠件中的电源焊盘的通孔的布置。

图28示出了根据一些实施例的顶部焊盘与电源焊盘堆叠件中的底部焊盘的部分重叠。

图29示出了根据一些实施例的顶部焊盘不与电源焊盘堆叠件中的底部焊盘的任何部分重叠。

图30示出了根据一些实施例的电源焊盘堆叠件的顶部焊盘不与相邻电源焊盘堆叠件中的底部焊盘的任何部分重叠。

图31示出了根据一些实施例的电源焊盘堆叠件的顶部焊盘与相邻电源焊盘堆叠件中的底部焊盘的部分重叠。

图32示出了根据一些实施例的电源焊盘堆叠件中的电源焊盘的一些示例形状。

图33示出了根据一些实施例的形成阵列的电源焊盘堆叠件。

图34示出了根据一些实施例的形成非阵列重复图案的电源焊盘堆叠件。

图35、图36和图37示出了根据一些实施例的一些电源焊盘堆叠件的配置。

图38和图39示出了根据一些实施例的电源焊盘堆叠件上方的电源线和接地线。

图40示出了根据一些实施例的用于形成重建晶圆的工艺流程。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间距关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间距关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间距关系描述符可以同样地作相应地解释。

根据一些实施例，提供了一种电源和接地的再分布结构(可以在高性能计算封装件中使用)及其形成方法。根据一些实施例示出了高性能计算封装件的形成中的中间阶段。讨论了一些实施例的一些变型。本文讨论的实施例将提供示例，以使得能够进行或使用本发明的主题，并且本领域普通技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。贯穿各种视图和说明性实施例，相同的参考标号用于指示相同的元件。尽管方法实施例可以被讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。根据本发明的一些实施例，重建晶圆包括下部再分布层和上部再分布层。下部再分布层中的电源焊盘形成电源焊盘堆叠件，与相邻电源焊盘堆叠件中的电源焊盘不重叠。因此，减少了相邻电源焊盘堆叠件之间的电短路。

图1至图13示出了根据本发明的一些实施例的重建晶圆的形成中的中间阶段的截面图。根据一些实施例，重建晶圆可以包括高性能计算封装件。相应的工艺也示意性地反映在图40所示的工艺流程中。

参考图1，提供了载体20，并且在载体20上形成离型膜22。载体20由透明材料形成，并且可以是玻璃载体、陶瓷载体、有机载体等。离型膜22与载体20的顶面物理接触。离型膜22可以由光热转换(LTHC)涂层材料形成。离型膜22可以通过涂布施加到载体20上。根据本发明的一些实施例，LTHC涂层材料能够在光/辐射(诸如激光束)的热量下分解，并且可以从放置和形成在其上的结构释放载体20。根据一些实施例，介电缓冲层(未示出)形成在离型膜22上方。介电缓冲层可以由诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)的聚合物或另一种适用的聚合物形成。根据可选实施例，省略了介电缓冲层。

然后，例如通过管芯附接膜(DAF)24将封装组件26放置在离型膜22上方。相应的工艺示出为图40中的工艺流程200中的工艺202。封装组件26可以包括器件管芯(诸如核心器件管芯和输入/输出(IO)管芯)以及具有位于其中的器件管芯的封装件。器件管芯可以包括半导体衬底和位于相应的半导体衬底的前表面(面向上的表面)处的集成电路器件(诸如有源器件，其包括例如未示出的晶体管)。半导体衬底、集成电路器件和互连结构表示为部分28。根据本发明的一些实施例，封装组件26可以包括逻辑管芯，逻辑管芯可以包括中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯、微控制单元(MCU)管芯、基带(BB)管芯、应用处理器(AP)管芯、现场可编程门阵列(FPGA)管芯、专用集成电路(ASIC)管芯等。封装组件26还可以包括存储器管芯、输入-输出(IO)管芯等。存储器管芯可以包括高带宽存储器(HBM)堆叠件、混合存储器立方体(HMC)、动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等。封装组件26还可以包括系统封装件，其中系统封装件包括集成为系统的多个封装件。有时将相应的封装组件26称为片上系统(SoC)管芯。

在封装组件26的部分28上方可以存在金属焊盘32。根据一些实施例，金属焊盘32由铝铜、铜、镍、铝等形成。金属焊盘的边缘部分可以由钝化层30覆盖，该钝化层30可以由氧化硅、氮化硅、未掺杂的硅酸盐玻璃、它们的复合层等形成或包括氧化硅、氮化硅、未掺杂的硅酸盐玻璃、它们的复合层等。

根据一些实施例，电连接件34可以形成在金属焊盘32上方，其中电连接件34的下部穿过钝化层30以接触金属焊盘32。电连接件34电连接至封装组件26中的集成电路器件。电连接件34可以由金属柱(或金属焊盘)形成。电连接件34可以包括用于提供电源的一些连接件(诸如提供VDD)、用于电接地(VSS)的一些连接件、用于信号路由的一些连接件等。根据本发明的一些实施例，形成保护层36以覆盖电连接件34，其中保护层36的一些部分覆盖电连接件34。保护层36可以由聚合物形成，聚合物可以包括PBO、聚酰亚胺、BCB等。

参考图2，分配密封剂38以密封封装组件26，并且填充封装组件26之间的间隙。相应的工艺示出为图40的工艺流程200中的工艺204。密封剂38以可流动形式设置，然后固化成固体形式。密封剂38可以包括模塑料、模制底部填充物、环氧树脂和/或树脂。当由模塑料或模制底部填充物形成时，密封剂38可以包括基底材料和位于基底材料中的填料颗粒(未示出)，该基底材料可以是聚合物、树脂、环氧树脂等。填料颗粒可以是SiO

也如图3所示，在分配密封剂38之后，执行诸如化学机械抛光(CMP)工艺或机械研磨工艺的平坦化工艺以平坦化密封剂38、保护层36和封装组件26的电连接件34。相应的工艺示出为图40的工艺流程200中的工艺206。结果，封装组件26的电连接件34暴露。

在随后的工艺中，再分布结构50(图11)形成在密封剂38上方，并且在图4至图11中示出相应的工艺。图4至图7示出了根据一些实施例的下部再分布结构50A的形成。参考图4，形成介电层DL1。相应的工艺示出为图40中的工艺流程200中的工艺208。介电层DL1可以使用聚合物形成，聚合物以可流动的形式分配，然后固化。根据一些实施例，介电层DL1由PBO、聚酰亚胺、BCB等形成。

参考图5，形成再分布线(RDL)层RDL1，RDL层RDL1包括金属线和焊盘。在整个说明书中，术语“RDL层”用于共同指代导电部件，诸如同一层中的金属线和焊盘，并且不包括通孔。因此，RDL层RDL1包括位于介电层DL1上方的部分再分布线。还形成通孔via1以延伸到介电层DL1中并且将RDL层RDL1电连接至封装组件26。相应的工艺示出为图40中的工艺流程200中的工艺210。根据一些实施例，形成工艺包括图案化介电层DL1以形成开口，封装组件26的电连接件34通过该开口露出，沉积金属晶种层，在金属晶种层上方形成镀掩模(诸如光刻胶)，图案化镀掩模，执行镀工艺以形成RDL层RDL1和通孔via1，去除镀掩模，然后去除位于去除的镀掩模正下方的金属晶种层的部分。金属晶种层的其余部分也被认为RDL层RDL1和通孔via1的部分。金属晶种层可以包括铜层，或者可以包括复合层等，该复合层包括钛层和位于钛层上方的铜层。镀材料可以包括例如铜或铜合金。

图6示出了介电层DL2的形成，介电层DL2可以使用选自用于形成介电层DL1的同一组候选材料中的材料形成。相应的工艺示出为图40中的工艺流程200中的工艺212。在随后的工艺中，如图7所示，形成RDL层RDL2和RDL3、通孔via2和via3以及介电层DL3和DL4。相应的工艺示出为图40中的工艺流程200中的工艺214。RDL层RDL2和RDL3以及通孔via2和via3的材料和形成工艺可以分别类似于RDL层RDL1和通孔via1的材料和形成工艺。介电层DL3和DL4的材料和形成工艺可以分别类似于介电层DL2的材料和形成工艺。例如，介电层DL3和DL4可以由聚酰亚胺、PBO、BCB等形成。因此，这里不再重复细节。因此形成下部再分布结构50A，下部再分布结构50A包括RDL层RDL1、RDL2和RDL3、通孔via1、via2和via3以及介电层DL1、DL2、DL3和DL4。应当理解，尽管在所讨论的示例中，下部再分布结构50A具有三个RDL层，但是根据一些实施例，下部再分布结构50A中的RDL层的数量可以是两个、四个、五个或更多。

图8至图11示出了根据一些实施例的上部再分布结构50B(图11)的形成。相应的工艺示出为图40中的工艺流程200中的工艺216。参考图8，形成RDL层RDL4和通孔via4。RDL层RDL4和通孔via4的材料和形成工艺可以分别类似于RDL层RDL1和通孔via1的材料和形成工艺。RDL层RDL4还可以包括位于介电层DL4上方的金属线和焊盘。通孔via4延伸到介电层DL4中以接触RDL层RDL3中的金属线和焊盘。

接下来，如图9所示，形成通孔via5。根据一些实施例，使用与形成RDL层RDL1基本相同的工艺来执行通孔via5的形成。根据可选实施例，通孔via5的形成执行为与RDL层RDL4共享相同的金属晶种层。因此，可以在去除用于形成RDL层RDL4的镀掩模(未示出)之后，但是在蚀刻用于形成RDL层RDL4的金属晶种层的暴露部分之前，执行通孔via5的形成工艺。通孔via5的形成工艺可以包括：形成镀掩模，镀掩模覆盖镀的RDL层RDL4和未被蚀刻的金属晶种层；图案化镀掩模以暴露RDL层RDL4的一些部分；在镀掩模中的开口中镀通孔via5，去除镀掩模，然后蚀刻金属晶种层的未被RDL层RDL4覆盖的部分。

参考图10，形成介电层DL5。根据一些实施例，介电层DL5由模塑料、模制底部填充物、环氧树脂、树脂等形成，并且形成工艺包括以可流动的形式分配介电层DL5，然后固化介电层DL5。执行平坦化工艺以平坦化通孔via5和介电层DL5的顶面。因此露出通孔via5。

图11示出了根据本发明的一些实施例的RDL层RDL5和RDL6、通孔via6以及介电层DL6和DL7的形成。RDL5和RDL6以及通孔via6的材料和形成工艺可以分别类似于RDL层RDL4和通孔via5的材料和形成工艺。介电层DL6和DL7的材料和形成工艺可以分别类似于介电层DL5的材料和形成工艺。例如，介电层DL6和DL7可以由模塑料、模制底部填充物、环氧树脂、树脂等形成。形成工艺也可以包括分配、固化和平坦化工艺。应当理解，尽管将三个RDL层DL5、DL6和DL7用作实例，但是根据一些实施例，上部再分布结构中的RDL层的数量可以是两个、四个、五个或更多。在随后的工艺中，可以形成导电部件48，导电部件48可以是凸块下金属(UBM)。

因此，通过如图4至图11所示的工艺形成再分布结构50。根据一些实施例，再分布结构50包括下部再分布结构50A和上部再分布结构50B。上部再分布结构50B中的介电层DL5、DL6和DL7可以比下部再分布结构50A中的任何介电层DL1、DL2、DL3和DL4厚。例如，上部再分布结构50B中的DL5、DL6和DL7的厚度可以等于下部再分布结构50A中的介电层DL1、DL2、DL3和DL4的厚度的2倍(或更多倍)。上部再分布结构50B中的金属线和焊盘也可以具有比下部再分布结构50A中的金属线和焊盘更大的厚度、节距、间距等。根据一些实施例，下部再分布结构50A中的RDL可以用于从封装组件到IO管芯26B(图14)的信号路由，并且可以用于连接至上部再分布结构50B中的电源线。上部再分布结构50B中的RDL可以用于电源路由，并且上部再分布结构50B中的RDL可以连接至电源模块。上部再分布结构50B中的RDL可以或可以不用于电源路由。

参考图12，电连接件56形成在再分布结构50的表面上。相应的工艺示出为图40的工艺流程200中的工艺218。再分布结构50中的电连接件56和RDL电连接至封装组件26。在整个说明书中，介电缓冲层(如果未形成介电缓冲层，则离型膜22)上方的结构统称为重建晶圆100。

在随后的工艺中，例如通过将激光投射在离型膜22上以分解离型膜22，将再分布结构重建晶圆100从载体20脱粘，使得可以将重建晶圆100与载体20分离。相应的工艺示出为图40中的工艺流程200中的工艺220。根据本发明的一些实施例，例如在清洁工艺或研磨工艺中去除DAF 24。所得的重建晶圆100在图13中示出。在随后的工艺中，可以在其中包括所有器件管芯26的重建晶圆100接合至诸如电源模块、集成无源器件(IPD)等的附加封装组件49。例如，电源模块可以包括用于调节功率的脉冲宽度调制(PWM)电路。另外，插座、引脚等可以连接至IO管芯26B(图14)。在接合至封装组件49之前，可以不锯切重建晶圆100。可选地，可以修整重建晶圆100的非功能性边缘部分(其中不包括封装组件)。

图14示出了重建晶圆100的平面图。示出了封装组件26。根据一些实施例，封装组件包括核心封装组件26A和IO管芯(或封装件)26B。核心封装组件26A可布置成阵列或其他重复布局，诸如蜂巢图案。根据一些实施例，核心封装组件26A彼此相同，并且具有相同的结构和相同的功能。IO管芯26B可以围绕由核心封装组件26A形成的阵列布置。在重建晶圆100的外围区域中也可以存在插座(未示出)。

图15示出了核心封装组件26A之一以及与核心封装组件26A的中心区域26CR重叠的电源/接地焊盘堆叠件52的顶视图。在整个说明书中，电源/接地焊盘堆叠件52包括用于电源供应焊盘的电源焊盘，诸如VDD焊盘和电接地(诸如VSS)焊盘。如果采用负电源电压，则电源/接地焊盘堆叠件52还将包括用于负电源电压的电源焊盘。另外，可能存在电浮置的一些伪焊盘堆叠件。由于伪焊盘堆叠件用于减少其他电源焊盘堆叠件的图案负载效应，因此它们也称为电源/接地焊盘堆叠件52。

中心区域26CR由外围区域26PR围绕，外围区域26PR形成环绕中心区域26CR的环。电源焊盘堆叠件52包括RDL层RDL1至上部RDL层RDNn中的电源焊盘，其中“n”可以是等于2或更大的整数。电源/接地焊盘堆叠件52还包括位于RDL层RDL1和RDL层RDLn之间的所有RDL中的电源焊盘。例如，当n等于3时，电源/接地焊盘堆叠件52包括位于每个RDL层RDL1、RDL2和RDL3中的电源焊盘。整数n还比重建晶圆10中RDL的层的总数小至少1，并且可以小2或3。例如，在图13所示的示例中，RDL层的总数为6，“n”可以是5、4、3或2。图17和图18示出了一些实例，其中电源/接地焊盘堆叠件52包括正电源焊盘堆叠件52-P和接地电源焊盘堆叠件52-G。每个电源/接地焊盘堆叠件52包括分别位于RDL层RDL1、RDL2和RDL3中的电源焊盘pad-RDL1、pad-RDL2和pad-RDL3。

再次参考图15，在中心区域26CR中，除了电源/接地焊盘堆叠件52中的电源焊盘之外，没有水平的电源路由。根据本发明的一些实施例，如图13、图17和图18所示，电源/接地焊盘堆叠件52通过诸如DL1、DL2和DL3的介电层彼此完全是分隔开，并且在中心区域26CR中的电源/接地焊盘堆叠件52之间没有导电部件。在图15所示的顶视图中，在任何电源焊盘堆叠件52中可能没有与其他电源焊盘堆叠件中的任何其他电源焊盘重叠的电源焊盘，并且电源焊盘堆叠件52没有任何边缘与任何其他电源焊盘堆叠件52的边缘对准。信号线(未示出)可以分布在外围区域26PR中，并且可以分布在相邻封装组件26之间的间距中(在图14所示的顶视图中)，使得如图14所示，可以将信号从核心封装组件26A路由到IO管芯26B。此外，在电源/接地焊盘堆叠件52之间没有形成信号RDL。

在图15的右侧，示出了电源/接地焊盘堆叠件52中的一个的顶视图。电源焊盘堆叠件52包括分别位于RDL层RDL1、RDL2和RDL3中的电源焊盘pad-RDL1、焊盘RDL2和焊盘RDL3。在整个说明书中，数字附加在符号“pad-RDL”上以示出相应的电源焊盘位于哪个RDL层中。在不记载相应的RDL层的数字的情况下，也可以是指电源焊盘堆叠件中的电源焊盘。例如，电源焊盘可以称为“pad-RDL1”以示出它位于RDL层1中，或者可以称为“pad-RDL”以示出它是电源/接地焊盘堆叠件中的焊盘。为了观看目的，电源焊盘pad-RDL1、pad-RDL2和pad-RDL3交错示出。在其他实施例中，电源焊盘pad-RDL1、pad-RDL2和pad-RDL3的一些或全部相应边缘可以相对于彼此对准或偏移，如将在随后的段落中讨论的。根据一些实施例，电源/接地焊盘堆叠件52中的电源焊盘是其中没有孔的固体金属焊盘。根据其他实施例，排气孔54可以形成在电源焊盘中，其中排气孔填充有介电材料。在图15中，用虚线示出了排气孔54，以表示它们可以形成或可以不形成。形成通孔(诸如通孔via3)以互连相邻的RDL层中的金属焊盘。在随后的图16至图37中，未示出排气孔54，而在这些图的每个中可以形成或可以不形成排气孔。在一些示例中，电源焊盘堆叠件52中的焊盘的尺寸(诸如长度、宽度、直径等)在约20μm与50μm之间的范围内，但是尺寸可以更大或更小。

如图13所示，重建晶圆100可以包括多个封装组件26，并且因此形成用于提供电源和接地的多个电源焊盘。诸如DL1、DL2和DL3的下部介电层可以相对较薄，并且RDL层RDL1、RDL2和RDL3中的RDL相对较窄并且具有相对较小的间距。因此，下部介电层中的电源再分布线更容易遭受诸如电短路的问题。例如，如果正电源线/焊盘与接地线/焊盘重叠，则在制造工艺中生成的一些不期望的颗粒可能会使正电源线/焊盘与相邻的下面的接地线/焊盘短路，导致器件故障。因此，电源/接地焊盘堆叠件52用于垂直电源/接地连接，而不用于电源和电接地的横向路由。通过这种设计，下部介电层中的电源分布结构包括单独的功率/接地焊盘堆叠件52，并且正电源线/焊盘将不与任何其他接地线/焊盘重叠，并且接地线/焊盘将不与任何其他正电源线/焊盘重叠。减少了电短路的可能性。另一方面，由于诸如RDL层RDL6、RDL5(有时包括RDL4)中的上部电源再分布结构相对较宽且间距较大，因此电短路的可能性较低，并且这些层可以用于横向电源路由，并且可以形成横向电源RDL而不形成离散的电源焊盘堆叠件。

图16示出了两个相邻的电源/接地焊盘堆叠件52的平面图，其中电源焊盘之间的间距被标记。在整个说明书中，术语“层间间距”用于指位于不同RDL层中的两个电源焊盘之间的间距，术语“层内间距”用于指位于同一RDL层中的两个电源/接地焊盘之间的间距。在图16所示的示例中，间距S1和S2是两个紧邻的层中的电源/接地焊盘的层间间距。例如，间距S1是RDL层RDL1中的电源/接地焊盘和RDL层RDL2中的电源/接地焊盘之间的层间间距，并且间距S2是RDL层RDL2中的电源/接地焊盘和RDL层RDL3中的电源/接地焊盘之间的层间间距。根据一些实施例，两个紧邻的RDL层中的两个电源焊盘的层间间距(诸如S1和S2)和层内间距被设计为小于不会发生电短路的阈值。例如，在制造工艺中不期望地生成的颗粒的尺寸可能小于10μm。因此，层间间距和层内间距S1、S2和S3可以限定为大于10μm，使得如果颗粒接触电源焊盘中的一个，则颗粒将不能接触相邻的电源焊盘而使电源焊盘短路。

图17示出了两个相邻的电源/接地焊盘堆叠件52。图17的上部示出了截面图，而下部示出了顶视图。在一些示例中，电源/接地焊盘堆叠件52中的一个是电源焊盘堆叠件52-P，而另一个是接地焊盘堆叠件52-G。上部RDL层中的上部电源焊盘的边缘与下部电源焊盘的边缘垂直对准。如图17的下部所示，不同RDL中的电源焊盘可以具有相同的尺寸和相同的形状，并且上部电源焊盘可以与相应的下部电源焊盘完全重叠。

图18示出了两个相邻的电源/接地焊盘堆叠件52。图18的上部示出了截面图，而下部示出了顶视图。上部RDL层中的上部电源焊盘的一些或全部边缘可以与下部电源焊盘的边缘未对准，而其他边缘可以对准或未对准。如图18下部所示，不同RDL中的电源焊盘可以具有不同的尺寸和/或不同的形状。

如图17和图18所示，每个电源/接地焊盘叠堆叠件52电连接至相应的下面的封装组件26A中的电连接件34中的一个。电源/接地焊盘堆叠件52与相应的连接电连接件34之间可能存在一一对应关系。另一方面，封装组件26A的一些电连接件34可以用于信号路由，并且不连接至电源/接地焊盘堆叠件52。信号电连接件34可以布置在相应的封装组件26A的外围区域26PR(图15)中。用于电源和接地的电连接件34可以布置在相应的封装组件26A的中心区域26CR中。

图19和图20示出了同一电源焊盘堆叠件52中的电源焊盘的一些重叠方案。同一电源焊盘堆叠件52中的电源焊盘可以具有相同的顶视图尺寸和相同的顶视图形状，其中所有相应的边缘对准。可选地，电源焊盘可以与它相应的一个或多个下面的电源焊盘部分地重叠。然而，电源焊盘将与紧邻的下面的电源焊盘的至少一部分重叠，使得可以形成通孔(通孔)以互连电源焊盘。图19示出了根据一些实施例的电源焊盘的重叠，其中，电源焊盘相对于彼此交错(偏移)以减小应力。每个上部电源焊盘与每个下面的电源焊盘的至少一部分重叠。图20示出了根据其他实施例的电源焊盘的重叠，其中，电源焊盘pad-RDL3与紧邻的下面的焊盘pad-RDL2重叠，并且不与不位于焊盘RDL3正下方的焊盘pad-RDL1重叠。根据一些实施例，焊盘相对于紧邻的下面的焊盘在焊盘的宽度方向上的偏移“x”小于或等于W/2，其中W是焊盘的宽度。焊盘相对于紧邻的下面的焊盘在焊盘的长度方向上的偏移“y”小于或等于L/2，其中L是焊盘的长度。

图21和图22示出了电源/接地焊盘堆叠件52可以延伸到不同数量的RDL层中。根据如先前图17和图18中所示的一些实施例，电源/接地焊盘堆叠件52延伸到RDL层RDL1、RDL2和RDL3中。电源/接地焊盘堆叠件52也可以延伸到下部再分布结构50A中的所有RDL层中，并且不延伸到上部再分布结构50B中的任何RDL层中。由于下部再分布结构50A(参见图13)更薄并且在相邻的RDL之间具有较小的间距，因此在下部再分布结构50A中形成电源/接地焊盘堆叠件52但不延伸到上部再分布结构50B中可以最大化减少电短路的好处。这很可能在下部再分布结构50A中发生，而不会牺牲上部再分布结构50B中的电源路由能力。图21示出了一些实施例，其中电源/接地焊盘堆叠件52可以延伸到RDL层RDL1和RDL2中，而不延伸到RDL层RDL3、RDL4、RDL5、RDL6等中。图22示出了一些实施例，其中电源/接地焊盘堆叠件52可以延伸到RDL层RDL1、RDL2、RDL3和RDL4中，而不延伸到RDL层RDL5、RDL6等中。

图23、图24和图25示出了电源焊盘堆叠件中的电源焊盘可以具有任何形状和尺寸，并且同一电源焊盘堆叠件中的电源焊盘的形状和尺寸可以彼此相同或不同。例如，在图23中，电源焊盘具有矩形形状，并且具有相同的形状和相同的尺寸。同一电源焊盘堆叠件52中的不同电源焊盘的尺寸和形状也可以彼此相同或不同。在图24中，电源焊盘具有不同的形状和尺寸，并且顶部焊盘pad-RDL3具有至少一部分与每个下面的电源焊盘重叠。在图25中，电源焊盘具有不同的形状和尺寸，并且顶部焊盘pad-RDL3不与焊盘pad-RDL1的任何部分重叠。

图26和图27示出了如何形成通孔以互连同一电源焊盘堆叠件52中的相邻电源焊盘。在图26中，两个相邻电源焊盘通过单个通孔连接。在图27中，两个相邻的电源焊盘通过多个通孔连接。应当理解，电源焊盘可以具有排气孔(参考图15中的排气孔54)，并且通孔的位置和尺寸配置为避免排气孔。

在图28中，电源焊盘具有相同或不同的形状和/或相同或不同的尺寸，并且顶部焊盘pad-RDL3的至少一部分与底部焊盘pad-RDL1重叠。在图29中，电源焊盘也具有相同或不同的形状和/或相同或不同的尺寸，并且顶部焊盘pad-RDL3不与焊盘pad-RDL1的任何部分重叠。

如前述段落所述，当层间间距在两个直接相邻的RDL层中的两个金属焊盘之间时，相邻的电源/接地焊盘堆叠件的层间间距可以大于约10μm。另一方面，当层间间距在两个非直接相邻的RDL层中的两个金属焊盘之间时，可以放松该限制。例如，图30示出在相邻的电源焊盘堆叠件中，顶部焊盘pad-RDL3与底部焊盘pad_RDL1间隔开间距S4，该间距S4可以大于10μm、等于10μm或小于10μm。图32示出了顶部焊盘pad-RDL3与相邻的电源焊盘堆叠件中的底部焊盘pad_RDL1重叠。由于非紧邻的RDL层中的焊盘(诸如焊盘pad-RDL3和pad-RDL1)之间的垂直间距较大，因此即使发生重叠，电短路的风险也很低。

图32示出了根据一些实施例的电源焊盘堆叠件中的电源焊盘的一些示例形状。一些示例形状包括具有直角的矩形、具有圆角的矩形、六边形、八边形、圆形等。

图33和图34示出了根据一些实施例的电源/接地焊盘堆叠件52的布局。图33示出了实施例，其中电源/接地焊盘堆叠件52布置成阵列。图34示出了实施例，其中电源/接地焊盘堆叠件52布置为除阵列之外的另一种图案。例如，电源/接地焊盘堆叠件52可以布置为具有蜂巢图案或任何其他重复的图案。电源/接地焊盘堆叠件52也可以布置为具有非重复的图案。

图35、图36和图37示出了相邻电源焊盘堆叠件的布置。应当理解，将电源焊盘堆叠件设计为电源焊盘堆叠件还是接地焊盘堆叠件与相应的下面的封装组件26A中的下面的电连接件的布局有关，并且可以采用任何布局。例如，图35示出了四个相邻的电源/接地焊盘堆叠件52具有三个正电源焊盘堆叠件52-P和一个接地焊盘堆叠件52-G。图36示出了四个相邻的电源/接地焊盘堆叠件52具有两个正电源焊盘堆叠件52-P和两个接地焊盘堆叠件52-G。图36示出了四个相邻的电源/接地焊盘堆叠件52具有两个正电源焊盘堆叠件52-P和两个接地焊盘堆叠件52-P，它们在每一行和每一列中交替。

图38和图39示出了上部再分布结构50B中的金属线/焊盘的布置。图38示出了上部再分布结构50B中的一些电源焊盘和电源再分布线可以具有与上部再分布结构50B中的相应的下面的电源再分布线的边缘对准的边缘。例如，RDL层RDL4和RDL5中的电源焊盘/线的边缘与RDL 4中相应的下面的电源焊盘/线的边缘对准。在图39中，上部再分布结构50B中的电源焊盘和电源再分布线可以与上部再分布结构50B中的相应的下面的电源再分布线重叠。例如，RDL层RDL5中的电源/接地焊盘/线与RDL层RDL4中的相邻电源/接地焊盘/线重叠，RDL层RDL4中的相邻电源/接地焊盘/线连接至电源焊盘堆叠件。

本发明的实施例具有一些有利特征。通过在下部再分布结构的至少下部中形成电源焊盘堆叠件为彼此间隔开的离散的电源/接地焊盘堆叠件52，降低了使电源短路到电接地的风险。由于实施例涉及光刻掩模的改变，并且不涉及制造工艺的改变，所以本发明的实施例不会引起制造成本的增加。

根据本发明的一些实施例，一种方法包括将多个封装组件密封在密封剂中；在多个封装组件上方形成电耦合至多个封装组件的多个第一再分布层，其中，多个第一再分布层包括多个电源/接地焊盘堆叠件，多个电源/接地焊盘堆叠件中的每个都具有位于多个第一再分布层中的每个中的焊盘，并且其中多个电源/接地焊盘堆叠件包括多个电源焊盘堆叠件；多个接地焊盘堆叠件；以及在多个第一再分布层上方形成至少一个第二再分布层，其中至少一个第二再分布层包括电连接至多个电源/接地焊盘堆叠件的电源线和电接地线。在实施例中，形成多个第一再分布层包括施加聚合物层；图案化聚合物层以形成通孔开口；以及在聚合物层上方镀多个第一再分布层，其中，在通孔开口中同时镀通孔。在实施例中，形成至少一个第二再分布层包括：形成电源线和电接地线。在电源线和电接地线上方形成与电源线和电接地线接触的附加通孔；在模塑料中模制电源线、电接地线和附加通孔；以及平坦化模塑料和附加通孔。在实施例中，多个电源/接地焊盘堆叠件位于多个封装组件中的一个正上方，并且其中，在多个封装组件的顶视图中，多个电源/接地焊盘堆叠件彼此间隔开。在实施例中，多个电源/接地焊盘堆叠件位于多个封装组件中的一个正上方，并且其中，在多个封装组件的顶视图中，多个电源/接地焊盘堆叠件布置成阵列。在实施例中，方法还包括将多个封装组件放置在载体上方；以及在形成至少一个第二再分布层之后，将载体与多个封装组件脱粘。在实施例中，多个封装组件、多个第一再分布层和至少一个第二再分布层形成重建晶圆，并且该方法还包括将重建晶圆接合到附加封装组件。在实施例中，多个电源/接地焊盘堆叠件共同与多个封装组件中的一个的中心区域重叠，并且多个第一再分布层在多个电源/接地焊盘堆叠件之间没有信号线。

根据本发明的一些实施例，一种封装件包括封装组件；密封剂，将封装组件密封在其中；多个第一介电层，位于封装组件和密封剂上方；多个第一再分布层，延伸到多个第一介电层中，其中多个第一再分布层包括布置成与封装组件重叠的阵列的多个电源/接地焊盘堆叠件，其中多个电源/接地焊盘堆叠件包括多个电源焊盘堆叠件和多个接地焊盘堆叠件，其中多个电源/接地焊盘堆叠件中的每个在多个第一再分布层的每个中具有焊盘；多个第二介电层，位于多个第一再分布层上方；以及多个第二再分布层，位于多个第一再分布层上方。在实施例中，在封装组件的顶视图中，多个电源/接地焊盘堆叠件具有相同的形状，并且彼此间隔开。在实施例中，多个电源/接地焊盘堆叠件具有大于约10μm的间距。在实施例中，在多个电源/接地焊盘堆叠件中的每个中，多个第一再分布层中的所有焊盘具有相同的形状，并且彼此垂直对准。在实施例中，多个第一介电层由聚合物形成，并且多个第二介电层由模塑料形成。在实施例中，多个第一介电层具有三层或更多层。在实施例中，在多个电源/接地焊盘堆叠件之间没有信号线。

根据本发明的一些实施例，一种封装件包括多个封装组件，其中，多个封装组件包括器件管芯；模塑料，将多个封装组件密封在其中；多个第一再分布层，位于多个封装组件上方并且电连接至多个封装组件，其中，多个第一再分布层包括多个金属焊盘阵列，每个金属焊盘阵列与多个封装组件中的一个的中心区域重叠，并且其中多个金属焊盘阵列中的每个包括多个电源/接地焊盘堆叠件；以及多个第二再分布层，位于多个第一再分布层上方并且电连接至多个第一再分布层。在实施例中，金属焊盘阵列中的一个中的电源/接地焊盘堆叠件包括电互连的多个金属焊盘，并且其中多个金属焊盘电连接至相应的下面的封装组件中的电源焊盘或电接地焊盘。在实施例中，电源/接地焊盘堆叠件中的上部焊盘与电源/接地焊盘堆叠件中的相应的下部焊盘完全重叠。在实施例中，电源/接地焊盘堆叠件中的多个金属焊盘是交错的。在实施例中，金属焊盘阵列中的一个中的相邻电源/接地焊盘堆叠件具有大于约10μm的间距。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。