半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

背景技术

在形成制造半导体产品的过程中，通常通过光刻工艺，实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光或反光的区域照射至涂覆了光刻胶的待刻蚀层上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图形，实现掩模版图形的转移；然后，通过刻蚀步骤，基于光刻胶层所形成的光刻图形对待刻蚀层进行刻蚀，将掩模版图形进一步转移至待刻蚀层。

然而，转移至待刻蚀层的图形精度仍然较差，造成半导体产品性能较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高转移至待刻蚀层的图形精度，从而提高半导体结构的性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括第一区；在所述待刻蚀层表面形成第一图形材料层；在所述第一图形材料层表面形成牺牲层；在所述第一区的牺牲层内形成第一开口，所述第一开口暴露出部分所述第一区的第一图形材料层表面；形成所述第一开口后，以所述牺牲层为掩膜，在所述第一图形材料层内形成第一掺杂区；形成所述第一掺杂区后，在所述第一区的牺牲层内形成第二开口，所述第二开口暴露出部分所述第一区的第一图形材料层表面；形成所述第二开口后，以所述牺牲层为掩膜，在所述第一图形材料层内形成第二掺杂区，所述第二掺杂区与所述第一掺杂区连接。

可选的，还包括：在形成所述第二掺杂区后，去除所述牺牲层；在去除所述牺牲层后，形成第一图形层，所述第一图形层包括所述第一掺杂区和所述第二掺杂区，且所述第一图形层位于所述第一区的待刻蚀层表面；以所述第一图形层为掩膜，刻蚀所述第一区的待刻蚀层。

可选的，形成所述第一开口的方法包括：在所述牺牲层表面形成第二图形层，所述第二图形层暴露出部分所述第一区的牺牲层表面；以所述第二图形层为掩膜，刻蚀所述牺牲层，直至暴露出所述第一图形材料层表面。

可选的，形成所述第二开口的方法包括：在形成所述第一掺杂区后，在所述第一开口内形成第一阻挡层；在形成所述第一阻挡层后，在所述第一阻挡层、所述牺牲层表面形成第三图形层，所述第三图形层暴露出部分所述第一区的牺牲层表面；以所述第三图形层为掩膜，刻蚀所述牺牲层，直至暴露出所述第一图形材料层表面。

可选的，形成所述第二开口的方法包括：在形成所述第一掺杂区后，在所述第一开口内形成第一阻挡层；在形成所述第一阻挡层后，在所述第一阻挡层、所述牺牲层表面形成第三图形层，所述第三图形层暴露出部分所述第一区的牺牲层表面和部分所述第一阻挡层表面，并且暴露的牺牲层表面与第一阻挡层表面相连；以所述第三图形层为掩膜，刻蚀所述牺牲层，直至暴露出所述第一图形材料层表面。

可选的，去除所述牺牲层后，形成所述第一图形层前，对所述第一图形材料层进行表面清洗。

可选的，形成所述第一图形层的方法包括：在去除所述牺牲层后，刻蚀所述第一图形材料层。

可选的，刻蚀所述第一图形材料层的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述第一图形材料层的刻蚀速率大于对所述第一掺杂区和第二掺杂区的刻蚀速率。

可选的，形成所述第一掺杂区的工艺包括第一离子注入工艺。

可选的，形成所述第二掺杂区的工艺包括第二离子注入工艺。

可选的，所述第一掺杂区内掺杂的离子类型与所述第二掺杂区内掺杂的离子类型相同。

可选的，所述第一开口在所述待刻蚀层表面具有第一投影，所述第二开口在所述待刻蚀层表面具有第二投影，所述第一投影和所述第二投影沿第一方向间隔排布，且所述第一投影和所述第二投影之间的间距在20纳米以下。

可选的，所述第一开口在所述待刻蚀层表面具有第一投影，所述第二开口在所述待刻蚀层表面具有第二投影，所述第一投影和所述第二投影沿第一方向排布，所述第一投影和所述第二投影部分重合，并且，在所述第一方向上，所述第一投影和所述第二投影重合部分的边缘之间的间距在20纳米以下。

可选的，在沿所述第一方向上，所述第一投影的宽度范围为30纳米至50纳米，所述第二投影的宽度范围为30纳米至50纳米。

可选的，所述待刻蚀层还包括第二区；所述半导体结构的形成方法还包括：在所述第二区的待刻蚀层表面形成第四图形层，在垂直于所述第一方向的第二方向上，所述第四图形层在所述待刻蚀层表面的投影具有第一长度，且所述第一长度大于50纳米；以所述第四图形层为掩膜，刻蚀所述第二区的待刻蚀层。

可选的，所述牺牲层包括位于所述第一图形材料层表面的牺牲阻挡层，以及位于所述牺牲阻挡层表面的抗反射层。

可选的，所述第一图形化材料层的材料包括非晶硅。

可选的，所述第一掺杂区掺杂的离子包括硼离子、硼氟离子、铟离子、磷离子、砷离子或锑离子；所述第二掺杂区掺杂的离子包括硼离子、硼氟离子、铟离子、磷离子、砷离子或锑离子。

可选的，所述第一图形层还包括第三掺杂区。

相应的，本发明技术方案还提供一种半导体结构，包括：待刻蚀层，所述待刻蚀层包括第一区；位于所述待刻蚀层表面的第一图形材料层；位于所述第一图形材料层表面的牺牲层；位于所述第一区的牺牲层内的第一开口，所述第一开口暴露出部分所述第一区的第一图形材料层表面；位于所述第一图形材料层内的第一掺杂区；位于所述第一区的牺牲层内的第二开口，所述第二开口暴露出部分所述第一区的第一图形材料层表面；位于所述第一图形材料层内的第二掺杂区，所述第二掺杂区与所述第一掺杂区连接。

与现有技术相比，本发明的技术方案具有以下有益效果：

在本发明技术方案的半导体结构的形成方法中，由于形成了第一开口和第二开口，并且通过第一开口和第二开口形成了相连接的第一掺杂区和第二掺杂区，因此，在第一掺杂区连接第二掺杂区的延伸方向上，通过小尺寸的第一开口和第二开口，后续能够形成在所述延伸方向上具有大尺寸的掩膜，即包括所述第一掺杂区和第二掺杂区的掩膜，从而实现将在所述延伸方向上具有大尺寸的图形转移至待刻蚀层；不仅如此，由于所述第一开口和第二开口在所述延伸方向上尺寸较小，通过曝光步骤曝光光刻胶层，形成所述第一开口和第二开口的图形层时，能够得到精度较高的图形层图形，因此，形成的第一开口和第二开口图形精度高、形貌好，从而，通过所述第一开口和所述第二开口形成的第一掺杂区和第二掺杂区的图形精度高、形貌好，即，包括所述第一掺杂区和所述第二掺杂区的掩膜的图形精度高、形貌好，进而提高了转移至待刻蚀层的图形精度，提高了半导体结构的性能。

进一步，由于所述第一投影和所述第二投影沿第一方向间隔排布，且所述第一投影和所述第二投影之间的间距在20纳米以下，因此，所述第一开口和所述第二开口之间的间距较小，从而形成第一掺杂区和第二掺杂区时，掺杂离子的扩散能够使所述第一掺杂区和所述第二掺杂区连接。

进一步，由于所述第一投影和所述第二投影沿第一方向排布，所述第一投影和所述第二投影部分重合，并且，在所述第一方向上，所述第一投影和所述第二投影重合部分的边缘之间的间距在20纳米以下，因此，一方面，能够形成大于所述第一开口或所述第二开口的图形尺寸的掩膜层，另一方面，所述掩膜层的最大尺寸得到控制，从而能够形成图形尺寸合适的掩膜层。

附图说明

图1是一种掩膜版的俯视结构示意图；

图2至图12是本发明实施例的半导体结构形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，转移至待刻蚀层的图形精度仍然较差，造成半导体产品性能较差。

图1是一种掩膜版的俯视结构示意图。

请参考图1，所述掩膜版包括A区和B区。

在所述A区内，所述掩膜版具有若干第一开口10；在所述B区内，所述掩膜版具有第二开口11。

所述第一开口10和所述第二开口11均作为所述掩膜版的透光或反光区域，从而，通过曝光步骤，光线能够通过所述掩模版中的第一开口10和第二开口11照射至涂覆了光刻胶的硅片上，并与光刻胶发生光化学反应，接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图形，实现掩模版图案的转移。

在上述实施例中，所述第一开口10在Y方向上的长度H较大且在X方向的长度P较小，同时，在整个掩膜版中，所述第一开口10的数量多于所述第二开口11，因此通过调整曝光过程中光源的参数，使得曝光工艺在Y方向的曝光范围更大、精度更高，从而，形成的与数量较多的若干所述第一开口10对应的光刻图形的形貌较好。

然而，所述曝光工艺无法同时兼顾在Y方向和在X方向的曝光范围及精度，由于调整了所述光源的参数以使所述曝光工艺在Y方向的曝光范围更大、精度更高，导致所述曝光工艺在X方向的曝光范围和精度变差，因此，当所述B区的第二开口11在所述X方向上的长度Q远大于所述长度P时，所述曝光工艺对所述第二开口11在X方向具有较大宽度Q的轮廓曝光精度较差，形成的与所述第二开口11对应的光刻图形的形貌较差，从而，转移至待刻蚀层的图形精度仍然较差，造成半导体产品性能较差。

为了解决上述问题，本发明提供一种半导体结构及其形成方法，通过在牺牲层上形成小尺寸且形貌好的第一开口和第二开口，并通过所述第一开口和第二开口形成作为待刻蚀层的掩膜层的第一图形层，从而，提高转移至待刻蚀层的图形精度，以提高半导体结构的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图12是本发明实施例的半导体结构形成过程的剖面结构示意图。

请参考图2，提供待刻蚀层100，所述待刻蚀层100包括第一区I；在所述待刻蚀层100表面形成第一图形材料层110。

所述第一图形材料层100用于在所述第一区I内形成第一图形层。

所述待刻蚀层100的材料包括氧化物或氮化物。

在本实施例中，所述待刻蚀层100的材料为氧化硅。

在本实施例中，所述待刻蚀层100还包括第二区II。在其他实施例中，所述待刻蚀层不包括第二区。

形成所述第一图形材料层110的工艺包括：沉积工艺或旋涂工艺。

在本实施例中，形成所述第一图形材料层110的方法包括化学气相沉积工艺。

在本实施例中，所述第一图形材料层110的材料包括非晶硅。

在本实施例中，还提供衬底101，所述待刻蚀层100位于所述衬底表面。

所述衬底101的材料包括半导体材料。在本实施例中，所述衬底101的材料包括硅。在其他实施例中，所述第一基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。

在本实施例中，所述衬底101内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。

请参考图3，在所述第一图形材料层110表面形成牺牲层120。

在本实施例中，所述牺牲层120包括在所述第一图形材料层110表面形成的牺牲阻挡层(未图示)，以及在所述牺牲阻挡层表面形成的抗反射层(未图示)。

形成所述牺牲阻挡层的方法包括沉积工艺或旋涂工艺。

在本实施例中，形成所述牺牲阻挡层的方法包括旋涂工艺。

在本实施例中，所述牺牲阻挡层的材料为旋涂碳。

形成所述抗反射层的工艺包括沉积工艺或旋涂工艺。

在本实施例中，所述抗反射层的材料是介电材料，所述抗反射层的材料包括氧化硅、氮化硅、氧化铪、氧化钽和氧化铝中一种或多种组合。

请参考图4，在所述第一区I的牺牲层120内形成第一开口131，所述第一开口131暴露出部分所述第一图形材料层110表面。

在本实施例中，所述第一开口131在所述待刻蚀层100表面具有第一投影，并且在沿第一方向X上，所述第一投影的宽度A范围为30纳米至50纳米。

所述宽度A过小，后续无法与第二开口配合后形成尺寸大的第一图形层；所述宽度A过大，对用于形成第一开口131的光刻胶材料层曝光后，得到的光刻胶层图形的精度较差，从而无法形成精度好、形貌好的第一开口131；因此，所述宽度A的范围合适，能够与所述第二开口配合后形成尺寸大的第一图形层，同时，形成精度好、形貌好的第一开口131。

形成所述第一开口131的方法包括：在所述牺牲层120的表面，即，所述抗反射层表面，形成第二图形层(未图示)，所述第二图形层暴露出部分第一区I的所述牺牲层120表面；以所述第二图形层为掩膜，刻蚀所述牺牲层120，直至暴露出所述第一图形材料层110表面。

在本实施例中，所述第二图形层的材料为光刻胶。

形成所述第二图形层的方法包括：在所述牺牲层120表面形成第一光刻胶材料层(未图示)，对所述第一光刻胶材料层进行曝光和显影，从而去除第一区I的所述牺牲层120表面的部分第一光刻胶材料层，形成所述第二图形层。

刻蚀所述牺牲层120的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

在本实施例中，刻蚀所述牺牲层120的工艺包括干法刻蚀工艺。

在本实施例中，在形成所述第一开口131后，去除所述第二图形层。

去除所述第二图形层的工艺包括灰化工艺。

请参考图5，形成所述第一开口131后，以所述牺牲层120为掩膜，在所述第一图形材料层110内形成第一掺杂区M。

形成所述第一掺杂区M的工艺包括第一离子注入工艺。

所述第一离子注入工艺的参数包括：掺杂离子包括硼离子、硼氟离子、铟离子、磷离子、砷离子或锑离子。从而，所述第一掺杂区M掺杂的离子包括硼离子、硼氟离子、铟离子、磷离子、砷离子或锑离子。

在本实施例中，所述第一掺杂区M掺杂的离子为硼离子。

在本实施例中，通过调整所述第一离子注入工艺的工艺参数以及所述第一开口131的大小，形成设计需要的第一掺杂区M的尺寸。

请参考图6，在形成所述第一掺杂区M后，在所述第一开口131内形成第一阻挡层140。

所述第一阻挡层140用于保护所述第一掺杂区M的形貌，从而减少所述第一掺杂区M在后续形成第二开口和第二掺杂区的工艺的影响。

形成所述第一阻挡层140的工艺包括沉积工艺和旋涂工艺。

在本实施例中，形成所述第一阻挡层140的工艺包括旋涂工艺。

所述第一阻挡层140的材料包括旋涂碳。

请参考图7，形成所述第一掺杂区M后，在所述第一区I的牺牲层120内形成第二开口132，所述第二开口132暴露出部分所述第一图形材料层110表面。

在本实施例中，所述第二开口132在所述待刻蚀层100表面具有第二投影，并且在沿第一方向X上，所述第二投影的宽度B范围为30纳米至50纳米。

所述宽度B过小，无法与所述第一开口131配合后形成尺寸大的第一图形层；所述宽度B过大，对用于形成第二开口132的光刻胶材料层曝光后，得到的光刻胶层图形的精度较差，从而无法形成精度好、形貌好的第二开口132；因此，所述宽度B的范围合适，能够与所述第一开口131配合后形成尺寸大的第一图形层，同时，形成精度好、形貌好的第二开口132。

在本实施例中，所述第一投影和所述第二投影沿第一方向X间隔排布，且所述第一投影和所述第二投影之间的间距在20纳米以下。

由于所述第一投影和所述第二投影沿第一方向X间隔排布，且所述第一投影和所述第二投影之间的间距在20纳米以下，因此，所述第一开口131和所述第二开口132之间的间距较小，从而形成第一掺杂区M和第二掺杂区N时，掺杂离子的扩散能够使所述第一掺杂区M和所述第二掺杂区N连接。

在本实施例中，形成所述第二开口132的方法包括：在形成所述第一阻挡层140后，在所述第一阻挡层140、所述牺牲层120表面形成第三图形层(未图示)，所述第三图形层暴露出部分所述第一区I的牺牲层120表面；以所述第三图形层为掩膜，刻蚀所述牺牲层120，直至暴露出所述第一图形材料层110表面。

在本实施例中，所述第三图形层的材料为光刻胶。

形成所述第三图形层的方法包括：在所述牺牲层120表面形成第二光刻胶材料层(未图示)，对所述第二光刻胶材料层进行曝光和显影，从而去除第一区I的所述牺牲层120表面的部分第二光刻胶材料层，形成所述第三图形层。

刻蚀所述牺牲层120的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

在本实施例中，刻蚀所述牺牲层120的工艺包括干法刻蚀工艺。

在本实施例中，在形成所述第二开口132后，去除所述第三图形层。

去除所述第二图形层的工艺包括灰化工艺。

在另一实施例中，所述第一投影和所述第二投影沿第一方向排布，所述第一投影和所述第二投影部分重合，并且，在所述第一方向上，所述第一投影和所述第二投影重合部分的边缘之间的间距在20纳米以下。

由于所述第一投影和所述第二投影沿第一方向X排布，所述第一投影和所述第二投影部分重合，并且，在所述第一方向X上，所述第一投影和所述第二投影重合部分的边缘之间的间距在20纳米以下，因此，一方面，后续能够形成大于所述第一开口或所述第二开口的图形尺寸的第一图形层，另一方面，所述第一图形层的最大尺寸得到控制，从而能够形成图形尺寸合适的第一图形层。

在另一实施例中，形成所述第二开口的方包括：在形成所述第一阻挡层后，在所述第一阻挡层、所述牺牲层表面形成第三图形层，所述第三图形层暴露出部分所述第一区的牺牲层表面和部分所述第一阻挡层表面，并且暴露的牺牲层表面与第一阻挡层表面相连；以所述第三图形层为掩膜，刻蚀所述牺牲层，直至暴露出所述第一图形材料层表面。

请参考图8，形成所述第二开口132后，以所述牺牲层120为掩膜，在所述第一图形材料层110内形成第二掺杂区N，所述第二掺杂区N与所述第一掺杂区M连接。

由于形成了第一开口131和第二开口132，并且通过第一开口131和第二开口132形成了相连接的第一掺杂区M和第二掺杂区N，因此，在第一掺杂区M连接第二掺杂区N的第一方向X上，通过小尺寸的第一开口131和第二开口132，后续能够形成在所述第一方向X上具有大尺寸的掩膜，即包括所述第一掺杂区M和第二掺杂区N的第一图形层，从而实现将在所述第一方向X上具有大尺寸的图形转移至待刻蚀层100。

不仅如此，由于所述第一开口131和第二开口132在所述第一方向X上尺寸较小，通过曝光步骤曝光光刻胶层，形成所述第一开口131和第二开口132的图形层时，能够得到精度较高的图形层图形。因此，形成的第一开口131和第二开口132图形精度高、形貌好，从而，通过所述第一开口131和所述第二开口132形成的第一掺杂区M和第二掺杂区N的图形精度高、形貌好，即，后续形成的包括所述第一掺杂区M和所述第二掺杂区N的第一图形层的图形精度高、形貌好，进而提高了转移至待刻蚀层100的图形精度，提高了半导体结构的性能。

需要说明的是，所述第一掺杂区M和第二掺杂区N相连接，是指所述第一掺杂区M与所述第二掺杂区N的边界正好接触，或者所述第一掺杂区M和所述第二掺杂区N有部分重合。

形成所述第二掺杂区N的工艺包括第二离子注入工艺。

所述第二离子注入工艺的参数包括：掺杂离子包括硼离子、硼氟离子、铟离子、磷离子、砷离子或锑离子。从而，所述第二掺杂区N掺杂的离子包括硼离子、硼氟离子、铟离子、磷离子、砷离子或锑离子。

所述第二掺杂区N的掺杂的离子类型与所述第一掺杂区M掺杂的离子类型相同。

在本实施例中，通过调整所述第二离子注入工艺的工艺参数以及所述第二开口132的大小，形成设计需要的第二掺杂区N的尺寸。

请参考图9，在形成所述第二掺杂区N后，去除所述牺牲层120；在去除所述牺牲层120后，形成第一图形层111，所述第一图形层111包括所述第一掺杂区M和所述第二掺杂区N，且所述第一图形层111位于所述第一区I的待刻蚀层100表面。

在另一实施例中，所述第一图形层还包括第三掺杂区，形成所述第三掺杂区的方法与形成所述第二掺杂区的方法相同，在此不再赘述。由于形成了所述第三掺杂区，因此得以形成在所述第一方向X上尺寸更大的第一图形层。

在其他实施例中，所述所述第一图形层还包括若干第四掺杂区，所述第四掺杂区的数量根据需要形成的第一图形层的尺寸，即后续需要转移至待刻蚀层的图形的尺寸调整，形成所述第四掺杂区的方法与形成所述第二掺杂区的方法相同，在此不再赘述。由于形成了若干第四掺杂区，因此得以形成在所述第一方向X上尺寸更大的第一图形层。

去除所述牺牲层120的工艺包括刻蚀工艺或平坦化工艺。

在本实施例中，去除所述牺牲层120后，形成所述第一图形层111前，对所述第一图形材料层110进行表面清洗。因此，所述第一图形材料层110表面的残留物能够被去除，避免后续刻蚀待刻蚀层100层后，所述残留物污染所述待刻蚀层表面，从而，减少了半导体器件的残留物污染问题，提高了半导体器件的性能。

在本实施例中，对所述第一图形材料层110进行表面清洗的溶液包括硫酸。

形成所述第一图形层111的方法包括：在去除所述牺牲层120后，刻蚀所述第一图形材料层110。

刻蚀所述第一图形材料层110的工艺包括湿法刻蚀工艺。由于所述第一掺杂区M和第二掺杂区N中掺杂了离子，因此，所述湿法刻蚀工艺对所述第一图形材料层110的刻蚀速率大于对所述第一掺杂区M和第二掺杂区N的刻蚀速率。从而，在保留所述第一掺杂区M和第二掺杂区N的同时，能够去除其余的第一图形材料层111的部分，以形成第一图形层111。

在本实施例中，所述湿法刻蚀工艺的刻蚀溶液包括氨水。

请参考图10，以所述第一图形层111为掩膜，刻蚀所述第一区I的待刻蚀层100。从而，在所述第一区I内形成刻蚀图形层102。

在本实施例中，所述刻蚀图形层102在所述第一方向X上具有宽度K，且所述宽度K在50纳米以上。

刻蚀所述第一区I的待刻蚀层100的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

在本实施例中，在刻蚀所述第一区I的待刻蚀层100前，在第二区II的待刻蚀层100表面形成第一阻挡层150。从而，避免了刻蚀所述第一区I的待刻蚀层100的刻蚀工艺对第二区II的待刻蚀层100造成影响。

在本实施例中，形成所述刻蚀图形层102后，去除所述第一图形层111。

请参考图11和图12，图12是图11的俯视结构示意图，在形成所述刻蚀图形层102后，在所述第二区II的待刻蚀层100表面形成第四图形层(未图示)，以所述第四图形层为掩膜，刻蚀所述第二区II的待刻蚀层100。从而，在所述第二区II内形成刻蚀图形层103。

刻蚀所述第二区II的待刻蚀层100的工艺包括湿法刻蚀工艺或干法刻蚀工艺。

在本实施例中，所述第四图形层的材料为光刻胶。

在本实施例中，在形成所述刻蚀图形层103后，去除所述第四图形层。

去除所述第四图形层的工艺包括灰化工艺。

在本实施例中，在去除所述第一图形层111后形成所述第四图形层，并且，去除所述第一图形层111后，形成所述第四图形层前，在所述第一区I的暴露的衬底101表面和所述刻蚀图形层102表面形成第二阻挡层(未图示)。从而，避免了后续形成刻蚀层图形103的工艺，对所述第一区I暴露的衬底101表面以及所述刻蚀层图形102造成影响。

在本实施例中，形成所述第四图形层的方法包括：在形成所述第二阻挡层后，去除所述第二区II的待刻蚀层100表面的第一阻挡层150；在去除所述第一阻挡层150后，在所述第二区II的待刻蚀层100表面形成第四图形材料层；对所述第四图形材料层曝光和显影，从而形成所述第四图形层。

在本实施例中，在形成所述刻蚀图形层103后，去除所述第二阻挡层。

在本实施例中，在垂直于所述第一方向X的第二方向Y上，所述第四图形层在所述待刻蚀层100表面的投影具有第一长度T，且所述第一长度T大于50纳米。从而所述刻蚀图形层103在所述第二方向Y上，也具有所述大于50纳米的第一长度T。

在本实施例中，所述刻蚀图形层103在所述第一方向X上具有宽度S，且所述第一长度T和所述宽度K均远大于所述宽度S。

在本实施例中，所述刻蚀图形层102在所述第二方向Y上具有第二长度W，且所述宽度K远大于所述第二长度W。

因此，所述刻蚀图形层102和所述刻蚀图形层103类型不同，所述刻蚀图形层102在第一方向X上具有大尺寸，在第二方向Y上具有小尺寸，而所述刻蚀图形层103在第一方向X上具有小尺寸，在第二方向Y上具有大尺寸。

因此，通过上述形成方法，能够同时形成图形精度高、形貌好的刻蚀图形层102和刻蚀图形层103，即，在针对刻蚀图形103调整了曝光工艺(在第二方向Y上精度较好、曝光范围较大，但在第一方向X上精度较差、范围较小)的同时，能够兼顾在在第一方向X上具有较大尺寸的刻蚀图形层102。

相应的，本发明实施例还提供一种半导体结构，包括：待刻蚀层100，所述待刻蚀层100包括第一区I；位于所述待刻蚀层100表面的第一图形材料层110；位于所述第一图形材料层110表面的牺牲层120；位于所述第一区I的牺牲层120内的第一开口131，所述第一开口131暴露出部分所述第一区I的第一图形材料层110表面；位于所述第一图形材料层110内的第一掺杂区M；位于所述第一区I的牺牲层内的第二开口132，所述第二开口132暴露出部分所述第一区I的第一图形材料层110表面；位于所述第一图形材料层110内的第二掺杂区N，所述第二掺杂区N与所述第一掺杂区M连接。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。