半导体结构的形成方法

技术领域

本发明实施例关于半导体结构，更特别关于填隙结构的轮廓控制。

背景技术

随着半导体技术进展，对更高存储能力、更快处理系统、更高效能、与更低成本的需求也随之增加。为了符合这些需求，半导体产业持续缩小半导体装置如金属氧化物半导体场效晶体管(包含平面金属氧化物半导体场效晶体管与鳍状场效晶体管)的尺寸。尺寸缩小亦增加半导体制造工艺的复杂度。

发明内容

在一些实施例中，半导体结构的形成方法，包括形成栅极结构于基板上；形成层间介电结构以围绕栅极结构；形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，且第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，并形成第二开口于第一开口上。在沉积介电层之后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。

在一些实施例中，半导体结构的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板上；形成栅极结构于第一鳍状结构与第二鳍状结构上；形成层间介电结构于第一鳍状结构与第二鳍状结构上并围绕栅极结构；以及形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，且第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，形成第二开口于第一开口上，以及形成填隙结构于第二开口中。在沉积介电层之后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。

在一些实施例中，半导体结构包括：第一鳍状结构与第二鳍状结构，位于基板上；栅极结构，位于第一鳍状结构与第二鳍状结构上；层间介电结构，围绕栅极结构并位于第一鳍状结构与第二鳍状结构上；以及填隙结构，具有形成于栅极结构中的第一部分，与形成于层间介电结构中的第二部分。第一鳍状结构与第二鳍状结构彼此平行。填隙结构的第一部分的第一宽度比填隙结构的第二部分的第二宽度大至少两倍。

附图说明

图1是一些实施例中，以轮廓控制的填隙结构分开的栅极结构的等角图(isometric views，等距视图)。

图2A至图2D是一些实施例中，以轮廓控制的填隙结构分开的栅极结构的上视图与剖视图。

图3是一些实施例中，轮廓控制的填隙结构的形成方法的流程图。

图4A至图4D、图5A至图5D、图6A至图6D、及图7A至图7D是一些实施例中，形成轮廓控制的填隙结构的多种工艺步骤的上视图与剖视图。

图8是一些实施例中，在具有与不具有轮廓控制的填隙结构的情况下，栅极结构末端至主动区的距离与有效电容变化之间的关系图。

符号说明

B-B,C-C,D-D：剖线

100,200-1,200-2,200-3,200-4：栅极结构

100a：介电堆叠

100b：功函数堆叠

100c：金属填充层

102,104,202,204：晶体管

110,210：鳍状结构

120：基板

130,230：浅沟槽隔离区

140：磊晶结构

150,450：栅极间隔物

160,260：层间介电结构

170,270：填隙结构

170a,270a,516a,516a',716a：第一部分

170b,270b,516b,516b',716b：第二部分

270ah：第一高度

270aw：第一宽度

270bh：第二高度

270bw：第二宽度

270d：距离

300：步骤

310,320,330,340,350,360：步骤

406,408：子层

412：硬遮罩

516,516'：第一开口

516ah,516bh,716ah,716bh：高度

516aw,516bw,716aw,716bw：宽度

618：氮化硅层

716：第二开口

716r：凹陷

具体实施方式

下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。

下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

值得注意的是，下述内容的“一实施例”、“一例示性的实施例”、“例示性”、或类似用语所述的实施例可包含特定的特征、结构、或特性，但每一实施例可不必包含特定的特征、结构、或特性。此外，这些用语不必视作相同实施例。此外，当结合实施例描述特定特征、结构、或特性时，无论是否明确说明，本技术领域中技术人员自可结合其他实施例以实施这些特征、结构、或特性。

应理解的是，此处的措词或用语的目的为说明而非限制，因此本技术领域中技术人员可依此处说明解释下述说明的措词或用语。

用语“基本上”指的是在产品或工艺的设计阶段中，用于构件或工艺操作的特性或参数的期望值或目标值，以及高于及/或低于所需值的数值。数值范围通常来自于工艺或公差中的细微变化。

此处采用的用语“蚀刻选择性”指的是相同蚀刻条件下，对两种不同材料的蚀刻速率之间的比例。

此处采用的用语“垂直”指的是大致垂直于基板表面。

在一些实施例中，用语“大约”和“基本上”指的是在5％之内变化的给定数值(比如数值±1％、±2％、±3％、±4％、或±5％)。

场效晶体管中的栅极结构可延伸两个或更多晶体管。举例来说，栅极结构可为越过基板的主动区(如鳍状结构)的长形线状物。一旦形成栅极结构，图案化工艺可依据所需布局将长栅极结构切割成较短部分。换言之，图案化工艺可移除长栅极结构的多余部分与围绕长栅极结构的层间介电结构的部分，以形成一或多个切口并将长型线状物分隔成较短部分。此工艺可称作切割金属栅极工艺。之后，可将填隙结构(如氮化硅的介电材料，其介电常数为约7.4)填入长栅极结构的分开部分之间的切口。氮化硅不只电性隔离长栅极结构的相邻部分，亦保护露出的栅极结构层免于氧扩散。

由于栅极结构实际上是埋置于一或多种介电材料中的电极，其可与晶体管的主动区形成寄生电容器，这将产生不想要的寄生电容与边缘电容于集成电路中。除了栅极结构附近的寄生电容之外，边缘电容会减缓集成电路的环形震荡器速度，并负面地影响晶体管的临界电压。

此处所述的实施例关于缓解图案化的栅极结构与主动区之间的边缘电容的方法。填隙结构的轮廓可调整边缘电容，且填隙结构可具有栅极结构中的第一部分与围绕栅极结构的层间介电结构中的第二部分。在一些实施例中，增加栅极结构中的填隙结构的第一部分的宽度，可减少栅极结构末端与主动区之间的距离，以减少边缘电容。在一些实施例中，减少周围的层间介电结构中的填隙结构的第二部分尺寸，可减少栅极结构与主动区之间的介电结构的有效介电常数。层间介电结构可包含介电常数为约3.9的氧化硅的介电材料。减少填有氮化硅的填隙结构的第二部分的尺寸，可减少栅极结构末端与主动区之间的介电结构的结合介电常数(比如更靠近约3.9)。

在一些实施例中，图1显示形成于鳍状结构110上且隔有填隙结构170的栅极结构100的等角图。在一些实施例中，鳍状结构110位于基板120上。在一些实施例中，栅极结构100覆盖鳍状结构110的上表面与侧表面，且鳍状结构110的长度方向沿着x轴延伸，如图1所示。浅沟槽隔离区130可隔离鳍状结构110。在一些实施例中，磊晶结构140可形成于栅极结构100未覆盖的鳍状结构110的凹陷部分的上表面上。在一些实施例中，磊晶结构140可形成于未凹陷的鳍状结构110的上表面与侧壁表面上。在一些实施例中，栅极结构100与磊晶结构140可隔有栅极间隔物150。如图1所示，层间介电结构160所围绕的栅极结构100与磊晶结构140由虚线标示以方便图示。在一些实施例中，填隙结构170可形成于栅极结构100中并围绕层间介电结构160，以将栅极结构100分成两部分。

在一些实施例中，可形成与栅极结构100类似且平行的额外栅极结构于鳍状结构110上。这些额外结构未图示于图1中，以简化附图。在一些实施例中，图1仅显示集成电路布局的一部分，其中鳍状结构之间的空间(如鳍状物间距)、鳍状结构的尺寸、与栅极结构的尺寸可与图1所示者类似或不同。此外，图1与后续附图仅用于说明目的而不需依比例示出。图1与后续附图可不反映实际结构或实际膜状物的实际几何形状。为了说明目的，可刻意增加一些结构、膜状物、或几何形状。

在一些实施例中，基板120为基体半导体晶圆或绝缘层上半导体(如绝缘层上硅)晶圆的顶层。此外，基板120的组成为(i)硅或另一半导体元素如锗；(ii)半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；(iii)半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；或(iv)上述的组合。此外，基板120可视设计需求掺杂为p型基板或n型基板。在一些实施例中，基板120可掺杂p型掺质(如硼、铟、铝、或镓)或n型掺质(如磷或砷)。在一些实施例中，基板120具有结晶微结构，比如不是非晶或多晶结构。

图1所示的鳍状结构110可由图案化方法形成于基板120上。举例来说，鳍状结构110的图案化方法可采用一或多道光微影工艺，包含双重图案化或多重图案化工艺。双重图案化或多重图案化工艺可结合光微影与自对准工艺，其产生的图案间距可小于采用单一的直接光微影工艺所得的图案间距。举例来说，一些实施例形成牺牲层于基板(如基板120)上，并采用光微影工艺图案化牺牲层。可采用自对准工艺沿着图案化的牺牲层的侧部形成间隔物。接着移除牺牲层，且保留的间隔物之后可用于图案化鳍状结构110。鳍状结构110可彼此平行。在一些实施例中，与鳍状结构110类似且平行的额外鳍状结构可形成于基板120上。这些额外鳍状结构未图示于图1中以简化附图。

在一些实施例中，鳍状结构110的材料与基板120的材料相同或不同。举例来说但不限于此，鳍状结构110的组成为(i)硅或另一半导体元素如锗；(ii)半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；(iii)半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；或(iv)上述的组合。在一些实施例中，鳍状结构110具有结晶微结构，比如不是非晶或多晶。

在一些实施例中，浅沟槽隔离区130的沉积方法为可流动的化学气相沉积工艺，已确保浅沟槽隔离区130填入鳍状结构110之间的空间而不形成缝隙或空洞。在一些实施例中，浅沟槽隔离区130可具有介电材料如氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、及/或其他合适的绝缘材料。在一些实施例中，浅沟槽隔离区130为氧化硅为主的介电层，其可包含氮及/或氢。为了进一步改善浅沟槽隔离区130的介电与结构特性，可对浅沟槽隔离区130进行温度介于约800℃至约1200℃之间的湿式蒸汽退火(比如100％的水分子)。在湿式蒸汽退火时，可致密化浅沟槽隔离区130并增加其氧含量。浅沟槽隔离区130可提供整合至基板120或沉积于基板120上的主动与被动单元(未图示)与相邻的鳍状结构之间的电性隔离。

在一些实施例中，磊晶结构140可形成鳍状场效晶体管的源极与漏极区。举例来说但不限于此，磊晶结构140可包含(i)掺杂硼的硅锗、掺杂硼的锗、或掺杂硼的锗锡以用于p型晶体管；或(ii)掺杂碳的硅、掺杂磷的硅、或掺杂砷的硅以用于n型晶体管，端视晶体管的形态(比如n型或p型)而定。磊晶结构140可在磊晶成长工艺时采用n型掺质(如磷或砷)或p型掺质(如硼或铟)进行原位掺杂。此外，磊晶结构140可包含掺质浓度、结晶微结构、结晶取向、及/或类似性质不同的多层(如两层、三层、或更多层)。

在一些实施例中，磊晶结构140的成长方法可为(i)化学气相沉积如低压化学气相沉积、原子层化学气相沉积、超高真空化学气相沉积、远端等离子体化学气相沉积、或任何合适的化学气相沉积；(ii)分子束磊晶工艺；(iii)任何合适的磊晶工艺；或(iv)上述的组合。在一些实施例中，磊晶结构140的成长方法可为磊晶沉积与部分蚀刻工艺，其可重复至少一次的磊晶沉积与部分蚀刻工艺。重复的沉积与部分蚀刻工艺亦可视作循环沉积-蚀刻工艺。在一些实施例中，磊晶结构140的成长方法可为选择性磊晶成长，其可添加蚀刻气体以促进选择性成长半导体材料于鳍状结构110的露出表面上，而不成长半导体材料于绝缘材料(如浅沟槽隔离区130的介电材料)上。

每一磊晶结构140可为p型或n型。每一p型磊晶结构140可包含硅锗、硅、硼化硅锗、锗、或III-V族材料(比如锑化铟、锑化镓、或锑化铟镓)，且可在磊晶成长工艺时采用p型掺质(如硼、铟、或镓)进行原位掺杂。对p型原位掺杂而言，可采用p型掺杂前驱物如乙硼烷、三氟化硼、及/或其他p型掺杂前驱物。

每一磊晶结构140可包含磊晶成长的p型第一子区、第二子区、与第三子区(未图示)，其中第三子区可成长于第二子区上，且第二子区可成长于第一子区上。在一些实施例中，子区可为硅锗，且彼此之间的掺杂浓度、磊晶成长工艺条件、及/或锗相对于硅的浓度可不同。

在一些实施例中，每一n型磊晶结构140可包含硅、磷化硅、碳化硅、碳磷化硅、或III-V族材料(如磷化铟、砷化镓、砷化铝、砷化铟、砷化铟铝、或砷化铟镓)，且可在磊晶成长工艺时采用n型掺质(如磷或砷)进行原位掺杂。对n型原位掺杂而言，可采用n型掺杂前驱物如膦、胂、及/或其他n型掺杂前驱物。每一n型磊晶区140可具有多个n型子区。除了掺质种类，n型子区可与p型子区具有类似的厚度及/或掺质浓度。n型及/或p型子区所用的其他材料、厚度、与掺质浓度亦属本发明实施例的范围与构思中。

在一些实施例中，栅极结构100包括多个层状物。举例来说但不限于此，栅极结构100可包含介电堆叠100a、功函数堆叠100b、金属填充层100c、与图1及后续附图未显示的其他中间层。在一些实施例中，在切割金属栅极工艺之前，可形成硬遮罩层于栅极结构100的上表面上(未图示)。硬遮罩层可包含底金属氮化物层(如氮化钛)与顶氮化硅层。在一些实施例中，硬遮罩层在制造工艺时可保护栅极结构100。

在一些实施例中，介电堆叠100a可包含氧化硅，且其形成方法可为化学气相沉积、原子层沉积、物理气相沉积、电子束蒸镀、或其他合适工艺。在一些实施例中，介电堆叠100a可包含(i)氧化硅、氮化硅、及/或氮氧化硅，(ii)高介电常数的介电材料如氧化铪、氧化钛、氧化铪锆、氧化钽、硅酸铪、氧化锆、或硅酸锆，(iii)高介电常数的介电材料如锂、铍、镁、钙、锶、钪、钇、锆、铝、镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、或镏的氧化物，或(iv)上述的组合。高介电常数的介电层的形成方法可为原子层沉积及/或其他合适方法。在一些实施例中，介电堆叠100a可包含单一绝缘材料层或绝缘材料层堆叠。介电堆叠100a所用的其他材料与形成方法亦属本发明实施例的范围与构思中。

功函数堆叠100b可包含单一金属层或金属层堆叠。金属层堆叠可包含功函数值彼此相同或不同的金属。在一些实施例中，功函数堆叠100b可包含铝、铜、钨、钛、钽、氮化钛、氮化钽、镍硅化物、钴硅化物、银、碳化钽、氮化钽硅、碳氮化钽、钛铝、氮化钛铝、氮化钨、金属合金、及/或上述的组合。在一些实施例中，功函数堆叠100b可包含掺杂铝的金属，比如掺杂铝的钛、掺杂铝的氮化钛、掺杂铝的钽、或掺杂铝的氮化钽。功函数堆叠100b的形成方法可采用合适工艺如原子层沉积、化学气相沉积、物理气相沉积、电镀、或上述的组合。在一些实施例中，功函数堆叠100b的厚度为约2nm至约15nm。功函数堆叠100b所用的其他材料、形成方法、与厚度亦属本发明实施例的范围与构思中。

金属填充层100c可包含单一金属层或金属层堆叠。金属层堆叠可包含彼此不同的金属。在一些实施例中，金属填充层100c可包含合适的导电材料如钛、银、铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、氮化钛、氮化钽、钌、钼、氮化钨、铜、钨、钴、镍、碳化钛、碳化钛铝、碳化钽铝、金属合金、及/或上述的组合。金属填充层100c的形成方法可为原子层沉积、物理气相沉积、化学气相沉积、或其他合适的沉积工艺。金属填充层100c所用的其他材料与形成方法亦属本发明实施例的范围与构思中。

在一些实施例中，栅极结构100可进一步包含栅极阻障层(未图示)。栅极阻障层可作为后续形成的功函数堆叠100b所用的成核层，及/或有助于避免金属自栅极的功函数堆叠100b实质上扩散至下方层(如介电堆叠100a)。栅极阻障层可包含钛、钽、氮化钛、氮化钽、或其他合适的扩散阻障材料，且其形成方法可为原子层沉积、物理气相沉积、化学气相沉积、或其他合适的沉积工艺。在一些实施例中，栅极阻障层可包含实质上无氟的金属或含金属膜，且其形成方法可为采用一或多种无氟为主的前驱物的原子层沉积或化学气相沉积。在一些实施例中，栅极阻障层的厚度可为约1nm至约10nm。栅极阻障层所用的其他材料、形成方法、与厚度亦属本发明实施例的范围与构思中。

栅极间隔物150可包含绝缘材料，比如氧化硅、氮化硅、低介电常数材料、或上述的组合。栅极间隔物150可具有低介电常数的材料，其介电常数低于3.9(比如低于3.5、3、或2.8)。在一些实施例中，每一栅极间隔物150的厚度可为约5nm至约10nm。依据此处公开的内容，本技术领域中技术人员应理解栅极间隔物150所用的其他材料与厚度亦属本发明实施例的范围与构思中。

层间介电结构160可位于浅沟槽隔离区130上并围绕栅极结构100。层间介电结构160可包含介电材料，其沉积方法适用于可流动的介电材料如可流动的氧化硅、可流动的氮化硅、可流动的氮氧化硅、可流动的碳化硅、或可流动的碳氧化硅。举例来说，可流动的氧化硅的沉积方法可采用可流动的化学气相沉积。在一些实施例中，介电材料可为氧化硅。在一些实施例中，层间介电结构160可包含氧化硅、氮化硅、碳氧化硅、氧化锆、氧化铪、高介电常数的介电材料、低介电常数的介电材料(比如介电常数为约3.9至约3.0)、或极低介电常数的介电材料(比如介电常数为约2.9至约2.0)。在一些实施例中，层间介电结构160沿着z轴的厚度为约50nm至约200nm。

在一些实施例中，填隙结构170可位于栅极结构100中并围绕层间介电结构160。在一些实施例中，填隙结构170可包含栅极结构100中的第一部分170a，与周围层间介电结构160中的第二部分170b。在切割金属栅极工艺时可形成切口以将栅极结构100分成沿着y轴的多个部分，其之后可填有介电材料以形成填隙结构170。举例来说，采用相同的初始栅极结构100形成个别的晶体管(未图示于图1)及/或一系列的晶体管(如图1中的晶体管102及104)。与一次形成大量较短栅极结构的其他制作方法相比，此作法可提供较佳的工艺控制。举例来说但不限于此，当形成多个较短栅极结构时，形成切口可减少工艺(如图案化、沉积层状物、平坦化、或类似工艺)相关的变数。此外，以一或多个切口分开长栅极结构，可自相同的初始栅极结构的部分形成一大群的晶体管，其可减少整个晶体管的效能变数。在一些实施例中，可形成额外填隙结构于栅极结构100及/或集成电路的额外栅极结构中，端视需要而定。这些额外填隙结构未图示于图1中以简化附图。

在一些实施例中，填隙结构170可包含氮化硅、氮化硅与氧化硅的双层堆叠、即/或其他合适的介电材料。在切割金属栅极工艺时，形成切口如开口于栅极结构100与层间介电结构160中，以露出浅沟槽隔离区130的上表面与栅极结构100的端面。如此一来，露出开口中的介电堆叠100a、功函数堆叠100b、与金属填充层100c。在一些实施例中，可填入填隙结构170以覆盖栅极结构100的端面并保护栅极结构100的露出层状物。在一些实施例中，填隙结构170可作为阻障层，以避免氧扩散至栅极结构100的层状物(比如介电堆叠100a与功函数堆叠100b)中。举例来说，氧物种的来源可为栅极结构100周围的氧化物层(比如层间介电结构160)。由于氧扩散会造成晶体管的临界电压非预期且不受控制的偏移，因此属于不想要的现象。在一些实施例中，填隙结构170亦可作为栅极结构100的不同部分之间的介电隔离结构。

图2A是一些实施例中，以轮廓控制的填隙结构270分开的栅极结构200-1、200-2、200-3、及200-4的部分上视图。填隙结构270可形成于栅极结构200-2及200-3以及周围的层间介电结构260中。栅极结构200-2及200-3可分成两个部分于晶体管202及204的鳍状结构110上。图2B至图2D是一些实施例中，图2A中的填隙结构270沿着剖线B-B、C-C、及D-D的部分剖视图。图2A至图2D与后续附图刻意省略磊晶结构以简化附图。在一些实施例中，图2B是沿着平行于鳍状结构210的方向的剖视图，且可视作X切面。图2C及图2D分别为沿着穿过栅极结构200-2的方向与沿着栅极结构200-2及200-3之间的层间介电结构的方向的剖视图，其可分别视作栅极结构中的Y切面与层间介电结构中的Y切面。

如图2A至图2D所示的一些实施例，填隙结构270可包含栅极结构200-2及200-3中的第一部分270a，以及周围层间介电结构260中的第二部分270b。一些实施例在具有轮廓控制的情况下，第一部分270a沿着y轴的第一宽度270aw可为约30nm至约35nm，而沿着z轴的第一高度270ah可为约160nm至约180nm。一些实施例在具有轮廓控制的情况下，第二部分270b沿着y轴的第二宽度270bw可为约8nm至约12nm，而沿着z轴的第二高度270bh可为约10nm至约20nm。

在一些实施例中，第一宽度270aw可因轮廓控制而更大，其可减少栅极结构200-2及200-3与相邻的鳍状结构210之间沿着y轴的距离270d(栅极末端至鳍状物的距离)。一些实施例在具有轮廓控制的情况下，第一宽度270aw可比第二宽度270bw大至少两倍。一些实施例在具有轮廓控制的情况下，第一宽度270aw与第二宽度270bw之间的比例可为约2至约5。若比例小于2，则第二宽度270bw可能过大而无法减少边缘电容。另一方面，若比例大于约5，则第二宽度270bw可能过小而难以形成填隙结构270。一些实施例在具有轮廓控制的情况下，第一高度270ah与第二高度270bh之间的比例可为约5至约20。若比例小于5，则可能无法降低边缘电容。另一方面，若比例大于约20，则第二高度270bh可能过小而难以形成填隙结构270。

在一些实施例中，填隙结构270的轮廓控制在许多方面中可减少栅极结构200-2及200-3与相邻的鳍状结构210之间的边缘电容。首先，减少栅极末端至鳍状物的距离270d可减少栅极结构200-2及200-3与相邻的鳍状结构210之间的边缘电容。再者，轮廓控制造成较小的第二宽度270bw与较小的第二高度270bh，其可减少填隙结构270的第二部分270b的体积。由于不具有轮廓控制，填隙结构270的第一部分270a与第二部分270b具有类似尺寸。由于填隙结构270的介电常数(比如氮化硅的约7.4)大于层间介电结构160的介电常数(比如氧化硅的约3.9)，填隙结构270的第二部分270b较小可减少栅极结构200-2及200-3与相邻的鳍状结构210之间的介电结构的有效介电常数，因此可减少边缘电容。

图3是一些实施例中，形成轮廓控制的填隙结构的方法300的流程图。在方法300的多种步骤之间可进行额外制作步骤，但省略额外制作步骤的说明以求清楚与方便说明。这些额外制作步骤亦属本发明实施例的构思与范围中。此外，不必进行此处公开的所有步骤。另一方面，可同时进行一些步骤，或以不同于图3所示的顺序进行一些步骤。综上所述，应理解在方法300之前、之中、及/或之后可提供额外工艺，且一些其他工艺仅简述于此。为了说明目的，方法300将搭配图1、图2A-图2D、4A至7A、4B至7B、4D至7D、及图8说明，且图4A至7A、4B至7B、及4D至7D显示制作工艺的例子。图4A至7A、4B至7B、及4D至7D是一些实施例中，制作工艺的多种阶段沿着图2A-图2D的剖线B-B、C-C、及D-D的上视图与剖视图。说明方法300所提供的附图仅用于说明目的，不需依比例示出。此外，这些附图可不反映实际结构或膜状物的实际几何形状。为了说明目的，可刻意增加一些结构、膜状物、或几何形状。

如图3所示，方法300开始进行步骤310以沉积并图案化硬遮罩于栅极结构上。以图4A至4D为例，形成与图案化硬遮罩412，以形成开口于硬遮罩材料中且位于栅极结构200-2及200-3与层间介电结构260上。在一些实施例中，硬遮罩412可包含两个子层406及408，如图4A至4D所示。在一些实施例中，子层406为蚀刻停止层，其沉积于层间介电结构260与栅极结构200-1、200-2、200-3、及200-4上。在一些实施例中，子层406为氮化钛层或其他合适材料，其可在后续平坦化填隙结构270时作为蚀刻停止层。在一些实施例中，子层406沿着z轴的厚度可为约4nm至约8nm。在一些实施例中，子层408可为光刻胶材料，且可旋转涂布子层408于子层406上，接着图案化子层408。在一些实施例中，子层408为氮化硅层或任何其他合适材料，其可作为蚀刻遮罩并避免栅极结构200-1至200-4与层间介电结构260的遮罩区被蚀刻。在一些实施例中，子层408沿着z轴的厚度可为约30nm至约60nm。

如图3所示，方法300继续进行步骤320，经由图案化的硬遮罩形成第一开口于栅极结构与周围的层间介电结构中。以图5A至5D为例，第一开口516可形成于栅极结构200-2及200-3与周围层间介电结构260中。第一开口516可包含栅极结构200-2及200-3中的第一部分516a，与层间介电结构260中的第二部分516b。在一些实施例中，第一部分516a沿着y轴的宽度516aw可为约20nm至约25nm，且在栅极结构200-2及200-3中沿着z轴的高度516bh可为约30nm至约50nm。在一些实施例中，第二部分516b沿着y轴的宽度516bw可为约8nm至约12nm，且在层间介电结构260中沿着z轴的高度516bh可为约10nm至约20nm。

在一些实施例中，第一开口516的形成方法可为干蚀刻。蚀刻工艺可包含多个蚀刻步骤，其各自具有适当的蚀刻气体化学剂。在一些实施例中，形成第一开口516所用的干蚀刻工艺可包含方向性干蚀刻工艺。在一些实施例中，方向性干蚀刻工艺可采用氯为主的蚀刻剂如四氯化硅或氯气。方向性干蚀刻工艺的温度可为约50℃至约150℃。在一些实施例中，方向性干蚀刻工艺在金属与氧化物之间具有不同蚀刻速率。

在一些实施例中，可由方向性干蚀刻工艺选择性蚀刻栅极结构200-2及200-3与层间介电结构260，以形成第一开口516。在一些实施例中，栅极结构200-2及200-3可包含金属与第一蚀刻速率。在一些实施例中，栅极间隔物450的蚀刻速率小于栅极结构200-2及200-3的蚀刻速率，造成图5B所示的第一开口516的轮廓。层间介电结构260可包含氧化硅与第二蚀刻速率。第一蚀刻速率死第二蚀刻速率之间的比例可为约2.5至约3。栅极结构200-2及200-3的蚀刻速率高于层间介电结构260的蚀刻速率，可形成较大宽度与高度的第一开口516于栅极结构200-2及200-3中。若上述比例小于2.5，则选择性蚀刻所形成的第一开口516在第一部分516a与第二部分516b之间可具有类似的宽度与高度尺寸，其不适于后续的填充工艺。若比例大于约3，则第一开口516的宽度与高度尺寸的控制较佳，但蚀刻速率的比例难以调整到大于约3。在一些实施例中，可部分蚀刻栅极结构200-2及200-3，使开口516不分开栅极结构200-2及200-3(可视作部分干蚀刻)。

如图3所示，方法300继续进行步骤330，将氮化硅层填入层间介电结构中的第一开口的第二部分，并维持开放第一部分。以图5A至5D及6A至6D为例，可毯覆性沉积氮化硅层618于第一开口516中并填入第一开口516的第二部分516b，且维持开放第一开口516的第一部分516a(视作自合并)。在一些实施例中，氮化硅层的毯覆性沉积法可为原子层沉积，其可采用反应气体如二氯硅烷与氮气作为前驱物，且温度为约400℃至约420℃。在一些实施例中，氮化硅层618的厚度为约5nm至约7nm。若开口516的第一部分516a的宽度与深度大于第二部分516b的宽度与深度，填充工艺之后的氮化硅层618可填入开口516的第二部分516b，而第一部分516a可维持开放。举例来说但不限于此，开口516的第二部分516b的宽度小于第一部分516a的宽度，且难以填入材料。由于上述理由，以形成顺应性膜的工艺(如原子层沉积为主的工艺)沉积氮化硅层618很重要。

如图3所示，方法300继续进行步骤340，以形成第二开口于栅极结构及层间介电结构中的第一开口上。以图6A至6D与图7A至7D为例，第二开口716可形成于栅极结构200-2及200-3与层间介电结构260中的第一开口516'上。在一些实施例中，可选择性蚀刻栅极结构200-2及200-3与层间介电结构260以形成第二开口716。第二开口716可包含栅极结构200-2及200-3中的第一部分716a，以及层间介电结构260中的第二部分716b。在一些实施例中，第一部分716a沿着y轴的宽度716aw可为约30nm至约35nm，且在栅极结构200-2及200-3中沿着z轴的高度716ah可为约160nm至约180nm。第二开口716的高度716ah可大于第一开口516的高度516ah，以将栅极结构200-2及200-3分成两个分开部分(可视作完全干蚀刻)。在一些实施例中，形成第二开口716之后，栅极结构200-2及200-3可完全分开，即两个分开部分之间无导电。在一些实施例中，第二开口716的第一部分716a可延伸至浅沟槽隔离区230中以分开栅极结构，且具有沿着z轴的凹陷716r(约20nm至约200nm)。在一些实施例中，可完全分开凹陷716r与栅极结构200-2及200-3，因此这两个部分之间不导电。在一些实施例中，第二部分716b沿着y轴的宽度716bw可为约8nm至约12nm，且在层间介电结构260中沿着z轴的高度716bh可为约10nm至约20nm。

在一些实施例中，可由形成第一开口516所用的方向性干蚀刻工艺，形成第二开口716。在一些实施例中，可由方向性干蚀刻工艺选择性蚀刻栅极结构200-2及200-3与氮化硅层618，以形成第二开口716。在一些实施例中，氮化硅层618可具有第三蚀刻速率。第一蚀刻速率与第三蚀刻速率之间的比例，可为约4至约6。若比例低于约4，会蚀刻移除更多氮化硅层618之下的层间介电结构260，这对第二部分716b所需的较小尺寸而言是不希望发生的。若比例大于约3，则第一开口516的宽度与高度尺寸具有较佳控制，不过蚀刻速率的比例难以调整到高于约6。

如图6A至6D所示，自合并工艺之后的第一开口516'的第一部分516a'维持开放，而蚀刻气体可进入第一开口516'的第一部分516a'并蚀刻氮化物层618与保留的栅极结构200-2及200-3，以形成第二开口716的第一部分716a。然而合并工艺之后可填满第一开口516'的第二部分516b'，蚀刻气体无法进入第二部分516b'，因此主要移除第二部分516b'中的氮化硅层618的顶部。一些实施例在形成第二开口时，可移除第二部分516b’中约30nm至约40nm的氮化硅层618。

如图3所示，方法300继续进行步骤350，将另一氮化硅层填入第二开口，以形成填隙结构。在方法300的步骤360中，平坦化填隙结构。以图7A至7D与2A至2D为例，第二开口716可填有另一氮化硅层，且可形成填隙结构270。在一些实施例中，平坦化工艺包括化学机械研磨工艺，其移除第二开口716之中与硬遮罩412之上的氮化硅层。在一些实施例中，平坦化工艺亦可移除栅极结构200-1至200-4的顶部。举例来说但不限于此，图2A至2D的上视图与剖视图显示步骤360的平坦化工艺之后的结构。

图8是一些实施例中，在填隙结构具有与不具有轮廓控制的情况下，栅极结构末端至主动区的距离与有效电容改变之间的关系图。如图8所示，随着栅极结构末端至主动区的距离缩小，实施例1、2、与3的有效电容下降。在一些实施例中，实施例1可为氧化硅。在一些实施例中，实施例2可为氮化硅与氧化硅的双层。在一些实施例中，实施例3可为氮化硅。与不具有轮廓控制的状况相较，实施例2及3所用的轮廓控制的填隙结构可进一步减少有效电容。如上所述，一些实施例可由栅极结构200-2及200-3、层间介电结构260、与氮化硅层618的蚀刻速率不同，控制填隙结构270的轮廓。由于栅极结构的蚀刻速率较高，填隙结构270的第一部分270a的第一宽度270aw可比第二部分270b的第二宽度270bw宽约2倍至约5倍。较大的第一宽度270aw可减少栅极结构200-2及200-3的末端与相邻的鳍状结构之间的距离270d(如栅极末端至鳍状物的距离)，其可减少边缘电容。由于栅极结构的蚀刻速率较高，填隙结构270的第一部分270a的第一高度270ah可比第二部分270b的第二高度270bh高约5至约20倍，其可减少填隙结构270的第二部分270b的体积，进而减少有效介电常数与边缘电容。

此处所述的实施例关于缓解图案化的栅极结构与主动区之间的边缘电容的方法。填隙结构的轮廓可调整边缘电容，且填隙结构具有栅极结构中的第一部分，以及围绕栅极结构的层间介电结构中的第二部分。在一些实施例中，增加栅极结构中填隙结构的第一部分的宽度，可减少栅极结构末端至主动区的距离，以减少边缘电容。在一些实施例中，减少周围的层间介电结构中的填隙结构的第二部分的尺寸，可减少栅极结构末端与主动区之间的介电结构的有效介电常数。层间介电结构可包含介电常数为约3.9的氧化硅介电材料。填隙结构可包含介电常数为约7.4的氮化硅介电材料。栅极结构末端与主动区之间的介电结构，与层间介电结构及填隙结构的第二部分结合。减少填隙结构的第二部分的尺寸，可减少栅极结构末端与主动区之间的介电结构的结合介电常数(比如使结合介电常数靠近约3.9)。在一些实施例中，以栅极结构、层间介电结构、与氮化硅层所用的不同蚀刻速率，控制填隙结构的轮廓。在一些实施例中，通过部分干蚀刻与自合并层间介电结构中的开口的第二部分，控制填隙结构的轮廓。在一些实施例中，以完全干蚀刻栅极结构之后形成的开口定义填隙结构的轮廓。

在一些实施例中，半导体结构的形成方法，包括形成栅极结构于基板上；形成层间介电结构以围绕栅极结构；形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，且第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，并形成第二开口于第一开口上。在沉积介电层之后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。

在一些实施例中，形成第一开口的步骤包括选择性蚀刻栅极结构与层间介电结构。

在一些实施例中，选择性蚀刻栅极结构与层间介电结构的步骤包括：以第一蚀刻速率蚀刻栅极结构；以及以第二蚀刻速率蚀刻层间介电结构，其中第一蚀刻速率与第二蚀刻速率之间的比例为约2.5至约3。

在一些实施例中，沉积介电层的步骤包括顺应性沉积氮化物层于第一开口中，直到填入第一开口的第二部分。

在一些实施例中，氮化物层包括氮化硅，栅极结构包括金属，且层间介电结构包括氧化硅。

在一些实施例中，形成第二开口的步骤包括：选择性蚀刻第一开口上的层间介电结构与栅极结构；以及将栅极结构分成两个部分。

在一些实施例中，选择性蚀刻栅极结构与层间介电结构的步骤包括：以第一蚀刻速率蚀刻栅极结构；以及以第二蚀刻速率蚀刻层间介电层，其中第一蚀刻速率与第二蚀刻速率之间的比例可为约4至约6。

在一些实施例中，上述方法还包括将填隙结构填入第二开口。

在一些实施例中，填入第二开口的步骤包括沉积氮化物层于第二开口中。

在一些实施例中，半导体结构的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板上；形成栅极结构于第一鳍状结构与第二鳍状结构上；形成层间介电结构于第一鳍状结构与第二鳍状结构上并围绕栅极结构；以及形成第一开口于栅极结构与层间介电结构中。第一开口具有栅极结构中的第一部分，以及层间介电结构中的第二部分，且第一部分的宽度大于第二部分的宽度。方法还包括沉积介电层于第一开口中，形成第二开口于第一开口上，以及形成填隙结构于第二开口中。在沉积介电层之后，第一开口的第一部分维持开放，而介电层填入第一开口的第二部分。栅极结构中的第二开口的深度大于栅极结构中的第一开口的深度。

在一些实施例中，形成第一开口的步骤包括：以第一蚀刻速率蚀刻栅极结构；以及以第二蚀刻速率蚀刻层间介电结构，其中第一蚀刻速率与第二蚀刻速率之间的比例为约2.5至约3。

在一些实施例中，沉积介电层的步骤包括顺应性沉积氮化物层于第一开口中，直到填入第一开口的第二部分。

在一些实施例中，形成第二开口的步骤包括选择性蚀刻栅极结构与层间介电结构，以将栅极结构分成两个部分。

在一些实施例中，选择性蚀刻栅极结构与层间介电结构的步骤包括：以第一蚀刻速率蚀刻栅极结构；以及以第二蚀刻速率蚀刻氮化物层，其中第一蚀刻速率与第二蚀刻速率之间的比例为约4至约6。

在一些实施例中，形成填隙结构的步骤包括沉积氮化物于第二开口中以填入第二开口。

在一些实施例中，半导体结构包括：第一鳍状结构与第二鳍状结构，位于基板上；栅极结构，位于第一鳍状结构与第二鳍状结构上；层间介电结构，围绕栅极结构并位于第一鳍状结构与第二鳍状结构上；以及填隙结构，具有形成于栅极结构中的第一部分，与形成于层间介电结构中的第二部分。第一鳍状结构与第二鳍状结构彼此平行。填隙结构的第一部分的第一宽度比填隙结构的第二部分的第二宽度大至少两倍。

在一些实施例中，第一宽度与第二宽度的比例为约2至约5。

在一些实施例中，填隙结构将栅极结构分成第一部分与第二部分，其分别位于第一鳍状结构与第二鳍状结构上。

在一些实施例中，第一部分的第一高度与第二部分的第二高度的比例为约5至约20。

在一些实施例中，栅极结构包括金属，层间介电结构包括氧化硅，且填隙结构包括氮化硅。

应理解实施方式的部分而非摘要用于解释权利要求。摘要可提供一或多个但非所有例示性的实施例，因此并不用于局限权利要求。

上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的构思与范围的前提下进行改变、替换、或变动。