电致发光显示装置

技术领域

本公开涉及一种电致发光显示装置。

背景技术

电致发光显示装置根据其发光层的材料被分类为无机发光显示装置和电致发光显示装置。这种电致发光显示装置的每个像素包括被配置为以自发光方式发光的发光元件，并且通过根据图像数据的灰度级控制发光元件的发光量来调节亮度。每个像素的像素电路可以包括：驱动晶体管，该驱动晶体管被配置为向发光元件提供像素电流；以及至少一个开关晶体管和电容器，该至少一个开关晶体管和电容器被配置为对驱动晶体管的栅极-源极电压进行编程。开关晶体管、电容器等可以被设计为具有能够补偿驱动晶体管的阈值电压变化的连接结构，并且因此可以用作补偿电路。

根据在驱动晶体管中的阈值电压和栅极-源极电压来确定在驱动晶体管中产生的像素电流。为了在这种电致发光显示装置中获得期望的亮度，首先，当对驱动晶体管的栅极-源极电压进行编程时，有必要减小驱动晶体管的磁滞特性对驱动晶体管的栅极-源极电压的影响。其次，补偿电路应该被最佳地设计，以防止驱动晶体管的阈值电压变化影响像素电流。第三，即使在发光元件的发光期间，驱动晶体管的栅极电压也应连续地保持在编程电压。

发明内容

因此，本公开针对一种电致发光显示装置，该电致发光显示装置基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。

本公开的实施方式提供了一种电致发光显示装置，该电致发光显示装置能够在对驱动晶体管的栅极-源极电压进行编程之前减轻驱动晶体管的磁滞特性，从而最佳地补偿驱动晶体管的阈值电压变化。

另外，本公开的实施方式提供了一种即使在发光元件发光期间也能够将驱动晶体管的栅极电压连续地保持在编程电压的电致发光显示装置。

本公开的其他优点、目的和特征部分将在下面的描述中阐述，并且部分在阅读以下内容后对于本领域的普通技术人员将变得显而易见或者可以从实践中获悉。通过在书面描述及其权利要求以及附图中特别指出的结构，可以实现和获得本公开的目的和其他优点。

为了实现这些目的和其他优点，并且根据本公开的目的，如在本文中具体实施和广泛描述的，电致发光显示装置具有多个像素。每个像素包括：驱动晶体管，所述驱动晶体管具有连接到第一节点的栅极、连接到第三节点的源极和连接到第四节点的漏极，当向所述第三节点施加高电平源极电压时，所述驱动晶体管产生与数据电压相对应的像素电流；内部补偿器，所述内部补偿器包括连接在所述第一节点与第二节点之间的第一电容器以及连接在所述第二节点与用于所述高电平源极电压的输入端子之间的第二电容器，所述内部补偿器参照第一扫描信号、相位与所述第一扫描信号相反的第二扫描信号、相位滞后于所述第一扫描信号的第三扫描信号、相位领先于所述第一扫描信号的第四扫描信号以及发光信号来控制所述驱动晶体管的阈值电压；以及发光元件，所述发光元件连接在要连接至所述第四节点的第五节点与用于低电平源极电压的输入端子之间。

应当理解，本公开的前述概述和以下详细描述都是示例性和说明性的，并且旨在提供对所要求保护的本公开的进一步解释。

附图说明

附图被包括以提供对本公开的进一步理解并且并入本申请并构成本申请的一部分，附图示出了本公开的实施方式，并且与说明书一起用于解释本公开的原理。在附图中：

图1是示出根据本公开的示例性实施方式的电致发光显示装置的框图；

图2示出了图1的电致发光显示装置执行低刷新率(LRR)驱动(或低速驱动)的情况；

图3是图1的电致发光显示装置中包括的一个像素的等效电路图；

图4是图3所示的像素电路的驱动波形图；

图5A和图5B是与图4的时段Pl中的每个像素的操作相关的图；

图6A和图6B是与图4的时段P2中的每个像素的操作相关的图；

图7A和7B是与图4的时段P3中的每个像素的操作相关的图；

图8A和图8B是与图4的时段P4中的每个像素的操作相关的图；

图9A和9B是与图4的时段P5中的每个像素的操作相关的图；以及

图10A和10B是与图4的时段P6中的每个像素的操作相关的图。

具体实施方式

在下文中，将参照附图详细描述本公开的优选实施方式。在整个公开中，相同的附图标记表示基本相同的组成元件。在描述本公开时，当判断与本公开内容相关联的公知技术的具体描述模糊了对本公开内容的理解时，将省略详细描述。

电致发光显示装置中的像素电路和栅极驱动电路中的每个可以包括N沟道晶体管(NMOS)或P沟道晶体管(PMOS)中的至少一个。这种晶体管是包括栅极、源极和漏极的3电极元件。源极是用于向晶体管提供载流子的电极。在晶体管内，载流子开始从源极流动。漏极是载流子通过其从晶体管向外迁移的电极。载流子在晶体管中从源极流向漏极。在n沟道晶体管中，载流子是电子，因此，源极电压低于漏极电压，以使电子能够从源极流向漏极。电流在n沟道晶体管中从漏极流向源极。另一方面，在p沟道晶体管中，载流子是空穴，因此，源极电压高于漏极电压，以使空穴能够从源极流向漏极。电流从p沟道晶体管的源极流向漏极，因为空穴从源极流向漏极。在此，应当注意，这种晶体管的源极和漏极不是固定的。例如，源极和漏极可以根据施加到其上的电压彼此互换。这样，本公开不限制晶体管的源极和漏极。因此，在下面的描述中，将晶体管的源极和漏极称为“第一电极”和“第二电极”。

施加到每个像素的扫描信号(或栅极信号)在栅极导通电压和栅极截止电压之间摆动。栅极导通电压被设置为高于像素中的晶体管的阈值电压的电压，并且栅极截止电压被设置为低于晶体管的阈值电压的电压。晶体管响应于栅极导通电压而导通，并且响应于栅极截止电压而截止。在N沟道晶体管中，栅极导通电压可以是栅极高电压VGH，并且栅极截止电压可以是栅极低电压VGL。在P沟道晶体管中，栅极导通电压可以是栅极低电压VGL，并且栅极截止电压可以是栅极高电压VGH。

电致发光显示装置的每个像素包括发光元件和驱动元件，从而驱动发光元件，该驱动元件被配置为根据其栅极-源极电压来产生像素电流。发光元件包括阳极、阴极以及形成在阳极和阴极之间的有机化合物层。有机化合物层包括空穴注入层HIL、空穴传输层HTL、发光层EML、电子传输层ETL和电子注入层EIL，但不限于此。当像素电流在发光元件中流动时，穿过空穴传输层HTL的空穴和穿过电子传输层ETL的电子迁移到发光层EML，并因此产生激子。结果，发光层EML产生可见光。

驱动元件可以实施为诸如金属氧化物半导体场效应晶体管(MOSFET)的晶体管。像素中的驱动晶体管的电特性(例如，阈值电压)在像素之间应保持一致。然而，由于工艺偏差和元件特性的偏差，这种电特性在像素之间可能不同。此外，这种电特性可能随着显示器的驱动时间的流逝而变化，并且其在像素中的变化程度可能不同。为了补偿驱动晶体管的电特性的这种偏差，可以将内部补偿方法应用于电致发光显示装置。根据内部补偿方法，在像素电路中包括补偿器，以防止驱动晶体管的电特性的变化影响像素电流。

近来，将包括在电致发光显示装置内的像素电路中的一部分晶体管实施为氧化物晶体管的尝试越来越多。在这种氧化物晶体管中，使用氧化物(即，通过铟(In)、镓(Ga)、锌(Zn)和氧(O)的组合产生的氧化物，并称为“IGZO”)来代替多晶硅。

这种氧化物晶体管具有的优点在于，尽管该氧化物晶体管呈现出比低温多晶硅(以下称为“LTPS”)晶体管更低的电子迁移率，但是该氧化物晶体管呈现出比非晶硅晶体管高10倍或更多倍的电子迁移率。另外，这种氧化物晶体管的优点在于，即使这种氧化物晶体管的制造成本高于非晶硅晶体管的制造成本，但是这种氧化物晶体管的制造成本比LTPS晶体管的制造成本低得多。此外，由于氧化物晶体管的制造工艺与非晶硅晶体管的制造工艺相似，因此可以利用现有设备，并且这样，氧化物晶体管具有效率高的优点。特别地，由于氧化物晶体管的截止电流低，因此该氧化物晶体管的优点在于，当以低速驱动氧化物晶体管以使其截止时间较长时，可以实现高驱动稳定性和高可靠性。因此，这种氧化物晶体管可以应用于需要高分辨率和低功率驱动的大尺寸液晶显示装置或不能使用LTPS工艺获得期望的屏幕尺寸的有机发光二极管(OLED)TV。

图1是示出根据本公开的示例性实施方式的电致发光显示装置的框图。图2示出了图1的电致发光显示装置执行低刷新率(LRR)驱动(或低速驱动)的情况。

参照图1，根据示例性实施方式的电致发光显示装置可以包括显示面板10、定时控制器11、数据驱动电路12、栅极驱动电路13和电源电路16。定时控制器11、数据驱动电路12和电源电路16可以完全或部分地集成在驱动器集成电路中。

沿列方向(或垂直方向)延伸的多条数据线14和沿行方向(或水平方向)延伸的多条栅极线15在呈现输入图像的显示面板10的屏幕上彼此相交。像素PXL被设置在矩阵中的各个相交区域处，并且因此形成像素阵列。

每条栅极线15可以包括两条或更多条扫描线和发光线，所述两条或更多条扫描线用于提供两个或更多条扫描信号，所述扫描信号适于将提供给每条数据线14的数据电压和提供给初始化的初始化电压分别施加到像素PXL中的相应像素，所述发光线用于提供适于使对应像素PXL发光的发光信号。

显示面板10可以进一步包括：第一电源线，其用于将高电平源极电压ELVDD提供给像素PXL；第二电源线，其用于将低电平源极电压ELVSS提供给像素PXL；以及初始化电压线，其提供适于初始化像素PXL的像素电路的初始化电压Vint。第一电源线和第二电源线以及初始化电压线连接至电源电路16。第二电源线可以以覆盖多个像素PXL的透明电极的形式形成。

触摸传感器可以设置在显示面板10的像素阵列上。可以使用单独的触摸传感器来感测触摸输入，或者可以通过像素PXL来感测触摸输入。触摸传感器可以被实施为以单元上类型或以附加类型设置在显示面板10的屏幕上的触摸传感器，或者以单元内类型内置在像素阵列中的触摸传感器。

设置在像素阵列中的同一水平线上的每个像素PXL连接到数据线14中的一条以及栅极线15中的一条或至少两条，这样，像素PXL形成像素线。每个像素PXL响应于通过相应的栅极线15施加到其上的扫描信号和发光信号而电连接到相应的数据线14和初始化电压线，从而接收数据电压或初始化电压Vint。因此，每个像素PXL通过对应于数据电压的像素电流驱动发光元件发光。设置在同一像素线上的像素PXL根据通过同一栅极线15施加的扫描信号和发光信号同时操作。

一个像素单元可以由包括红色子像素、绿色子像素和蓝色子像素的三个子像素构成，或者由包括红色子像素、绿色子像素、蓝色子像素和白色子像素的四个子像素构成，但不限于此。每个子像素可以实施为包括补偿器的像素电路。在下面的描述中，“像素”是指“子像素”。

每个像素PXL可以从电源电路16接收高电平源极电压ELVDD、初始化电压Vint和低电平源极电压ELVSS，并且可以包括驱动晶体管、发光元件和内部补偿器。内部补偿器可以由多个开关晶体管和至少一个电容器构成，如将在后面描述的图3的情况。

定时控制器11将从外部主机系统(未示出)发送的图像数据DATA提供给数据驱动电路12。定时控制器11从主机系统接收诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和点时钟DCLK的定时信号，并因此产生适于控制数据驱动电路12和栅极驱动电路13的操作定时的控制信号。控制信号包括适于控制栅极驱动电路13的操作定时的栅极定时控制信号GCS和适于控制数据驱动电路12的操作定时的数据定时控制信号DCS。

数据驱动电路12基于数据定时控制信号DCS采样并锁存从定时控制器11输入到其中的数字图像数据DATA，从而将数字图像数据DATA改变为并行数据。随后，数据驱动电路12根据伽马基准电压通过数模转换器(以下称为“DAC”)将并行数据转换成模拟数据电压，并且经由输出通道将数据电压分别提供给像素PXL和数据线14。每个数据电压可以是与由像素PXL中的相应像素表示的灰度级相对应的值。数据驱动电路12可以由多个驱动器集成电路构成。

数据驱动电路12可以包括移位寄存器、锁存器、电平移位器、DAC和缓冲器。移位寄存器对从定时控制器11输入的时钟进行移位，从而顺序输出用于进行采样的时钟。锁存器在从移位寄存器向其顺序输入的采样时钟的定时对数字图像数据进行采样和锁存，并且同时输出所有采样的像素数据。电平移位器将从锁存器输入到其的像素数据的电压移位到DAC的输入电压范围内。DAC将从电平转换器接收到的像素数据转换为数据电压，然后经由缓冲器将该数据电压提供给数据线14。

栅极驱动电路13基于栅极控制信号GCS产生扫描信号和发光信号。在这种情况下，栅极驱动电路13在有效时段中以行顺序的方式产生扫描信号和发光信号，然后将扫描信号和发光信号顺序地施加到与各个像素线连接的栅极线15。每条栅极线15的特定扫描信号与向数据线14提供数据电压的定时同步。扫描信号和发光信号在栅极导通电压和栅极截止电压之间摆动。

栅极驱动电路13可以由多个栅极驱动集成电路构成，每个栅极驱动集成电路包括移位寄存器、电平移位器、输出缓冲器等，该电平移位器用于将来自移位寄存器的输出信号转换为具有适于像素的薄膜晶体管TFT驱动的摆幅的信号。另选地，栅极驱动电路13可以以面板(GIP)内栅极驱动IC的方式直接形成在显示面板10的下基板上。当栅极驱动电路13是GIP类型时，电平移位器可以安装在印刷电路板(PCB)上，并且移位寄存器可以形成在显示面板10的下基板上。

电源电路16使用DC-DC转换器来调节从主机系统提供的DC输入电压，从而产生数据驱动电路12和栅极驱动电路13的操作所需的栅极导通电压VGH，栅极截止电压VGL等。电源电路16还产生驱动像素阵列所需的高电平源极电压ELVDD、初始化电压Vint和低电平源极电压ELVSS。初始化电压Vint可以包括第一初始化电压和高于第一初始化电压的第二初始化电压。老化操作需要第二初始化电压以减轻驱动晶体管的磁滞特性。

主机系统可以是移动设备、可穿戴设备、虚拟/增强现实设备等中的应用处理器(AP)。除此之外，主机系统可以是电视系统中的主板、机顶盒、导航系统、个人计算机、庭影院系统等。当然，本公开的实施方式不限于上述情况。

图2示出了图1的电致发光显示装置执行低刷新率(LRR)驱动(或低速驱动)的情况。

参照图2，根据示例性实施方式的电致发光显示装置可以采取LRR驱动以减少功耗。与图2的(A)所示的60Hz驱动相比，图2的(B)所示的LRR驱动减少了写入数据电压的图像帧的数量。在60Hz驱动下，每秒可再现60个图像帧。对所有60个图像帧执行数据电压写入操作。另一方面，在LRR驱动中，仅对60个图像帧的一部分执行数据电压写入操作。在LRR驱动中，在其余图像帧中的内一个内，保持(维持)在前一图像帧中写入的数据电压。换句话说，对于其余图像帧使数据驱动电路12和栅极驱动电路13的输出操作停止，并且因此，具有降低功耗的效果。LRR驱动可以应用于呈现出图像变化的静止图像或运动图像，并且其中的数据电压更新时段可以比60Hz驱动的时段长。因此，在像素电路中，与60Hz驱动相比，在LRR驱动中保持驱动晶体管的栅极-源极电压的时间更长。在LRR驱动中，有必要保持驱动晶体管的栅极-源极电压达期望的时间。为此，优选地，直接/间接地连接到驱动晶体管的栅极的开关晶体管被实施为分别呈现出优异的截止特性的氧化物晶体管。同时，可以根据输入图像的特性将60Hz驱动和LRR驱动选择性地应用于示例性实施方式。当存在在像素中写入有数据电压的第一图像帧和第二图像帧时，在第一图像帧和第二图像帧直接设置保持有写入第一图像帧的数据电压的多个第三图像帧。

图3是图1的电致发光显示装置中包括的一个像素的等效电路图。图4是图3所示的像素电路的驱动波形图。在下面的描述中，晶体管的第一电极可以是源极和漏极中的一个，并且晶体管的第二电极可以是源极和漏极中的另一个。

参照图3，像素的像素电路连接到数据线14、第一扫描线A、第二扫描线B、第三扫描线C、第四扫描线D和发光线E。从数据线14接收数据电压Vdata的和像素电路，从第一扫描线A接收第一扫描信号SN(n-2)，从第二扫描线B接收第二扫描信号SP(n-2)，从第三扫描线C接收第三扫描信号SN(n)，从第四扫描线D接收第四扫描信号SN(n-3)，并从发光线E接收发光信号EM。第一扫描信号SN(n-2)和第二扫描信号SP(n-2)具有相反的相位。第三扫描信号SN(n)的相位滞后于第一扫描信号SN(n-2)的相位。第四扫描信号SN(n-3)的相位领先于第一扫描信号SN(n-2)的相位。

参照图3和图4，像素电路可以包括驱动晶体管DT、发光元件EL和内部补偿器。

驱动晶体管DT产生像素电流，该像素电流能够使发光元件EL根据数据电压Vdata发光。驱动晶体管DT在其第一电极连接至第三节点N3，同时在其第二电极连接至第四节点N4。驱动晶体管DT的栅极连接到第一节点N1。

发光元件EL包括连接到第五节点N5的阳极、连接到用于低电平源极电压ELVSS的输入端子的阴极，以及设置在阳极和阴极之间的发光层。发光元件EL可以实施为包括有机发光层的有机发光二极管或包括无机发光层的无机发光二极管。

内部补偿器不仅适于补偿驱动晶体管DT的阈值电压，而且适于减轻驱动晶体管DT的磁滞特性。内部补偿器可以由七个开关晶体管T1至T7以及两个电容器Cst1和Cst2构成。在这种情况下，开关晶体管T1至T7的至少一部分可以由氧化物晶体管构成。

内部补偿器包括：第一电容器Cst1，其连接在第一节点N1和第二节点N2之间；以及第二电容器Cst2，其连接在第二节点N2和用于高电平源极电压ELVDD的输入端子之间。内部补偿器的功能是通过在参考第一扫描信号SN(n-2)、相位与第一扫描信号SN(n-2)相反的第二扫描信号SP(n-2)、相位滞后于第一扫描信号SN(n-2)的第三扫描信号SN(n)、相位领先于第一扫描信号SN(n-2)的第四扫描信号SN(n-3)以及发光信号EM设置的老化时段P3和编程时段P4-P5中根据多个晶体管的操作来控制第一至第五节点N1、N2、N3，N4和N5的电压。当在发光时段P6中将驱动晶体管DT的阈值电压反映在驱动晶体管DT的栅极-源极电压中时，流经驱动晶体管DT的像素电流基本上不受驱动晶体管DT的阈值电压的变化的影响。这样，就在像素内补偿了驱动晶体管DT的阈值电压变化。

编程时段P4-P5包括初始化时段P4和在初始化时段P4之后的数据写入时段P5。内部补偿器可以在初始化时段P4期间控制开关晶体管的操作，使得第一初始化电压V1被施加到第一节点N1、第四节点N4和第五节点N5，并且可以在数据写入时段P5期间控制开关晶体管的操作，使得数据电压Vdata被施加到第二节点N2。

第一开关晶体管Tl适于向第四节点N4施加初始化电压Vint。第一开关晶体管T1中的第一电极和第二电极中的一个连接到用于初始化电压Vint的输入端子，并且第一和第二电极中的另一个连接到第四节点N4。第一开关晶体管T1的栅极连接到第四扫描线D以接收第四扫描信号SN(n-3)。

第二开关晶体管T2适于将驱动晶体管DT的阈值电压施加到第二节点N2。第二开关晶体管T2中的第一电极和第二电极中的一个连接到第二节点N2，并且第一和第二电极中的另一个连接到第三节点N3。第二开关晶体管T2的栅极连接到第一扫描线A以接收第一扫描信号SN(n-2)。

第三开关晶体管T3适于将数据线14的数据电压Vdata提供给第二节点N2。第三开关晶体管T3中的第一电极和第二电极中的一个连接到数据线14，并且第一电极和第二电极中的另一个连接到第二节点N2。第三开关晶体管T3的栅极连接到第三扫描线C以接收第三扫描信号SN(n)。

第四开关晶体管T4适于向驱动晶体管DT的栅极(即，第一节点Nl)提供初始化电压Vint。第四开关晶体管T4中的第一电极和第二电极中的一个连接至第四节点N4，并且第一电极和第二电极中的另一个连接至第一节点N1。第四开关晶体管T4的栅极连接到第一扫描线A以接收第一扫描信号SN(n-2)。

第五开关晶体管T5和第六开关晶体管T6中的每个适于控制发光元件EL的发光。第五开关晶体管T5中的第一电极和第二电极中的一个连接至高电平源极电压ELVDD的输入端子，并且第一电极和第二电极中的另一个连接至第三节点N3。第五开关晶体管T5的栅极连接到发光线D以接收发光信号EM。第六开关晶体管T6中的第一电极和第二电极中的一个连接到第四节点N4，并且第一和第二电极中的另一个连接到第五节点N5。第六开关晶体管T6的栅极连接到发光线D以接收发光信号EM。

第七开关晶体管T7适于向发光元件EL的阳极提供初始化电压Vint。第七开关晶体管T7中的第一电极和第二电极中的一个连接到发光元件EL的阳极，并且第一和第二电极中的另一个连接到用于初始化电压Vint的输入端子。第七开关晶体管T7的栅极连接到第二扫描线B以接收第二扫描信号SP(n-2)。

第一存储电容器Cst1连接在第一节点N1和第二节点N2之间，以在初始化时段P4中存储驱动晶体管DT的阈值电压。

第二存储电容器Cst2的功能是在数据写入时段P5中存储数据电压Vdata。第二存储电容器Cst2中的第一电极和第二电极中的一个连接至第二节点N2，并且第一电极和第二电极中的另一个连接至高电平源极电压ELVDD的输入端子。

在发光时段中，流经驱动晶体管DT的像素电流由驱动晶体管DT的栅极-源极电压(即，第一节点N1和第三节点N3的电压)确定。在发光时段P6中，第三节点N3的电压固定为高电平源极电压ELVDD，但是第一节点N1的电压受到第一开关晶体管T1和第四开关晶体管T4的截止特性的影响。这是因为在发光时段P6中，由于第一开关晶体管T1和第四开关晶体管T4的截止状态，第一节点N1处于浮置状态。因此，优选的是，第一和第四开关晶体管T1和T4被实施为具有优异的截止特性(即，低截止电流)的N型氧化物晶体管。另外，还优选的是，在发光时段P6中保持处于截止状态的第二和第三开关晶体管T2和T3被实施为具有优异的截止特性(即，低截止电流)的N型氧化物晶体管，因为第二和第三开关晶体管T2和T3由于其通过第一存储电容器Cst1的耦合作用而可能对第一节点N1的电压产生影响。同时，由于驱动晶体管DT产生像素电流，因此优选地驱动晶体管DT被实施为具有优异的电子迁移率的P型低温多晶硅(LTPS)晶体管。类似地，第五开关晶体管T5至第七开关晶体管T7可被实施为P型LTPS晶体管。在P沟道晶体管中，使晶体管导通的栅极导通电压是栅极低电压VGL，并且使晶体管截止的栅极截止电压是栅极高电压VGH。在N沟道晶体管中，使晶体管导通的栅极导通电压是栅极高电压VGH，并且使晶体管截止的栅极截止电压是栅极低电压VGL。

在发光时段P6期间流经驱动晶体管DT的像素电流由在编程时段P4-P5中设置的驱动晶体管DT的栅极-源极电压(即，第一节点N1和第三节点N3的电压)来确定。由于驱动晶体管DT的阈值电压已经反映在驱动晶体管DT的栅极-源极电压中，所以可以与驱动晶体管DT的阈值电压的变化无关地获得期望的像素电流。为此，应该在编程步骤中正确设置驱动晶体管DT的栅极-源极电压，以便获得期望的阈值电压补偿效果。

由于驱动晶体管DT的栅极-源极电压受驱动晶体管DT的磁滞特性的影响，因此内部补偿器使用在编程时段P4-P5之前的老化时段P3向驱动晶体管DT施加相对较强的导通偏置(on-bias)，从而减轻了编程之前的驱动晶体管DT的磁滞特性。

将对此进行详细描述。内部补偿器基于第一初始化电压V1和数据电压Vdata，在编程时段P4-P5内将驱动晶体管DT控制为包括阈值电压的第一电平。特别地，内部补偿器基于高于第一初始化电压V1的第二初始化电压V2(VGH)，在编程时段P4-P5之前的老化时段P3内，将驱动晶体管DT的栅极-源极电压控制为高于第一电平的第二电平，从而减轻了编程之前的驱动晶体管DT的磁滞特性。在这种情况下，驱动晶体管DT通过其具有第一或第二电平的栅极-源极电压而变为导通偏置状态。驱动晶体管DT的导通偏置电压(即，栅极-源极电压)在老化时段P3中比在编程时段P4-P5中高。换句话说，驱动晶体管DT的导通通道电阻在老化时段P3中比在编程时段P4-P5中小。

在图4的情况下，磁滞减轻时段可以被实施为单独包括老化时段P3。在这种情况下，在老化时段P3中，驱动晶体管DT的导通偏置电压(即，栅极源极电压)可以是通过从第二初始化电压V2中减去前一帧编程电压(V2-前一帧编程电压)而获得的电压。

同时，在图4的情况下，磁滞减轻可被实施为包括预初始化时段P1-P2和老化时段P3。为此，内部补偿器可以进一步设置老化时段P3之前的预初始化时段P1-P2，并且可以进一步控制开关晶体管的操作，使得第一初始化电压V1被施加到预初始化时段P1-P2内的第一节点N1、第四节点N4和第五节点N5。与驱动晶体管DT的导通偏置电压(即，栅极-源极电压)成比例地提高了老化效果。当驱动晶体管DT的栅极电压(即，第一节点N1的电压)通过预初始化时段P1-P2预先降低到第一初始化电压V1时，与在没有预初始化时段P1-P2的情况下立即进入老化时段P3的情况相比，驱动晶体管DT的导通偏置电压(即，栅极-源极电压)增加了。即，电压“V2-Vth-V1”高于电压“V2-前一帧编程电压”。因此，当进一步设置老化时段P3之前的预初始化时段P1-P2时，具有的优点是，使老化效果最大化。

当然，为了进一步设置老化时段P3之前的预初始化时段P1-P2，第一扫描信号SN(n-2)、第二扫描信号SP(n-2)和第四扫描信号扫描信号SN(n-3)中的每个可以在预初始化时段P1-P2中以初级ON电平(ON-level)输入，然后可以在编程时段P4-P5中以次级ON电平输入。

当然，由于像素电路也可以在没有预初始化时段P1-P2的情况下被驱动，因此第一扫描信号SN(n-2)、第二扫描信号SP(n-2)和第四扫描信号扫描信号SN(n-3)可以仅以ON电平输入一次。

图5A至图10B是与图4的时段P1至P6中的像素的操作相关的图。在图5A至10B中，P1和P2代表预初始化时段，P3代表老化时段，P4代表初始化时段，P5是数据写入时段，并且P6是发光时段。

参照图5A和图5B，在第一时段Pl中，第一至第三扫描信号SN(n-2)、SN(n)和SP(n-2)和发光信号EM中的每个是栅极截止电压，而第四扫描信号SN(n-3)是栅极导通电压。第一开关晶体管T1导通，从而将第一初始化电压V1施加到第四节点N4。另一方面，第二至第七开关晶体管T2至T7截止，并且因此，第一节点N1、第二节点N2、第三节点N3和第五节点N5中的每个都保持在其前一电压状态，或无法确定其电压状态。

参照图6A和图6B，在第二时段P2中，第一扫描信号SN(n-2)、第二扫描信号SP(n-2)和第四扫描信号SN(n-3)中的每个是栅极导通电压，而第三扫描信号SN(n)和发光信号EM中的每个是栅极截止电压。第一开关晶体管T1、第二开关晶体管T2、第四开关晶体管T4和第七开关晶体管T7通过具有栅极导通电压特性的第一扫描信号SN(n-2)、第二扫描信号SP(n-2)和第四扫描信号SN(n-3)导通。因此，第一初始化电压V1经由第一开关晶体管T1和第四开关晶体管T4被提供至第一节点N1，并且电流经由第一开关晶体管T1和驱动晶体管DT流经第二至第四节点N2、N3和N4。即，电流沿第一开关晶体管T1→驱动晶体管DT→第二开关晶体管T2的方向或相反的方向流动。因此，第二节点N2和第三节点N3的每个电压从第一初始化电压V1降低驱动晶体管DT的阈值电压Vth，并且因此，第二节点N2和第三节点N3的每个电势升高(或下降)，直到驱动晶体管DT截止为止。因此，当第二时段P2结束时，第一节点N1的电压变为第一初始化电压V1，第二节点N2和第三节点N3的每个电压变为低于初始化电压Vint的电压V1-Vth(即，第一初始化电压V1减去驱动晶体管DT或其附近的阈值电压Vth)。

如图7A和7B所示，在第三时段P3中，第四扫描信号SN(n-3)是栅极导通电压，而第一至第三扫描信号SN(n-2)、SN(n)和SP(n-20)和发光信号EM中的每个是栅极截止电压。驱动晶体管DT保持在导通状态，并且第一开关晶体管T1通过具有栅极导通电压的第四扫描信号SN(n-3)导通。因此，在第四节点N4中充入高于第一初始化电压V1的第二初始化电压V2，并且在第三节点N3中充入高于第一初始化电压V1的初始化电压V2-Vth。驱动晶体管DT的导通偏置电压(栅极-源极电压)变为“V2-Vth-V1”。通过导通偏置电压，驱动晶体管DT的磁滞特性得以减轻。同时，所有的第二至第七开关晶体管T2至T7截止。

参照图8A和图8B，在第四时段P4中，第一、第二和第四扫描信号SN(n-2)、SP(n-2)和SN(n-3)中的每个是栅极导通电压，而第三扫描信号SN(n)和发光信号EM中的每个是栅极截止电压。第一晶体管T1、第二晶体管T2、第四晶体管T4和第七开关晶体管T7通过具有栅极导通电压的第一扫描信号SN(n-2)、第二扫描信号SP(n-2)和第四扫描信号SN(n-3)导通。因此，第一初始化电压V1经由第一开关晶体管T1和第四开关晶体管T4被提供至第一节点N1，并且电流经由第一开关晶体管T1和驱动晶体管DT流经第二至第四节点N2、N3和N4。即，电流沿第一开关晶体管T1→驱动晶体管DT→第二开关晶体管T2的方向或相反的方向流动。因此，第二节点N2和第三节点N3的每个电压从第一初始化电压V1降低驱动晶体管DT的阈值电压Vth，并且因此，第二节点N2和第三节点N3的每个电势升高(或下降)，直到驱动晶体管DT截止。因此，当第四时段P4结束时，第一节点N1的电压变为第一初始化电压V1，第二节点N2和第三节点N3的每个电压变为低于初始化电压Vint的电压V1-Vth(即，第一初始化电压V1减去驱动晶体管DT或其附近的阈值电压Vth)。驱动晶体管DT的阈值电压Vth被存储在第一存储电容器Cst1中。

在第四时段P4中，第一节点N1的电势立即变为第一初始化电压V1，并且第一节点N1的第一初始化电压V1与高电平源极电压ELVDD之间的电势差除以第一和第二存储电容器Cst1和Cst2。分压电势立即在第二节点N2处形成。随后，第二节点N2的电势通过根据第一初始化电压V1的电流反映第一初始化电压V1和阈值电压Vth而变为电压V1-Vth。因此，第二节点N2的电位固定所花费的时间不长。

参照图9A和9B，在第五时段P5中，第三扫描信号SN(n)是栅极导通电压，其余的扫描信号SN(n-3)、SN(n-2)和SP(n-2)和发光信号EM中的每个是栅极截止电压。第三开关晶体管T3通过作为栅极导通电压的第三扫描信号SN(n)导通，这样，数据电压Vdata从数据线13提供给第二节点N2。

在第五时段P5中，在仍保持第一存储电容器Cst1的相对电极之间的电势差的条件下，因为第二节点N2具有数据电压Vdata，所以第一节点N1的电压具有通过将驱动晶体管DT的阈值电压Vth与数据电压Vdata相加而获得的值α(Vdata+Vth)。这里，“α”表示通过将第一存储电容器Cst1的电容除以第一存储电容器Cst1的电容与连接到第一节点N1的总寄生电容而获得的值。由于第一存储电容器Cst1的电容大大大于连接到第一节点N1的总寄生电容，因此“α”近似为1，因此可以忽略。

在第五时段P5中，第一存储电容器Cst1中累积的电荷量不变，并且仅第一存储电容器Cst1的相对电极处的电位以相同的速率变化。因此，在第五时段P5中，减少了将第一节点N1的电位设置为数据电压Vdata(确切地，反映阈值电压的数据电压)所花费的时间。

在第五时段P5中，第一节点N1的电压为“α(Vdata+Vth)”，第二节点N2的电压为数据电压Vdata，第三节点N3的电压为“Vint-Vth”，并且第四节点N4的电压是第一初始化电压V1。

参照图10A和图10B，在第六时段P6中，第一至第四扫描信号SN(n-3)，SN(n-2)，SN(n)和SP(n-2)中的每个)是栅极截止电压，发光信号EM是栅极导通电压。第一至第四开关晶体管T1至T4以及第七开关晶体管T7全部导通，但是第五和第六开关晶体管T5和T6通过发光信号EM导通。另外，高电平源极电压ELVDD被输入到第三节点N3，并且第一节点N1的电压被保持在低于高电平源极电压ELVDD的电压值α(Vdata+Vth)。因此，驱动晶体管DT导通，从而导致像素电流流动。这种像素电流被施加到发光元件EL，发光元件EL继而发光。

像素电流I

式1

I

如式1所示，在像素电流I

根据本公开的每个实施方式，在通过使用编程时段之前的老化时段对驱动晶体管施加相对强的导通偏置电压来对驱动晶体管的栅极-源极电压进行编程之前，可以减轻驱动晶体管的磁滞特性。因此，可以最优地补偿驱动晶体管的阈值电压变化。

根据本公开的每个实施方式，为了防止驱动晶体管的阈值电压变化被反映在像素电流中，内部补偿器被包括在每个像素电路中。因此，可以实现图片质量的提高。

在本公开的每个实施方式中，直接/间接连接到驱动晶体管的栅极的开关晶体管分别被实施为具有优异的截止特性的氧化物晶体管。因此，即使在发光元件的发光期间，驱动晶体管的栅极电压也可以连续地保持在编程电压，并且因此，可以实现屏幕质量的提高。

对于本领域技术人员而言显而易见的是，在不脱离本公开的精神或范围的情况下，可以对本发明进行各种修改和变型。因此，本公开旨在涵盖本公开的修改和变型，只要它们落入所附权利要求及其等同物的范围内即可。

相关申请的交叉引用

本申请要求于2019年12月30日提交的韩国专利申请No.10-2019-0178616的优先权，其全部内容通过引用合并于此。