存储装置及其操作方法

相关申请的交叉引用

本申请要求于2019年12月30日提交的申请号为10-2019-0178579的韩国专利申请的优先权，其通过引用整体并入本文。

技术领域

本公开涉及一种电子装置，并且更特别地，涉及一种存储装置及其操作方法。

背景技术

存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置以及用于控制该存储器装置的存储器控制器。存储器装置分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置是仅在供电时才存储数据并且在电源被切断时丢失存储的数据的装置。易失性存储器装置包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器装置是即使断电也不丢失数据的装置。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。

发明内容

本公开的实施例提供了具有改善的备份性能的存储装置及其操作方法。

根据本公开实施例的存储装置包括：存储器装置，包括多个逻辑存储区域；以及存储器控制器。存储器控制器根据主机的请求控制存储器装置对多个逻辑存储区域中的原始存储区域执行存储器操作，并且基于存储器装置是否处于空闲状态，来执行将对原始存储区域执行过的存储器操作复制到多个逻辑存储区域的备份存储区域中的镜像操作。

一种操作存储装置的方法，该存储装置包括镜像队列、原始存储区域以及备份存储区域，该方法包括：在镜像队列中，对至少一个镜像命令进行排队，该镜像命令用于将对原始存储区域执行过的存储器操作复制到备份存储区域中的镜像操作；以及基于存储装置是否处于空闲状态，根据排队的镜像命令执行镜像操作。

根据本技术，提供了具有改善的备份性能的存储装置及其操作方法。

附图说明

图1为用于描述根据本公开实施例的存储装置的示图。

图2为用于描述图1的存储器装置的示图。

图3为图2的存储器单元阵列的详细示图。

图4为用于描述根据本公开实施例的逻辑存储区域的示图。

图5为用于描述图1的存储器控制器的配置和操作的示图。

图6为用于描述图5的镜像控制器的配置和操作的示图。

图7为用于描述根据本公开实施例的存储器操作以及镜像操作的示图。

图8为用于描述图7的映射更新的示图。

图9为用于描述根据本公开实施例的存储装置的操作的流程图。

图10为用于描述图9的镜像命令队列的流程图。

图11为用于描述图9的镜像操作的流程图。

图12为用于描述图1的存储器控制器的另一实施例的示图。

图13为示出应用了根据本公开实施例的存储装置的存储卡系统的框图。

图14为示出应用了根据本公开实施例的存储装置的存储装置系统的框图。

图15为示出应用了根据本公开实施例的存储装置的用户系统的框图。

具体实施方式

在下文中，将参考附图详细地描述本公开的实施例。

图1为用于描述根据本公开实施例的存储装置50的示图。

参照图1，存储装置50可以包括存储器装置100和控制存储器装置的操作的存储器控制器200。存储装置50可以在诸如蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统的主机300的控制下存储数据。

根据作为与主机300的通信方法的主机接口，可以将存储装置50制造为各种类型的存储装置之一。例如，存储装置50可以被配置为诸如以下的各种类型的存储装置中的任一种：SSD，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和存储棒。

存储装置50可以被制成为各种类型的封装中的任一种。例如，存储装置50可以被制造为诸如堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)的各种封装类型中的任一种。

存储器装置100可以存储数据。存储器装置100可以在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。

存储器单元中的每一个可以被配置为能够存储一个数据位的单层单元(SLC)、能够存储两个数据位的多层单元(MLC)、能够存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)。

存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页面。在实施例中，页面可以是用于将数据存储到存储器装置100中或读取存储器装置100中存储的数据的单位。

存储块可以是用于擦除数据的单位。在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器装置、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假定存储器装置100是NAND闪速存储器。

存储器装置100被配置为从存储器控制器200接收命令和地址，并访问通过该地址选择的存储器单元阵列的区域。即，存储器装置100可以对通过地址选择的区域执行由命令指示的操作。例如，存储器装置100可以执行写入操作(即，编程操作)、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程到通过地址选择的区域。在读取操作期间，存储器装置100可以从通过地址选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除由地址选择的区域中存储的数据。

在实施例中，存储器装置100可以包括多个逻辑存储区域。多个逻辑存储区域可以是将存储器装置100的多个物理上划分的存储空间进行逻辑分组的区域。存储器装置100可以包括多个逻辑存储区域之中的原始存储区域110和用于镜像原始存储区域的备份存储区域120。备份存储区域120的数量不限于本实施例。

存储器控制器200控制存储装置50的全部操作。

当电力被施加到存储装置50时，存储器控制器200可以运行固件。当存储器装置100是闪速存储器装置时，存储器控制器200可以操作诸如闪存转换层(FTL)的固件，以控制主机300与存储器装置100之间的通信。

在实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将逻辑块地址(LBA)转换为指示存储存储器装置100中包括的数据的存储器单元的地址的物理块地址(PBA)。

存储器控制器200可以响应于来自主机300的请求来控制存储器装置100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置100提供写入命令、物理块地址以及数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理块地址。

在实施例中，存储器控制器200可以与来自主机300的请求无关地生成命令、地址和数据并将命令、地址和数据传送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据以执行后台操作，诸如用于耗损均衡的编程操作和用于垃圾收集的编程操作。

在实施例中，存储器控制器200可以控制至少两个存储器装置。在这种情况下，存储器控制器200可以根据交错方法来控制存储器装置以改善操作性能。交错方法可以是用于使至少两个存储器装置的操作时段重叠的操作方法。

在实施例中，存储器控制器200可以响应于从主机300接收的逻辑区域设置命令，对存储器装置100的多个物理上划分的存储空间进行逻辑分组。经逻辑分组的存储区域可以是逻辑存储区域。即，逻辑区域设置命令可以是用于基于逻辑地址将存储器装置100的多个物理上划分的存储空间分配给至少一个或多个逻辑存储区域的命令。

存储器控制器200可以响应于逻辑区域设置命令，在存储器装置100的多个逻辑存储区域之中设置原始存储区域110，以及用于镜像原始存储区域110的备份存储区域120。

存储器控制器200可以包括镜像控制器210以及映射管理器220。镜像控制器210可以控制存储器装置100执行镜像操作，该镜像操作在备份存储区域120中复制(或再现)对原始存储区域110执行的存储器操作。存储器操作可以是编程操作或擦除操作。

例如，当执行将数据存储到原始存储区域110中的编程操作时，镜像控制器210可以控制存储器装置将与原始存储区域110中存储的数据相同的数据存储到备份储存区域120中。当对原始存储区域110的选择的区域执行擦除操作时，镜像控制器210可以控制存储器装置擦除与原始存储区域110的选择的区域相对应的备份存储区域120的目标区域。

镜像控制器210可以确定是否对原始存储区域110执行了存储器操作。当确定执行了存储器操作时，镜像控制器210可以控制存储器装置100执行镜像操作。

镜像控制器210可以确定存储器装置100是否处于空闲状态。当确定存储器装置100处于空闲状态时，镜像控制器210可以控制存储器装置100执行镜像操作。空闲状态可以是存储器装置100不根据主机300的请求执行任何操作的状态。

在实施例中，当存储器装置100处于空闲状态时，镜像控制器210可以确定是否对原始存储区域110执行了存储器操作，并控制存储器装置100以后台方法执行镜像操作。在另一实施例中，在对原始存储区域110执行存储器操作之后，镜像控制器210可以确定存储器装置100是否处于空闲状态，并控制存储器装置100以后台方法执行镜像操作。

映射管理器220可以存储与多个逻辑存储区域中的每一个相对应的映射表。在实施例中，映射管理器220可以存储与原始存储区域110相对应的原始映射表以及与备份存储区域120相对应的备份映射表。

当执行存储器操作时，映射管理器220可以更新原始映射表和备份映射表。具体地，映射管理器220可以更新原始映射表，以使指示执行了存储器操作的原始存储区域110的物理地址与从主机300接收的原始存储区域110的逻辑地址彼此映射。映射管理器220可以更新备份映射表，以使指示原始存储区域110的物理地址与备份存储区域120的逻辑地址彼此映射。备份存储区域120的逻辑地址可以对应于原始存储区域110的逻辑地址。当执行了存储器操作但未执行镜像操作时，最新的有效数据可以存储在原始存储区域110中。因此，备份存储区域120的逻辑地址可以映射到指示原始存储区域110的物理地址，而不是指示备份存储区域120的物理地址。

由于备份存储区域120的逻辑地址被映射到指示原始存储区域110的物理地址，因此即使在镜像操作执行之前基于备份存储区域120的逻辑地址执行了读取操作，也可以正常读取最新的有效数据。

当执行镜像操作时，映射管理器220可以更新备份映射表。具体地，映射管理器220可以更新备份映射表，以使指示执行了镜像操作的备份存储区域120的物理地址与备份存储区域120的逻辑地址彼此映射。这是因为当执行镜像操作时，在备份存储区域120中复制存储器操作，并且最新的有效数据存储在备份存储区域120中。

在实施例中，存储器控制器200可以进一步包括操作控制器230。

操作控制器230可以响应于来自主机300的请求来控制存储器装置100对原始存储区域110执行存储器操作。存储器操作可以包括将数据存储到原始存储区域110中的编程操作。存储器操作可以包括将原始存储区域110的选择的存储区域擦除的擦除操作。

主机300可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及减轻负载的DIMM(LRDIMM)的各种通信方法中的至少一种与存储装置50通信。

图2为用于描述图1的存储器装置100的示图。存储器装置400可以对应于图1的存储器装置100。

参照图2，存储器控制器400可以包括存储器单元阵列410、外围电路420以及控制逻辑430。

存储器单元阵列410包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接到地址解码器421。多个存储块BLK1至BLKz通过位线BL1至LBm连接到读取和写入电路423。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。作为实施例，多个存储器单元是非易失性存储器单元。多个存储器单元之中连接到同一字线的存储器单元被定义为一个物理页面。即，存储器单元阵列410由多个物理页面配置。在实施例中，存储器单元阵列410中包括的多个存储块BLK1至BLKz中的每一个可以包括多个虚设单元。虚设单元中的至少一个可以串联连接在漏极选择晶体管与存储器单元之间，以及源极选择晶体管与存储器单元之间。

存储器装置400的存储器单元中的每一个可以被配置为能够存储一个数据位的单层单元(SLC)、能够存储两个数据位的多层单元(MLC)、能够存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)。

外围电路420可以包括地址解码器421、电压生成器422、读取和写入电路423、数据输入/输出电路424以及感测电路425。

外围电路420驱动存储器单元阵列410。例如，外围电路420可以驱动存储器单元阵列410执行编程操作、读取操作以及擦除操作。

地址解码器421通过行线RL连接到存储器单元阵列410。行线RL可以包括漏极选择线、字线、源极选择线以及公共源极线。在实施例中，字线可以包括普通字线以及虚设字线。在实施例中，行线RL可以进一步包括管道选择线。

地址解码器421被配置为响应于控制逻辑430的控制而操作。地址解码器421从控制逻辑430接收地址ADDR。

地址解码器421被配置为解码地址ADDR的块地址。地址解码器421根据经解码的块地址从存储块BLK1至BLKz之中选择至少一个存储块。地址解码器421被配置为解码地址ADDR的行地址。地址解码器421可以根据经解码的行地址在选择的存储块的字线之中选择至少一条字线。地址解码器421可以将从电压生成器422接收的操作电压Vop施加到选择的字线。

在编程操作期间，地址解码器421可以将编程电压施加到选择的字线，并且将具有比编程电压的电平小的电平的通过电压施加到未选择的字线。在编程验证操作期间，地址解码器421可以将验证电压施加到选择的字线，并将具有比验证电压的电平更大的电平的验证通过电压施加到未选择的字线。

在读取操作期间，地址解码器421可以将读取电压施加到选择的字线，并且将具有比读取电压的电平更大的电平的读取通过电压施加到未选择的字线。

在实施例中，存储器装置400的擦除操作以存储块为单位执行。在擦除操作期间输入到存储器装置400的地址ADDR包括块地址。地址解码器421可以解码块地址并根据经解码的块地址选择至少一个存储块。在擦除操作期间，地址解码器421可以将接地电压施加到输入到选择的存储块的字线。

在实施例中，地址解码器421可以被配置为解码传送的地址ADDR的列地址。经解码的列地址可以被传送至读取和写入电路423。作为示例，地址解码器421可以包括诸如行解码器、列解码器和地址缓冲器的组件。

电压生成器422被配置为通过使用供应到存储器装置400的外部电源电压来生成多个操作电压Vop。电压生成器422响应于控制逻辑430的控制进行操作。

作为示例，电压生成器422可以通过调节外部电源电压来生成内部电源电压。由电压生成器422生成的内部电源电压用作存储器装置400的操作电压。

在实施例中，电压生成器422可以使用外部电源电压或内部电源电压来生成多个操作电压Vop。电压生成器422可以被配置为生成存储器装置400所需的各种电压。例如，电压生成器422可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个非选择读取电压。

为了生成具有各种电压电平的多个操作电压Vop，电压生成器422可以包括多个接收内部电压的泵涌(pumping)电容器，并且响应于控制逻辑430来选择性地激活多个泵涌电容器以生成多个操作电压Vop。

可以通过地址解码器421将多个生成的操作电压Vop供应到存储器单元阵列410。

读取和写入电路423包括第一至第m页面缓冲器PB1至PBm。第一至第m页面缓冲器PB1至PBm分别通过第一至第m位线BL1至BLm连接到存储器单元阵列410。第一至第m页面缓冲器PB1至PBm响应于控制逻辑430的控制进行操作。

第一至第m页面缓冲器PB1至PBm与数据输入/输出电路424通信数据DATA。在编程时，第一至第m页面缓冲器PB1至PBm通过数据输入/输出电路424和数据线DL接收要存储的数据DATA。

在编程操作期间，当编程电压施加到选择的字线时，第一至第m页面缓冲器PB1至PBm可以传送要存储的数据DATA，即，通过位线BL1至BLm将通过数据输入/输出电路424接收的数据DATA传送到选择的存储器单元。选择的页面的存储器单元根据所传送的数据DATA进行编程。连接到施加有编程许可电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。可以维持连接到施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压。在编程验证操作期间，第一至第m页面缓冲器PB1至PBm通过位线BL1至BLm从选择的存储器单元读取存储器单元中存储的数据DATA。

在读取操作期间，读取和写入电路423可以通过位线BL从选择的页面的存储器单元读取数据DATA，并将读取的数据DATA存储到第一至第m页面缓冲器PB1至PBm中。

在擦除操作期间，读取和写入电路423可以使位线BL浮置。在实施例中，读取和写入电路423可以包括列选择电路(未示出)。

数据输入/输出电路424通过数据线DL连接到第一至第m页面缓冲器PB1至PBm。数据输入/输出电路424响应于控制逻辑430的控制进行操作。

数据输入/输出电路424可以包括接收输入数据DATA的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路424从外部控制器(未示出)接收要存储的数据DATA。在读取操作期间，数据输入/输出电路424将从读取和写入电路423中包括的第一至第m页面缓冲器PB1至PBm传送的数据DATA输出至外部控制器。

在读取操作或验证操作期间，感测电路425可以响应于由控制逻辑430生成的许可位VRYBIT的信号来生成参考电流，并且可以将从读取和写入电路423接收的感测电压VPB与由参考电流产生的参考电压进行比较，以将通过信号或失败信号输出到控制逻辑430。

控制逻辑430可以连接到地址解码器421、电压生成器422、读取和写入电路423、数据输入/输出电路424以及感测电路425。控制逻辑430可以被配置为控制存储器装置400的所有操作。控制逻辑430可以响应于从外部装置传送的命令CMD进行操作。

控制逻辑430可以响应于命令CMD和地址ADDR而生成各种信号以控制外围电路420。例如，控制逻辑430可以响应于命令CMD和地址ADDR来生成操作信号OPSIG、读取和写入电路控制信号PBSIGNALS、以及许可位VRYBIT。控制逻辑430可以将操作信号OPSIG输出到电压生成器422、将地址ADDR输出到地址解码器421、将读取和写入电路控制信号PBSIGNALS输出到读取和写入电路423、并将许可位VRYBIT输出到感测电路425。另外，控制逻辑430可以响应于由感测电路425输出的通过或失败信号PASS/FAIL，确定验证操作是通过还是失败。

图3为图2的存储器单元阵列410的详细示图。

参照图3，第一至第z存储块BLK1至BLKz共同连接到第一至第m位线BL1至BLm。在图3中，为了便于描述，示出了多个存储块BLK1至BLKz中的第一存储块BLK1中包括的元件，并且省略了剩余存储块BLK2至BLKz的每一个中包括的元件。将理解的是，剩余存储块BLK2至BLKz中的每一个与第一存储块BLK1类似地配置。

存储块BLK1可以包括多个单元串CS1_1至CS1_m，其中m为正整数。第一至第m单元串CS1_1至CS1_m分别连接到第一至第m位线BL1至BLm。第一至第m单元串CS1_1至CS1_m中的每一个包括漏极选择晶体管DST、串联连接的多个存储器单元MC1至MCn以及源极选择晶体管SST，其中n为正整数。

第一至第m单元串CS1_1至CS1_m的每一个中包括的漏极选择晶体管DST的栅极端子连接到漏极选择线DSL1。第一至第m单元串CS1_1至CS1_m的每一个中包括的第一至第n存储器单元MC1至MCn的栅极端子分别连接到第一至第n字线WL1至WLn。第一至第m单元串CS1_1至CS1_m的每一个中包括的源极选择晶体管SST的栅极端子连接到源极选择线SSL1。

为了便于描述，将参考多个单元串CS1_1至CS1_m中的第一单元串CS1_1来描述单元串的结构。然而，将理解的是，剩余单元串CS1_2至CS1_m中的每一个与第一单元串CS1_1类似地配置。

第一单元串CS1_1中包括的漏极选择晶体管DST的漏极端子连接到第一位线BL1。第一单元串CS1_1中包括的漏极选择晶体管DST的源极端子连接到第一单元串CS1_1中包括的第一存储器单元MC1的漏极端子。第一至第n存储器单元MC1至MCn彼此串联连接。第一单元串CS1_1中包括的源极选择晶体管SST的漏极端子连接到第一单元串CS1_1中包括的第n存储器单元MCn的源极端子。第一单元串CS1_1中包括的源极选择晶体管SST的源极端子连接到公共源极线CSL。作为实施例，公共源极线CSL可以共同地连接到第一至第z存储块BLK1至BLKz。

漏极选择线DSL1、第一至第n字线WL1至WLn以及源极选择线SSL1包括在图2的行线RL中。漏极选择线DSL1、第一至第n字线WL1至WLn以及源极选择线SSL1由地址解码器421控制。公共源极线CSL由控制逻辑430控制。第一至第m位线BL1至BLm由读取和写入电路423控制。

图4为用于描述根据实施例的逻辑存储区域的示图。

参照图4，参照图2描述的存储器单元阵列410可以包括多个逻辑存储区域。多个逻辑存储区域可以是将存储器单元阵列410的多个物理上划分的存储空间进行逻辑分组的区域。经逻辑分组的存储区域可以是逻辑单元号(LUN)。

每个逻辑存储区域可以包括至少一个平面(PL)。平面可以是独立执行编程操作、擦除操作以及读取操作的单位。平面可以包括至少一个存储块。

在图4中，存储器单元阵列410可以包括第一至第四逻辑存储区域LUN1至LUN4。存储器单元阵列410中包括的逻辑存储区域的数量不限于本实施例。

例如，第二逻辑存储区域LUN2可以包括第一平面PL1和第二平面PL2。每个平面可以包括第一至第n存储块BLK1至BLKn。逻辑存储区域中包括的平面的数量和平面中包括的存储块的数量不限于本实施例。

每个逻辑存储区可以具有相同的结构。因此，也可以以与第二逻辑存储区LUN 2相同的方式描述第一、第三和第四逻辑存储区LUN 1、LUN 3和LUN 4。

在实施例中，根据主机的逻辑区域设置命令，可以将第一逻辑存储区域LUN1设置为原始存储区域。可以将第四逻辑存储区域LUN 4设置为备份存储区域。

设置为备份存储区域的逻辑存储区域的数量不限于本实施例。即，备份存储区域的数量可以是多个。

当对第一逻辑存储区域LUN 1执行存储器操作时，可以对第四逻辑存储区域LUN 4执行镜像操作。可以根据主机的请求将存储器操作作为前台操作来执行。可以根据存储器装置是否处于空闲状态将镜像操作作为后台操作来执行。

图5为用于描述图1的存储器控制器200的详细配置以及操作的示图。

参照图5，存储器控制器200可以包括镜像控制器210以及映射管理器220。存储器控制器200可以进一步包括操作控制器230。

在实施例中，镜像控制器210可以包括空闲传感器211、镜像处理器212以及镜像队列213。

空闲传感器211可以感测存储器装置100是否处于空闲状态。空闲传感器211可以生成指示存储器装置100是否处于空闲状态的空闲信息。空闲状态可以是存储器装置100不根据主机300的请求执行操作的状态。

镜像处理器212可以基于从映射管理器220提供的映射更新信息来感测是否对原始存储区域110执行了存储器操作。存储器操作可以包括将数据存储到原始存储区域110中的编程操作。存储器操作可以包括擦除原始存储区域110的选择的存储区域的操作。

当对原始存储区域110执行存储器操作时，镜像处理器212可以控制存储器装置100执行在备份存储区域120中复制(或再现)该存储器操作的镜像操作。

具体地，镜像处理器212可以生成至少一个用于镜像操作的镜像命令MR CMD。镜像处理器212可以将生成的镜像命令MR CMD提供给镜像队列213。

镜像命令MR CMD可以包括编程命令、读取命令以及擦除命令中的至少一个。例如，当存储器操作是编程操作时，镜像命令MR CMD可以包括读取命令以及编程命令中的至少一个。当存储器操作是擦除操作时，镜像命令MR CMD可以包括擦除命令。

镜像处理器212可以基于从空闲传感器211接收的空闲信息来确定存储器装置100是否处于空闲状态。当存储器装置100处于空闲状态时，镜像处理器212可以控制存储器装置100执行镜像操作。即，镜像处理器212可以控制存储器装置100以后台方法执行镜像操作。

镜像处理器212可以确定是否存在在镜像队列213中排队的镜像命令MR CMD。可以控制镜像队列213将在镜像队列213中排队的镜像命令MR CMD提供给存储器装置100。

在实施例中，当存储器装置100处于空闲状态时，镜像处理器212可以根据是否存在在镜像队列213中排队的镜像命令MR CMD来控制镜像队列213向存储器装置100提供镜像命令MR CMD。

在另一个实施例中，当存在在镜像队列213中排队的镜像命令MR CMD时，镜像处理器212可以根据存储器装置100是否处于空闲状态，来控制镜像队列213向存储器装置100提供镜像命令MR CMD。

镜像队列213可以存储从镜像处理器212提供的镜像命令MR CMD。镜像队列213可以在镜像处理器212的控制下执行用于编排将镜像命令MR CMD提供给存储器装置100的顺序的排队。镜像队列213可以在镜像处理器212的控制下将正在排队的镜像命令MR CMD提供给存储器装置100。

映射管理器220可以存储与原始存储区域110相对应的原始映射表以及与备份存储区域120相对应的备份映射表。

当通过操作控制器230对原始存储区域110执行存储器操作时，映射管理器220可以更新原始映射表和备份映射表。当原始映射表更新时，映射管理器220可以生成映射更新信息。映射更新信息可以是指示原始映射表是否更新的信息。映射管理器220可以将映射更新信息提供给镜像处理器212。

具体地，映射管理器220可以更新原始映射表，以使指示执行存储器操作的原始存储区域110的物理地址与从主机接收的原始存储区域110的逻辑地址彼此映射。映射管理器220可以更新备份映射表，以使指示原始存储区域110的物理地址与备份存储区域120的逻辑地址彼此映射。备份存储区域120的逻辑地址可以对应于原始存储区域110的逻辑地址。

当执行了存储器操作但未执行镜像操作时，最新的有效数据可以存储在原始存储区域110中。因此，备份存储区域120的逻辑地址可以映射到指示原始存储区域110的物理地址，而不是指示备份存储区域120的物理地址。由于备份存储区域120的逻辑地址被映射到指示原始存储区域110的物理地址，因此即使在镜像操作执行之前基于备份存储区域120的逻辑地址执行读取操作，也可以正常读取最新的有效数据。

当镜像控制器210对备份存储区域120执行镜像操作时，映射管理器220可以更新备份映射表。具体地，映射管理器220可以更新备份映射表，以使指示执行镜像操作的备份存储区域120的物理地址与备份存储区域120的逻辑地址彼此映射。这是因为当执行镜像操作时，在备份存储区域120中复制存储器操作，并且最新的有效数据存储在备份存储区域120中。

操作控制器230可以包括操作处理器231以及命令队列232。

操作控制器231可以响应于主机300的请求来生成用于对原始存储区域110执行存储器操作的操作命令OP CMD。操作命令OP CMD可以包括编程命令以及擦除命令中的至少一个。

操作处理器231可以将生成的操作命令OP CMD提供给命令队列232。操作处理器231可以控制命令队列232将操作命令OP CMD提供给存储器装置100。

命令队列232可以存储从操作处理器231提供的操作命令OP CMD。命令队列232可以在操作处理器231的控制下将操作命令OP CMD提供给存储器装置100。

图6为用于描述图5的镜像控制器的配置和操作的示图。

参照图6，镜像控制器210可以包括空闲传感器211、镜像处理器212以及镜像队列213。

空闲传感器211可以感测存储器装置100是否处于空闲状态。空闲传感器211可以生成指示存储器装置100是否处于空闲状态的空闲信息Idle_INF。空闲状态可以是存储器装置100不根据主机300的请求执行操作的状态。

镜像处理器212可以基于从映射管理器220提供的映射更新信息Map UP_INF来感测是否对原始存储区域110执行了存储器操作。

当对原始存储区域110执行了存储器操作时，镜像处理器212可以生成至少一个用于镜像操作的镜像命令MR CMD。镜像操作可以是在备份存储区域120中复制存储器操作的操作。镜像处理器212可以将生成的镜像命令提供给镜像队列213。

镜像处理器212可以根据从空闲传感器211接收的空闲信息Idle_INF来确定存储器装置100是否处于空闲状态。镜像处理器212可以通过队列控制信息Que_CNT控制镜像队列213将由镜像队列213排队的镜像命令MR CMD提供给存储器装置。排队可以是编排向存储器装置提供镜像命令MR CMD的顺序。

在实施例中，当存储器装置100处于空闲状态时，镜像处理器212可以根据镜像队列213是否在对镜像命令MR CMD排队来控制镜像队列213向存储器装置提供镜像命令MRCMD。

在另一个实施例中，当镜像队列213在对镜像命令MR CMD排队时，镜像处理器212可以根据存储器装置100是否处于空闲状态，来控制镜像队列213向存储器装置提供镜像命令MR CMD。

镜像队列213可以存储从镜像处理器212提供的镜像命令MR CMD。镜像队列213可以响应于队列控制信息Que_CNT向存储器装置提供镜像命令MR CMD。

图7为用于描述根据本公开实施例的存储器操作以及镜像操作的示图。

参照图7，根据主机的请求，可以对作为原始存储区域110的选择的存储区域的源区域S执行存储器操作。存储器操作可以包括将数据存储到源区域S中的编程操作。存储器操作可以包括擦除源区域S的操作。

当对源区域S执行存储器操作时，可以执行更新原始映射表221以及备份映射表222的第一映射存储器操作。在原始映射表221中，源映射数据MS可以包括源区域S的逻辑地址。在备份映射表222中，目标映射数据MT可以包括目标区域T的逻辑地址。

在第一映射存储器操作中，可以更新原始映射表221的源映射数据MS，以使从主机接收的源区域S的逻辑地址与指示源区域S的物理地址彼此映射。在第一映射存储器操作中，可以更新备份映射表222的目标映射数据MT，以使与源区域S的逻辑地址相对应的目标区域T的逻辑地址与指示源区域S的物理地址彼此映射。

当第一映射存储器操作完成时，至少一个用于镜像操作的镜像命令MR可以在镜像队列213中排队。镜像操作可以是对备份存储区域120的目标区域T执行对源区域S执行的存储器操作的操作。镜像命令可以是读取命令、编程命令或擦除命令。

当镜像命令MR在镜像队列213中排队时，可以根据存储器装置是否处于空闲状态来执行镜像操作。可选地，当存储器装置处于空闲状态时，可以根据镜像命令MR是否在镜像队列213中排队来执行镜像操作。

当存储器装置处于空闲状态时，可以基于在镜像队列213中排队的镜像命令MR，对备份存储区域120的目标区域T执行镜像操作。目标区域T可以是与原始存储区域110的源区域S相对应的区域。

当执行镜像操作时，可以执行更新备份映射表222的第二映射存储器操作。在第二映射存储器操作中，可以更新备份映射表222的目标映射数据MT，以使目标区域T的逻辑地址与指示目标区域T的物理地址彼此映射。

在图7中，可以在前台操作中执行存储器操作、第一映射更新以及镜像命令排队。可以在后台操作中执行镜像操作和第二映射更新。

根据本公开的实施例，当根据主机的请求对原始存储区域110执行存储器操作时，可以根据存储器装置是否处于空闲状态来对备份存储区域120异步执行镜像操作。因此，当根据主机的请求对存储装置执行存储器操作时，具有以下优点：存储装置在存储器操作之后在没有主机控制的情况下自行感测是否执行了存储器操作，并且执行镜像操作。由于在存储器装置处于空闲状态时执行异步镜像操作，因此可以提高服务质量(QoS)。

存储装置可以在主机的控制下将数据文件存储到原始存储区域110和备份存储区域120中。在这种情况下，可以为每个存储区域花费时间tDownload。总下载时间可能是2*tDownload。例如，当备份存储区域的数量从一个增加到两个时，总下载时间可能会增加到3*tDownload。即，当数据文件在主机的控制下存储到备份存储区域中时，总下载时间可能增加。

然而，根据本实施例，即使数据文件仅存储在原始存储区域110中，而不必将数据文件存储到备份存储区域120中，当存储装置处于空闲状态时，与存储在区域110中的数据相同的数据也可以存储在备份存储区域120中。因此，由于在主机的控制下，数据文件仅需要存储在原始存储区110中，而与备份存储区120无关，因此总下载时间可以改善为tDownload。

图8为用于描述图7的映射更新的示图。

参照图4和图8，多个逻辑存储区域中的备份存储区域可以是用于镜像原始存储区域的存储区域。

在图8中，指示原始存储区域的物理地址可以是PBA1至PBA100。指示原始存储区域的源区域的物理地址可以是PBA20至PBA50。指示备份存储区域的物理地址可以是PBA101至PBA200。指示备份存储区域之中的目标区域的物理地址可以是PBA120至PBA150。目标区域可以是用于镜像源区域的存储区域。

指示每个存储区域的物理地址不限于本实施例。

对应于原始存储区域的原始映射表221可以包括原始存储区域的逻辑地址LBA1至LBA100。原始存储区域的源区域的逻辑地址可以是LBA20至LBA50。与备份存储区域相对应的备份映射表222可以包括备份存储区域的逻辑地址LBA101至LBA200。备份存储区域的目标区域的逻辑地址可以是LBA120至LBA150。

如参照图7所述，当对源区域执行存储器操作时，可以执行第一映射存储器操作。

在第一映射存储器操作中，可以更新原始映射表221，以使源区域的逻辑地址LBA20至LBA50与指示源区域的物理地址PBA20至PBA50彼此映射。

在第一映射存储器操作中，可以更新备份映射表221，以使目标区域的逻辑地址LBA120至LBA150与指示源区域的物理地址PBA20至PBA50彼此映射。

在执行存储器操作之后且在执行镜像操作之前，由于对源区域执行的存储器操作未复制(或再现)到目标区域中，因此可以将目标区域的逻辑地址映射到源区域的物理地址。因此，即使基于目标区域的逻辑地址执行读取操作，也可以参照源区域的物理地址正常读取有效数据。

当对目标区域执行镜像操作时，可以执行第二映射存储器操作。在第二映射存储器操作中，可以更新备份映射表222，以使目标区域的逻辑地址LBA120至LBA150与指示目标区域的物理地址PBA120至PBA150彼此映射。

当执行镜像操作时，由于在目标区域中复制了对源区域执行的存储器操作，因此可以将目标区域的逻辑地址映射到目标区域的物理地址。

图9为用于描述根据本公开实施例的存储装置的操作的流程图。

参照图9，在步骤S901中，存储装置可以对原始存储区域执行存储器操作。存储器操作可以是将数据编程到原始存储区域中或擦除原始存储区域中存储的数据的操作。

在步骤S903中，存储装置可以执行第一映射更新。如参照图8所述，在第一映射更新中，可以更新与原始存储区域相对应的原始映射表以及与备份存储区域相对应的备份映射表。原始映射表可以包括原始存储区域的逻辑地址。备份映射表可以包括备份存储区域的逻辑地址。

具体地，可以更新原始映射表，以使从主机接收的原始存储区域的逻辑地址与指示原始存储区域的物理地址彼此映射。可以更新备份映射表，以使与原始存储区域的逻辑地址相对应的备份存储区域的逻辑地址与指示原始存储区域的物理地址彼此映射。

在步骤S905中，存储装置可以将用于镜像操作的镜像命令排队。镜像操作可以是将对原始存储区域执行的存储器操作复制到目标存储区域中的操作。存储装置可以感测是否对原始存储区域执行了存储器操作，并且当执行了存储器操作时，存储装置可以将用于镜像操作的镜像命令排队。

在步骤S907中，存储装置可以基于存储装置是否处于空闲状态来对目标存储区域执行镜像操作。当存储装置处于空闲状态时，存储装置可以基于在镜像队列中排队的镜像命令来执行镜像操作。

在步骤S909中，存储装置可以执行第二映射更新。在第二映射更新中，可以更新备份映射表，以使目标存储区域的逻辑地址与指示执行了镜像操作的目标存储区域的物理地址彼此映射。

图10为用于描述图9的镜像命令排队的流程图。

参照图10，图9的步骤S905可以包括步骤S1001至S1005。

在步骤S1001中，存储装置可以确定原始映射表是否被更新。作为确定的结果，当原始映射表被更新时，操作进行到步骤S1003，并且当原始映射表未更新时，操作结束。

在实施例中，当原始映射表被更新时，存储装置可以生成指示原始映射表是否被更新的映射更新信息。存储装置可以基于映射更新信息来确定原始映射表是否被更新。

在步骤S1003中，存储装置可以生成用于镜像操作的镜像命令。镜像操作可以是将对原始存储区域执行的存储器操作复制到目标存储区域中的操作。

在步骤S1005中，存储装置可以将生成的镜像命令存储到镜像队列中。

图11为用于描述图9的镜像操作的流程图。

参照图11，图9的步骤S907可以包括步骤S1101至S1105。

在步骤S1101中，存储装置可以确定存储装置是否处于空闲状态。作为确定的结果，当存储装置处于空闲状态时，操作可以进行到步骤S1103，并且当存储装置处于繁忙状态时，操作可以结束。繁忙状态可以是存储装置正在根据主机的请求执行操作的状态。

在步骤S1103中，存储装置可以确定镜像命令是否在镜像队列中排队。作为确定的结果，当命令在镜像队列中排队时，操作进行到步骤S1105，并且当不存在在镜像队列中排队的命令时，操作结束。

在步骤S1105中，存储装置可以基于在镜像队列中排队的镜像命令来执行镜像操作。

在各种实施例中，步骤S1101和S1103的顺序可以颠倒。即，在首先确定镜像命令是否在镜像队列中排队之后，可以在存在在镜像队列中排队的镜像命令时，确定存储装置是否处于空闲状态。当存储装置处于空闲状态时，操作可以进行到步骤S1105。

图12为用于描述图1的存储器控制器200的实施例的示图。存储器控制器1000可以对应于图1的存储器控制器200。

参照图12，存储器控制器1000连接到主机(未示出)以及存储器装置(未示出)。存储器控制器1000被配置为响应于来自主机的请求来访问存储器装置。例如，存储器控制器1000被配置为控制存储器装置的写入操作、读取操作、擦除操作以及后台操作。存储器控制器1000被配置为提供存储器装置与主机之间的接口。存储器控制器1000被配置为驱动用于控制存储器装置的固件。

存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正组件(ECC)1030、主机接口1040、缓冲器控制器1050、存储器接口1060以及总线1070。

总线1070可以被配置为在存储器控制器1000的组件之间提供通道。

处理器1010可以控制存储器控制器1000的全部操作并且可以执行逻辑运算。处理器1010可以通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可以通过缓冲器控制器1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为操作存储器、高速缓冲存储器或缓冲存储器来控制存储装置的操作。

处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过闪存转换层(FTL)将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。闪存转换层(FTL)可以使用映射表来接收逻辑块地址(LBA)并将逻辑块地址(LBA)转换为物理块地址(PBA)。闪存转换层的地址映射方法可以根据映射单位包括各种方法。代表性的地址映射方法包括页面映射方法、块映射方法以及混合映射方法。

处理器1010被配置为对从主机接收的数据进行随机化。例如，处理器1010可使用随机种子对从主机接收的数据进行随机化。经随机化的数据作为要存储的数据提供给存储器装置，并被编程到存储器单元阵列。

处理器1010被配置为在读取操作期间对从存储器装置接收的数据进行去随机化。例如，处理器1010可以使用去随机化种子对从存储器装置接收的数据进行去随机化。经去随机化的数据可以输出到主机。

作为实施例，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。

存储器缓冲器1020可以用作处理器1010的操作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010运行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。

错误校正组件1030可以执行错误校正。错误校正组件1030可以基于要通过存储器接口1060写入存储器装置的数据执行错误校正编码(ECC编码)。经错误校正编码的数据可以通过存储器接口1060传送到存储器装置。错误校正组件1030可以对通过存储器接口1060从存储器装置接收的数据执行错误校正解码(ECC解码)。例如，错误校正组件1030可以作为存储器接口1060的组件包括在存储器接口1060中。

主机接口1040被配置为在处理器1010的控制下与外部主机进行通信。主机接口1040可以被配置为使用诸如通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式内存模块(DIMM)、寄存式DIMM(RDIMM)和减轻负载的DIMM(LRDIMM)的各种通信方法中的至少一种来执行通信。

缓冲器控制器1050被配置为在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060被配置为在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道与存储器装置通信命令、地址和数据。

例如，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制器1050。

例如，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000内部的非易失性存储器装置(例如，只读存储器)加载代码。作为另一个示例，处理器1010可以通过存储器接口1060从存储器装置加载代码。

例如，存储器控制器1000的总线1070可以分为控制总线和数据总线。数据总线可以被配置为在存储器控制器1000内传输数据，而控制总线可以被配置为在存储器控制器1000内传输控制信息，诸如命令和地址。数据总线和控制总线可以彼此分离并且可以不相互干扰或相互影响。数据总线可以连接到主机接口1040、缓冲器控制器1050、错误校正组件1030以及存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1020以及存储器接口1060。

在实施例中，图1所示的镜像控制器210、映射管理器220以及操作控制器230可以包括在处理器1010中。

图13为示出应用了根据本公开的实施例的存储装置的存储卡系统2000的框图。

参照图13，存储卡系统2000包括存储器控制器2100、存储器装置2200以及连接器2300。

存储器控制器2100连接到存储器装置2200。存储器控制器2100被配置为访问存储器装置2200。例如，存储器控制器2100可以被配置为控制存储器装置2200的读取操作、写入操作、擦除操作以及后台操作。存储器控制器2100被配置为提供存储器装置2200与主机之间的接口。存储器控制器2100被配置为驱动用于控制存储器装置2200的固件。可以与参照图1描述的存储器控制器200相同地实施存储器控制器2100。

例如，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理器、主机接口、存储器接口以及错误校正组件的组件。

存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定的通信标准与外部装置(例如，主机)通信。例如，存储器控制器2100被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(MCM)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及NVMe的各种通信标准中的至少一种与外部装置通信。例如，连接器2300可以由上述各种通信标准中的至少一种来定义。

例如，存储器装置2200可以由诸如电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋力矩磁性RAM(STT-MRAM)的各种非易失性存储器元件配置。

存储器控制器2100以及存储器装置2200可以集成到一个半导体装置中以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)以及通用闪存(UFS)的存储卡。

图14为示出应用了根据本公开的实施例的存储装置的存储装置系统3000的框图。

参照图14，存储装置系统3000包括主机3100和存储装置3200。存储装置3200通过信号连接器3001与主机3100交换信号，并通过电源连接器3002接收电力。存储装置3200包括控制器3210、多个闪速存储器3221至322n、辅助电源3230以及缓冲存储器3240。

根据本公开的实施例，控制器3210可以执行参照图1描述的存储器控制器200的功能。

控制器3210与多个闪速存储器3221至322n可以通过各通道CH1至CHn彼此通信。控制器3210可以响应于从主机3100接收的信号来控制多个闪速存储器3221至322n。例如，该信号可以是基于主机3100与存储装置3200之间的接口的信号。例如，该信号可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(MCM)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe的接口中的至少一种定义的信号。

辅助电源3230通过电源连接器3002连接到主机3100。辅助电源3230可以从主机3100接收电力并且可以充电。当来自主机3100的电力供应不平稳时，辅助电源3230可以提供存储装置3200的电力。例如，辅助电源3230可以位于存储装置3200中，或者可以位于存储装置3200的外部。例如，辅助电源3230可以位于主板上，并且可以向存储装置3200提供辅助电力。

缓冲存储器3240用作存储装置3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者可以临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

图15为示出应用了根据本公开实施例的存储装置的用户系统4000的框图。

参照图15，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400以及用户界面4500。

应用处理器4100可以驱动用户系统4000中包括的组件、操作系统(OS)、用户程序等。例如，应用处理器4100可以包括控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。

存储器模块4200可以用作用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM以及LPDDR3 SDRAM的易失性随机存取存储器，或者诸如PRAM、ReRAM、MRAM以及FRAM的非易失性随机存取存储器。例如，应用处理器4100以及存储器模块4200可以基于堆叠封装(POP)进行封装，并被设置为一个半导体封装。

网络模块4300可以与外部装置进行通信。例如，网络模块4300可以支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进、Wimax、WLAN、UWB、蓝牙和Wi-Fi的无线通信。例如，网络模块4300可以包括在应用处理器4100中。

存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储模块4400中存储的数据传输到应用处理器4100。例如，存储模块4400可以实施为诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存以及三维NAND闪存的非易失性半导体存储器元件。例如，存储模块4400可以被设置为诸如存储卡的可移动存储装置(可移动驱动器)以及用户系统4000的外部驱动器。

例如，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1描述的存储器装置100相同地操作。存储模块4400可以与参照图1描述的存储装置50相同地操作。

用户界面4500可以包括用于向应用处理器4100输入数据、指令或用于将数据输出到外部装置的界面。例如，用户界面4500可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、照相机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入界面。用户界面4500可以包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监控器的用户输出界面。