一种热敏型探测器结构及其集成方法

技术领域

本发明涉及半导体器件领域，特别涉及一种热敏型探测器结构及其集成方法。

背景技术

热敏型探测器是利用红外辐射照射物体产生的热效应原理探测的器件。这种材料也被称为热敏电阻，其电导率随着红外光子的吸收而变化。在光子的情况下，当红外光子发光时，电子通过价带到导带的跃迁而获得。由于光子原理，这种探测器的成像在短波红外波段提供高分辨率，但也吸收较长的红外波长。对红外光的吸收率影响直接影响探测器的灵敏度和探测速率等性能。现有的热敏型探测器受红外光的吸收率低的限制，性能不足。

发明内容

本发明的主要目的在于提供一种热敏型探测器结构，该探测器具有P-I-N悬挂中空结构，光被吸收后可在中空结构中反射到P-I-N结构中，相比传统探测器光的吸收率显著提升。

本发明的另一目的在于提供上述热敏型探测器结构的集成方法，该方法利用无定形硅在P-I-N堆叠结构的下方形成空腔，可以利用光吸收后在空腔内的反射提高光的吸收率，从而改善热敏型探测器的电性能。

为了实现以上目的，本发明提供了以下技术方案。

一种热敏型探测器结构，包括：

具有读出电路结构的衬底，在所述衬底上依次堆叠有介质层、P型掺杂锗层、本征层和N型掺杂锗层；

其中，所述介质层内部具有空腔结构，所述本征层是由Ge

一种热敏型探测器结构的集成方法，包括：

提供支撑衬底：提供具有读出电路结构的支撑衬底；

改造支撑衬底：在所述支撑衬底靠近所述读出电路结构的表面依次堆叠形成第一介质层、无定形硅层；对所述无定形硅层进行光刻和刻蚀，使其仅覆盖所述第一介质层的部分表面，然后沉积第二介质层，所述第二介质层和所述第一介质层接壤并将所述无定形硅层包裹；

提供牺牲衬底：所述牺牲衬底由背衬底、本征层和P型掺杂锗层依次堆叠而成，并且所述本征层是由Ge

键合：在沉积所述第二介质层后，分别以所述支撑衬底中所述读出电路结构、所述P型掺杂锗层为键合面，将所述支撑衬底和所述牺牲衬底键合；

键合后工艺：

去除所述背衬底；在所述本征层的表面形成N型掺杂锗层；

刻蚀去除所述无定形硅层，使所述第二介质层和所述第一介质层之间形成空腔结构。

与现有技术相比，本发明达到了以下技术效果。

(1)本发明利用无定形硅在P-I-N堆叠结构的下方形成空腔，可以利用光吸收后在空腔内的反射提高光的吸收率，从而改善热敏型探测器的电性能。

(2)本发明将还制作出部分探测器结构的衬底键合在读出电路结构衬底中，简化了集成流程，提高了集成度，有利于降低系统尺寸、提高系统性能(减小了互连线长度)等。

(3)本征层采用Ge

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为本发明提供的一种探测器集成结构的示意图；

图2至图9为实施例1提供的探测器集成方法中各步骤得到的结构示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

如图1所示的热敏型探测器，其包括具有读出电路结构(ROIC)的衬底101，在所述衬底上依次堆叠有介质层、P型掺杂锗层203、本征层202和N型掺杂锗层204。

其中，所述介质层内部具有空腔105，介质层可以由多层相同或不同的材料复合而成，通常采用氧化硅。

所述本征层202是由Ge

另外，可以根据器件需要任意调整交替次数，本征层可具有2层、3层、4层等多层结构，包括但不限于下表1列举的本征层结构。

表1

图1所示的热敏型探测器有很多种集成方法，例如先制备分立器件然后集成，但由于这种方法存在无法精确对准等问题，本发明提出一种先集成后制作光子器件的方法，基本流程如下。

准备衬底：

提供牺牲衬底和具有读出电路结构的支撑衬底，所述牺牲衬底由背衬底、本征层和P型掺杂锗层依次堆叠而成。

改造支撑衬底：

在所述支撑衬底靠近所述读出电路结构的表面依次堆叠形成第一介质层、无定形硅层；

对所述无定形硅层进行光刻和刻蚀，使其仅覆盖所述第一介质层的部分表面，然后沉积第二介质层，所述第二介质层和所述第一介质层接壤并将所述无定形硅层包裹。

键合：

在沉积所述第二介质层后，分别以所述支撑衬底中所述读出电路结构、所述P型掺杂锗层为键合面，将所述支撑衬底和所述牺牲衬底键合；

键合后的工艺：

去除所述背衬底；

在所述本征层的表面形成N型掺杂锗层；

刻蚀去除所述无定形硅层，使所述第二介质层和所述第一介质层之间形成空腔结构。

在完成以上流程后，可以在P-I-N堆叠结构中制作特定的探测器结构，然后将所述读出电路结构和所述探测器结构互连。

本发明提供的上述方法首先利用无定形硅在P-I-N堆叠结构的下方形成空腔，可以利用光吸收后在空腔内的反射提高光的吸收率，从而改善热敏型探测器的电性能。

另外，本发明一方面简化了集成流程，提高了集成度，例如集成分立器件在互连存在繁琐、集成度低等问题；另一方面是集成后再制作探测器结构，绕过了精确对准(主要指电子结构和探测器结构的对准)的问题。

该方法适用于任意需要集成在单片硅基芯片上的垂直型(指PN结构的设置方向)光电器件，因此对读出电路结构和探测器结构无具体要求。

上述方法所针对的支撑衬底和牺牲衬底主要是硅基衬底(但本发明对此并不特别限定，也适用于其他半导体材料的衬底)，但对晶向、有无埋氧层等方面无具体要求，可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)、锗硅等。

上述方法对所述第一介质层、所述第二介质层也无具体要求。介质层主要起隔离作用，所述第一介质层、所述第二介质层可以采用常见的氧化硅。所述第一介质层、所述第二介质层可以分别独立选择材料。所述第一介质层、所述第二介质层的沉积方法也是任意的，包括但不限于LPCVD、RTCVD、PECVD、热氧化法或者等离子体化学气相沉积法等。

堆叠本征层的形成方法也是任意的，包括但不限于LPCVD、RTCVD、PECVD或蒸镀、外延生长等。

形成N型掺杂锗层的方法是任意的，可以外延或者注入形成N掺杂锗。

上述方法对空腔的形状无具体要求，但通常由刻蚀后的无定形硅的形状决定。因此，需要根据产品要求在光刻刻蚀无定形硅时就确定好形状。

另外，在键合之前还可以对所述第二介质层进行化学机械抛光等平坦化处理。

在键合之后去除所述背衬底的手段不限，可采用磨抛、湿法腐蚀、干法刻蚀、CMP中的一种或多种手段结合去除。

本发明的一个优选实施例如下。

实施例1一种热敏型探测器结构

制作支撑衬底：

提供具有读出电路结构的衬底101，然后在所述读出电路结构的表面沉积第一氧化硅层102，得到如图2所示的结构。

在第一氧化硅层102的表面沉积无定形硅层103，得到如图3所示的结构。

对无定形硅层103进行光刻和刻蚀，移除部分无定形硅，使其仅覆盖所述第一氧化硅层103的部分表面，得到如图4所示的结构。

沉积第二氧化硅层104，所述第二氧化硅层104和第一氧化硅层102接壤并将所述无定形硅层包裹，得到如图5所示的结构，进行平坦化处理(例如CMP)。

制作牺牲衬底：

在硅衬底201上依次沉积Ge

键合：

以第二氧化硅层104和P型掺杂锗层203为键合面，将支撑衬底和牺牲衬底键合，形成如图7所示的结构。

移除硅衬底201，形成如图8所示的结构。

在所述本征层的表面形成N型掺杂锗层204，形成如图9所示的结构。

刻蚀去除所述无定形硅层103，使所述第二氧化硅层104和所述第一氧化硅层102之间形成空腔105，形成如图1所示的结构。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。