包含侧面接合结构的接合组件及其制造方法

相关申请

本申请要求提交于2019年4月2日的美国非临时专利申请序列号16/372908的优先权权益，该美国非临时专利申请的全部内容以引用的方式并入本文。

技术领域

本公开整体涉及半导体器件领域，并且具体地讲，涉及使用位于半导体管芯的侧壁上的侧面接合结构的接合组件及其制造方法。

背景技术

多个半导体管芯可被接合在一起以提供接合组件。提供跨越多个半导体管芯的可靠电连接可能是一项挑战，因为半导体管芯的顶表面上的半导体管芯的外部接合垫通常物理地暴露以便将外部接合垫附接到接合线。使半导体管芯交错的构型导致接合组件的尺寸的横向扩展。限制接合组件的横向尺寸需要减小在上端处堆叠的半导体管芯的管芯尺寸。

发明内容

根据本公开的一个实施方案，接合组件包括：第一堆叠，该第一堆叠包括沿堆叠方向接合到第二半导体管芯的第一半导体管芯；第一外部接合垫，该第一外部接合垫形成于第一半导体管芯内；以及接合连接线。接合连接线中的每个接合连接线在第一半导体管芯的侧壁上方延伸，并且穿过第一半导体管芯的侧壁突出到第一半导体管芯中，以接触第一外部接合垫中的相应一个第一外部接合垫。

根据本公开的另一个实施方案，提供了一种形成接合组件的方法，该方法包括：在第一半导体管芯的前侧上形成第一外部接合垫；在所述第一半导体管芯上形成第一接合垫，使得所述第一接合垫的接合侧表面距所述第一半导体管芯的衬底比所述第一外部接合垫的前侧表面距所述衬底更远；在所述第一外部接合垫上方形成第一牺牲垫覆盖结构；将第二半导体管芯接合到所述第一半导体管芯，使得所述第一半导体管芯的所述第一接合垫接合到所述第二半导体管芯的第二接合垫；通过从所述第一半导体管芯的侧壁移除所述第一牺牲垫覆盖结构来形成第一侧腔；并且通过将接合线材料直接注入所述第一外部接合垫上的所述第一侧腔中并且通过在所述第一半导体管芯的所述侧壁上方连续地提取所述接合线材料来形成接合连接线。

附图说明

图1是根据本公开的实施方案的在形成第一接合垫、外部接合垫和牺牲垫覆盖结构之后的第一半导体管芯的示意性竖直剖面图。

图2是根据本公开的实施方案的在形成第二接合垫之后的第二半导体管芯的示意性竖直剖面图。

图3是根据本公开的实施方案的在将第二半导体管芯接合到第一半导体管芯之后的第一示例性结构的竖直剖面图。

图4是根据本公开的实施方案的在减薄第二半导体管芯的衬底之后的第一示例性结构的竖直剖面图。

图5是根据本公开的实施方案的在任选的横向抛光之后的第一示例性结构的竖直剖面图。

图6是根据本公开的实施方案的在移除牺牲垫覆盖结构之后的第一示例性结构的竖直剖面图。

图7是根据本公开的实施方案的在通过移除牺牲垫覆盖结构而形成的腔中形成接合连接线之后的第一示例性结构的竖直剖面图。

图8是根据本公开的实施方案的第一示例性结构的第一另选构型的竖直剖面图。

图9A和图9B是根据本公开的实施方案的第一示例性结构的第二另选构型和第三另选构型的竖直剖面图。

图10A是根据本公开的实施方案的在形成外部接合垫之后的第一半导体管芯的区域的竖直剖面图。

图10B是图10A的第一半导体管芯的区域的俯视图。

图11A是根据本公开的实施方案的在形成最上面的绝缘层和接合垫之后的第一半导体管芯的区域的竖直剖面图。

图11B是图11A的第一半导体管芯的区域的俯视图。

图12A是根据本公开的实施方案的在形成图案化光致抗蚀剂层之后的第一半导体管芯的区域的竖直剖面图。

图12B是图12A的第一半导体管芯的区域的俯视图。

图13A是根据本公开的实施方案的在形成凹陷区之后的第一半导体管芯的区域的竖直剖面图。

图13B是图13A的第一半导体管芯的区域的俯视图。

图14A是根据本公开的实施方案的沉积牺牲填充材料层之后的第一半导体管芯的区域的竖直剖面图。

图14B是图14A的第一半导体管芯的区域的俯视图。

图15A是根据本公开的实施方案的在形成牺牲垫覆盖结构之后的第一半导体管芯的区域的竖直剖面图。

图15B是图15A的第一半导体管芯的区域的俯视图。

图16A是图3的第一示例性结构的区域的竖直剖面图。

图16B是沿图16A的区域的水平平面B-B’截取的水平剖视图。

图17A是图5的第一示例性结构的区域的竖直剖面图。

图17B是沿图17A的区域的水平平面B-B’截取的水平剖视图。

图18A是图6的第一示例性结构的区域的竖直剖面图。

图18B是沿图18A的区域的水平平面B-B’截取的水平剖视图。

图19A是图7-图9的第一示例性结构中的一个第一示例性结构的区域的竖直剖面图。

图19B是沿图19A的区域的水平平面B-B’截取的水平剖视图。

图20是根据本公开的实施方案的在图9A、图9B、图18A和图18B的处理步骤处包括多个接合半导体管芯的第二示例性结构的剖视图。

图21-图24是根据本公开的实施方案的在图7-图9、图19A和图19B的处理步骤处包括多个接合半导体管芯的第二示例性结构的顺序剖视图。

图25是根据本公开的实施方案的在图7-图9、图19A和图19B的处理步骤之后包括多个接合半导体管芯的第二示例性结构的另选实施方案的剖视图。

图26A是根据本公开的实施方案的接合连接线的第一示例性布局的俯视图。

图26B是图26A的结构的侧视图。

图27A是根据本公开的实施方案的接合连接线的第二示例性布局的俯视图。

图27B是图27A的结构的侧视图。

具体实施方式

如上所述，本公开的实施方案涉及使用位于半导体管芯的侧壁上的侧面接合结构的接合组件及其制造方法，其各种实施方案在下文有所描述。本公开的实施方案可用于形成接合组件，该接合组件包括至少一个存储器管芯和至少一个逻辑管芯并且任选地包括封装衬底。本文所公开的实施方案提供了一种结构和方法，该结构和方法提供跨越多个半导体管芯的电连接，而不需要接合组件的横向尺寸扩展或上部半导体管芯中管芯尺寸的逐渐减小。附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。相同的附图标号表示相同的元件或相似的元件。除非另外指明，否则具有相同附图标号的元件被假定具有相同的组成和相同的功能。除非另外指明，否则元件之间的“接触”是指提供元件共享的边缘或表面的元件之间的直接接触。如本文所用，定位在第二元件“上”的第一元件可定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，如果在第一元件和第二元件之间存在由至少一种导电材料组成的导电路径，则第一元件“电连接到”第二元件。如本文所用，“原型”结构或“过程中”结构是指随后在其中至少一个部件的形状或组成中被修改的瞬态结构。

如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。

如本文所用，如果第二表面在第一表面上面或下面并且存在包括第一表面和第二表面的竖直平面或基本上竖直的平面，则第一表面和第二表面彼此“竖直重合”。基本上竖直平面是沿与竖直方向偏离小于5度的方向直线延伸的平面。竖直平面或基本上竖直平面沿竖直方向或基本上竖直方向是直的，并且可包括或可不包括沿垂直于竖直方向或基本上竖直方向的方向的曲率。

单体三维存储器阵列为其中在单个衬底诸如半导体晶圆之上形成多个存储器级而不具有介于其间的衬底的存储器阵列。术语“单体”是指阵列的每一层级的层直接沉积在阵列的每个下层级的层上。相反，二维阵列可以单独形成，并且然后封装在一起以形成非单体存储器器件。例如，如标题为“三维结构存储器(Three-dimensional StructureMemory)”的美国专利号5915167中所述，通过在单独的衬底上形成存储器级和垂直地堆叠存储器级来构造非单体堆叠存储器。可在结合前将衬底减薄或从存储器级移除该衬底，但由于存储器级最初是在单独的衬底上方形成的，所以此类存储器不是真正的单体三维存储器阵列。本公开的各种三维存储器器件包括单体三维NAND串存储器器件，并且可使用本文所述的各种实施方案来制造。

一般来讲，半导体封装(或“封装”)是指可通过一组引脚或焊球附接到电路板的单元半导体器件。半导体封装可包括一个或多个半导体芯片(或“芯片”)，该一个或多个半导体芯片例如通过倒装芯片接合或另一种芯片到芯片接合而整体接合。封装或芯片可包括单个半导体管芯(或“管芯”)或多个半导体管芯。管芯是可独立地执行外部命令或报告状态的最小单元。通常，具有多个管芯的封装或芯片能够同时执行与其中的平面总数一样多的外部命令。每个管芯包括一个或多个平面。可在相同管芯内的每个平面中执行相同的并发操作，但可能存在一些限制。在管芯是存储器管芯(即，包括存储器元件的管芯)的情况下，可在同一存储器管芯内的每个平面中执行并发读取操作、并发写入操作或并发擦除操作。在存储器管芯中，每个平面包含多个存储块(或“块”)，这些存储块是可通过单个擦除操作擦除的最小单元。每个存储块包含多个页面，这些页面是可被选择用于编程的最小单元。页面也是可被选择用于读取操作的最小单元。

参考图1，示出了根据本公开的实施方案的第一半导体管芯700。第一半导体管芯700可以是逻辑管芯或存储器管芯。第一半导体管芯700可包括形成在第一半导体衬底106上的第一半导体器件710。第一半导体器件710可包括场效应晶体管和/或存储器器件，诸如三维存储器阵列。第一介电材料层760可形成在第一半导体器件710上方，并且第一金属互连结构780可形成在第一介电材料层760内。第一接合垫788可形成在第一介电材料层760的最上层中或其上。第一接合垫788可以是管芯到管芯接合垫，该管芯到管芯接合垫被配置为接合到另一个半导体管芯(诸如图2所示的第二半导体管芯900)的管芯到管芯接合垫。形成在相应第一牺牲垫覆盖结构96内的第一外部接合垫80可形成在第一半导体管芯700上。

第一半导体管芯700的包括第一介电材料层760和第一接合垫788(其为第一管芯到管芯接合垫)的侧面在本文中被称为第一半导体管芯700的前侧。第一半导体管芯700的包括第一半导体衬底106的侧面在本文中被称为第一半导体管芯700的背侧。第一接合垫788中的每个第一接合垫可以是可形成金属到金属接合的金属接合垫。例如，第一接合垫788可包含铜，其材料成分提供铜到铜的接合。

第一外部接合垫80中的每个第一外部接合垫可形成在相应的第一牺牲垫覆盖结构96内。第一接合垫788可形成在第一半导体管芯700上，使得第一接合垫788的接合侧表面距第一半导体衬底106(即，第一半导体管芯700的衬底)比第一外部接合垫80的表面距第一半导体衬底106更远。换句话讲，第一外部接合垫80相对于包括第一接合垫788的顶表面的水平平面竖直地凹陷。每个第一牺牲垫覆盖结构96可形成在相应的第一外部接合垫80上方，并且可具有位于包括第一接合垫788的顶表面的水平平面内的顶表面。随后详细描述形成外部接合垫(诸如第一半导体管芯700的第一接合垫788)的方法。

参考图2，示出了根据本公开的实施方案的第二半导体管芯900。第二半导体管芯900可以是逻辑管芯或存储器管芯。第二半导体管芯900可包括形成在第二半导体衬底906上的第二半导体器件。第二半导体器件可包括场效应晶体管和/或存储器器件，诸如三维存储器阵列。在例示性示例中，第二半导体器件可包括用作字线的绝缘层32和导电层46的交替堆叠，以及竖直延伸穿过交替堆叠(32,46)的存储器堆叠结构58。在这种情况下，存储器堆叠结构58中的每个存储器堆叠结构可包括相应的竖直半导体沟道和相应的存储器膜。每个存储器膜可包括电荷存储层和隧穿介电层的层堆叠。每个竖直半导体沟道可在一个端部(诸如底部端部)处连接到源极区，并且可在另一端部(诸如顶部端部)处连接到漏极区。后向阶梯式介电材料部分65可形成在交替堆叠(32,46)的阶梯式表面上。第二介电材料层960可形成在第二半导体器件上方，并且第二金属互连结构980可形成在第二介电材料层960中。在第二半导体管芯900包括存储器元件的三维阵列的情况下，第二金属互连结构980可包括接触漏极区的漏极接触通孔结构88，以及沿垂直于字线的纵向的水平方向横向延伸的位线108，如被具体化为导电层46。

第二接合垫988可形成在第二介电材料层960的最上层中或其上。第二接合垫988可以是管芯到管芯接合垫，该管芯到管芯接合垫被配置为接合到另一个半导体管芯(诸如图1所示的第一半导体管芯700)的管芯到管芯接合垫。在一个实施方案中，第二接合垫988可具有与第一接合垫788的图案成镜像的图像图案。在一个实施方案中，第二半导体管芯900可以是包括存储器元件的三维阵列的存储器管芯，并且第一半导体管芯700可包括控制存储器元件的三维阵列的操作的外围电路。在一个实施方案中，第一半导体管芯700和第二半导体管芯900可以是存储器管芯。

参考图3，第二接合垫988可接合到第一接合垫788以形成接合组件，该接合组件包括两个接合管芯的堆叠800，这两个接合管芯包括第一半导体管芯700和第二半导体管芯900。接合组件的一侧，诸如包括第二半导体衬底906的一侧，在本文中被称为前侧，并且接合组件的另一侧，诸如包括第一半导体衬底106的一侧，在本文中被称为背侧。因此，第一半导体管芯700的第一接合垫788在本文中被称为第一半导体管芯700的前侧接合垫788(其在接合状态下位于第一半导体管芯700的前侧上)，并且第二半导体管芯900的第二接合垫988在本文中被称为第二半导体管芯900的背侧接合垫988(其在接合状态下位于第二半导体管芯900的背侧上)。因此，第一半导体管芯700的正侧接合垫788接合到第二半导体管芯900的背侧接合垫988。

参考图4，第二半导体衬底906，即第二半导体管芯900的衬底，可例如通过磨削、抛光、各向同性蚀刻工艺和/或各向异性蚀刻工艺来减薄。在一个实施方案中，第二半导体衬底906的厚度可在1微米至60微米的范围内，使得随后可穿过第二半导体衬底906形成贯穿衬底接触通孔结构。

参考图5，包括堆叠800的接合组件可任选地在接合组件的包括第一牺牲垫覆盖结构96的一个或多个侧面上减薄。如果第一牺牲垫覆盖结构96仅设置在接合组件的一侧上，则可减薄接合组件的包括第一牺牲垫覆盖结构96的一侧。如果第一牺牲垫覆盖结构96设置在多个侧面上，则包括第一牺牲垫覆盖结构96的每个侧面可被减薄或可不被减薄。第一半导体管芯700和第二半导体管芯900的与每个减薄的侧面相邻的部分可在减薄工艺期间被移除。减薄工艺可使用抛光、磨削、各向同性蚀刻工艺和/或各向异性蚀刻工艺。在其中第一牺牲垫覆盖结构96物理地暴露于接合组件的任何侧壁的实施方案中，此类侧面可被减薄或可不被减薄。如果第一牺牲垫覆盖结构96中的任一个第一牺牲垫覆盖结构在图4的接合组件中未被物理地暴露，则此类侧面可被减薄，直到每个掩埋的第一牺牲垫覆盖结构96可被物理地暴露。在一个实施方案中，在减薄之后或者在省略减薄工艺的情况下未减薄，第一牺牲垫覆盖结构96的侧壁可被物理地暴露，并且第一外部接合垫80的侧壁可不被物理地暴露。在另一个实施方案中，在减薄之后或者在省略减薄工艺的情况下未减薄，第一牺牲垫覆盖结构96的侧壁可被物理地暴露，并且第一外部接合垫80的侧壁可被物理地暴露。

参考图6，第一牺牲垫覆盖结构96可针对第一介电材料层760、第二介电材料层960和第一外部接合垫80的材料选择性地移除。第一侧腔97可形成在从其中移除第一牺牲垫覆盖结构96的体积中。在一个实施方案中，从第一半导体管芯700的侧壁移除第一牺牲垫覆盖结构96可通过针对第一外部接合垫80以及第一半导体管芯700和第二半导体管芯900的介电材料层(760,960)(其包括已在其中形成前侧接合垫788的垫级介电材料层)的材料选择性地各向同性地移除第一牺牲垫覆盖结构96的材料来实现。

参考图7，可将金属接合材料施加到第一侧腔97中的每个第一侧腔中，并且随后可提取该金属接合材料以形成接合连接线98。通过填充第一外部接合垫80的远侧侧壁，可将接合连接线98锚固到第一外部接合垫80。接合连接线98可连续延伸到另一个半导体管芯(其可以是或可以不是包括堆叠800的另一个接合组件)和/或另一个衬底，诸如封装衬底(未示出)，并且可接合到位于半导体管芯或衬底上的相应外部接合垫。图7示出了其中第一外部接合垫80的侧壁与第一半导体管芯700和第二半导体管芯900的侧壁竖直重合的实施方案。如本文所用，如果存在包括第一表面和第二表面的竖直平面，并且如果第二表面覆盖在第一表面上面或下面，则第一表面和第二表面彼此竖直重合。

图8示出了包括第一示例性结构的堆叠800的接合组件的第一另选构型，其中第一外部接合垫80的外侧壁相对于第一半导体管芯700和第二半导体管芯900的最近侧侧壁横向凹陷，并且接合连接线98部分地填充通过移除第一牺牲垫覆盖结构96而形成的第一侧腔97。这种构型是有利的，因为其可减小将在下文描述的接合线的应力。

图9A示出了包括第一示例性结构的堆叠800的接合组件的第二另选构型，其中第一外部接合垫80的外侧壁相对于第一半导体管芯700和第二半导体管芯900的最近侧侧壁横向凹陷，并且接合连接线98完全填充通过移除第一牺牲垫覆盖结构96而形成的第一侧腔97。图9B示出了包括第一示例性结构的堆叠800的接合组件的第三另选构型，其中接合连接线98不在第一外部接合垫80的内侧壁上方延伸。

一般来讲，每个接合连接线98可如下形成：通过将接合线材料直接注入相应第一外部接合垫80上的相应第一侧腔97中，并且通过在接合组件的侧壁上方(例如，在堆叠800的侧壁上方)诸如第一半导体管芯700的侧壁和/或第二半导体管芯900的侧壁上方连续地提取接合线材料。

图10A-图19B通过一系列放大视图更详细地示出了图1-图9的处理步骤。

参考图10A和图10B，分别以竖直剖面图和俯视图示出了在形成第一外部接合垫80之后的第一半导体管芯700的区域。互连级介电材料层761可形成在图1所示的第一半导体衬底106上的第一半导体器件710上方。互连级介电材料层761包括第一介电材料层760内的层的子组，该子组不包括随后形成的垫级介电材料层。第一金属互连结构780可形成在互连级介电材料层761内。第一外部接合垫80可与第一金属互连结构780的子组的形成同时形成，或者可在单独的处理步骤中形成。在一个实施方案中，第一外部接合垫80可包括与第一金属互连结构780的材料不同的至少一种导电材料。在一个实施方案中，第一外部接合垫80可包括被优化用于与接合连接线接合的至少一种金属材料。例如，第一外部接合垫80可包括金属垫80A(诸如铜垫或铝垫)和凸起下冶金(UBM)堆叠80B。示例性UBM堆叠80B从下到上包括厚度在100nm至3000nm范围内的本体金属层(诸如镍层)和钝化金属层(诸如金层和/或钯层)。

参考图11A和图11B，可在互连级介电材料层761上方形成垫级介电材料层762。互连级介电材料层761和垫级介电材料层762的组合构成第一介电材料层760。第一介电材料层760的各种组成层包括相应的介电材料，诸如氧化硅、氮化硅或有机硅酸盐玻璃。垫级介电材料层762的厚度可在400nm至8000nm的范围内，但也可使用更小和更大的厚度。第一接合垫788可形成在垫级介电材料层762上或其中。

参考图12A和图12B，光致抗蚀剂层763可被施加在垫级介电材料层762上方，并且可被光刻图案化以形成第一外部接合垫80的区域上方的开口。在一个实施方案中，可选择光致抗蚀剂层763中的开口的形状，使得每个第一外部接合垫80的整个区域完全位于光致抗蚀剂层763中的上覆开口的周边内。在沿垂直于第一外部接合垫80的顶表面的方向的平面图中，即在沿竖直方向的平面图中，图案化光致抗蚀剂层763中的每个开口可具有位于下面的第一外部接合垫80的周边外部并横向包封该第一外部接合垫的周边的周边。可在每个第一外部接合垫80的周边与光致抗蚀剂层763中的上覆开口的周边之间提供有限的横向偏移。所有第一接合垫788可被光致抗蚀剂层763覆盖。

参考图13A和图13B，可执行各向异性蚀刻工艺，以将光致抗蚀剂层763中的开口的图案转移穿过垫级介电材料层762的整个厚度。垫级介电材料层762的部分可围绕每个第一外部接合垫80竖直地凹陷，使得每个第一外部接合垫80的前侧表面被物理地暴露。每个第一外部接合垫80的整个顶表面可通过各向异性蚀刻工艺物理地暴露。

任选地，各向异性蚀刻工艺可在第一外部接合垫80的顶表面物理地暴露之后延伸。各向异性蚀刻工艺的化学性质可被选择为使得各向异性蚀刻工艺蚀刻针对第一外部接合垫80的材料选择性地蚀刻互连级介电材料层761的材料。互连级介电材料层761的顶表面可相对于第一外部接合垫80的顶表面竖直地凹陷。在这种情况下，在图案化光致抗蚀剂层763中的开口的区域内各向异性地蚀刻垫级介电材料层762，使得第一外部接合垫80的侧壁被物理地暴露。凹陷区89可形成在每个第一外部接合垫80上方。每个凹陷区89可具有光致抗蚀剂层763中的上覆开口的区域。随后可例如通过灰化或通过有机溶剂移除光致抗蚀剂层763以避免氧化。

参考图14A和图14B，牺牲填充材料层96L可沉积在凹陷区89中和第一介电材料层760上方。牺牲填充材料层96L包括可随后针对第一介电材料层760和第一外部接合垫80的材料选择性地移除的材料。在一个实施方案中，牺牲填充材料层96L可包括可随后针对第一介电材料层760和第一外部接合垫80的材料选择性地溶解的聚合物材料层。例如，牺牲填充材料层96L可包括聚酰亚胺。另选地，牺牲填充材料层96L可包括可通过灰化针对第一介电材料层760和第一外部接合垫80的材料选择性地移除的材料。例如，牺牲填充材料层96L可包括非晶碳或碳基材料。牺牲填充材料层96L的厚度可大于凹陷区89的最大深度，使得凹陷区89被完全填充。

参考图15A和图15B，包括第一介电材料层760和第一接合垫788的顶表面的水平平面上覆的牺牲填充材料的多余部分可通过平坦化工艺诸如化学机械平坦化来移除。填充凹陷区89的牺牲填充材料的每个剩余部分构成牺牲垫覆盖结构96。每个第一外部接合垫80可由相应的牺牲垫覆盖结构96覆盖，该牺牲垫覆盖结构具有与第一介电材料层760的顶表面和第一接合垫788的物理暴露的前侧表面共面的顶表面。在完成图15A和图15B的处理步骤后，可提供图1的第一半导体管芯700。

参考图16A和图16B，可执行图3和图4的处理步骤以形成第一半导体管芯700和第二半导体管芯900的接合组件，并且任选地减薄第二半导体衬底906和/或减薄第一半导体衬底106。

参考图17A和图17B，接合组件的侧壁可任选地在包括第一外部接合垫80的任一侧或每一侧上减薄。牺牲垫覆盖结构96中的每个牺牲垫覆盖结构的侧壁可被物理地暴露。第一外部垫结构80以及因此牺牲垫覆盖结构96可设置在第一半导体管芯700的一侧、两侧、三侧或四侧上。第一外部接合垫80中的每个第一外部接合垫可具有或可不具有物理暴露的侧壁，这取决于第一半导体管芯700和第二半导体管芯900的接合组件的侧壁的减薄程度。在该步骤中，切割锯(例如，激光锯)不切入第一外部接合垫80的金属中。这减少了在切割期间产生的金属粉尘的量，从而减少了由金属粉尘引起的短路的机会。因此，在一个实施方案中，第一外部接合垫80可与切割线横向间隔开一定距离，以减少或避免在切割期间产生金属粉尘。

参考图18A和图18B，牺牲垫覆盖结构96可针对第一介电材料层760、第二介电材料层960和第一外部接合垫80的材料选择性地移除。例如，如果牺牲垫覆盖结构96包括聚酰亚胺或可溶解于有机溶剂中的另一种聚合物材料，则牺牲垫覆盖结构96的移除可通过将牺牲垫覆盖结构96溶解于此类有机溶剂中来执行。另选地，牺牲垫覆盖结构96可通过灰化移除。

参考图19A和图19B，可将金属接合材料施加到第一侧腔97中的每个第一侧腔中，并且随后可提取该金属接合材料以形成接合连接线98。接合连接线98可连续延伸到另一个半导体管芯(其可以是或可以不是第二半导体管芯900)和/或另一个衬底，诸如封装衬底(未示出)，并且可接合到位于半导体管芯或衬底上的相应外部接合垫。

接合连接线98可包括突出部分98P，该突出部分可突出到穿过第一半导体管芯700的侧壁的开口中并接触第一外部接合垫80；以及管芯间连接部分981，该管芯间连接部分连接到突出部分98P。突出部分98P接触第一外部接合垫80的面向第二半导体管芯900的前侧表面。突出部分98P接触第一外部接合垫80的面向管芯间连接部分98I的近侧侧壁8P，并接触第一外部接合垫80的背离管芯间连接部分98I的远侧侧壁8D。如图19的剖面图所示，接合连接线98可围绕第一外部接合垫80，以便以牢固方式将接合连接线98锚固在第一外部接合垫80上方和周围。接合连接线98的牢固锚固可为接合线98提供抗剥离特征。

参考图20，在图9A、图9B、图18A和图18B的处理步骤处示出了包括含有多个堆叠800的组件1100的第二示例性结构。图20的第二示例性结构的组件1100可通过堆叠上述多个堆叠800和任选的封装衬底1000来形成。堆叠800可通过胶和/或机械紧固件彼此连接以形成组件1100。多个堆叠800中的每个堆叠以与图6、图18A和图18B所示的第一半导体管芯700相同的方式包括相应的一组外部接合垫80和相应的一组侧腔。多个堆叠800可包括存储器管芯、逻辑管芯(诸如用于存储器管芯的支撑管芯)或存储器和逻辑管芯的组合。例如，每个堆叠800可包括如先前的实施方案中所述的接合到逻辑支撑管芯700的存储器管芯900。例如，至少两个堆叠，诸如三至二十个堆叠，例如七个堆叠800(例如，800A、800B、800C、800D、800E、800F和800G)可与接触相邻堆叠(例如，800B)上的主表面的一个堆叠(例如，800A)的相应主表面堆叠，并且外侧壁暴露。

可执行图9A、图9B、图18A和图18B的处理步骤，以在堆叠800中的每个堆叠内形成侧腔97，使得侧腔97在将堆叠800堆叠在一起之前或之后暴露。封装衬底1000可附接到第一堆叠800A。封装衬底1000可以是本领域已知的任何封装衬底。如果使用，封装衬底1000可以是层合封装衬底或陶瓷封装衬底。组件内的每个堆叠800包括物理地暴露于相应的一组侧腔97的相应一组外部接合垫80。

参考图21，线提取设备300可用于将接合线材料注入位于第一外部接合垫80上的侧腔97中，接合连接线98将连接到该第一外部接合垫。在一个实施方案中，接合线材料可通过线提取设备300的顶端398挤出到侧腔97中。

参考图22，接合线材料在堆叠800的侧壁(例如，堆叠800G的支撑管芯700)上方被连续地提取，该侧壁形成朝向下一个侧腔97的接合连接线的初始部分，该下一个侧腔与随后将被接合的下一个外部接合垫80邻接。

参考图23，连续地提取接合线材料以形成下一部分，该下一部分填充第二侧腔97并接触下一个堆叠800F的下一个半导体管芯700中的第二外部接合垫80。

参考图24，可重复图23的处理步骤，直到接合连接线98连续地延伸跨越所有堆叠800并且任选地延伸到封装衬底1000，并且提供跨越分布在多个堆叠800上并且任选地在封装衬底1000中的一组外部接合垫80的电连接。在一个实施方案中，接合连接线98可形成有环，使得接合连接线98在其中接合连接线98突出到堆叠800的侧腔中的区域之外不接触堆叠800的侧壁。

参考图25，示出了第二示例性结构的另选实施方案，其中接合连接线98直接形成在堆叠800的绝缘侧壁上。

参考图26A和图26B，多个接合连接线98可用于提供跨越多个堆叠800的电连接。接合连接线98中的至少一个接合连接线和/或每个接合连接线可提供跨越位于多个堆叠800中的相应一组外部接合垫80的电连接。

参考图27A和图27B，示出了用于接合连接线98的另选布局。在这种情况下，多个接合连接线98中的至少一个接合连接线和/或每个接合连接线可在多个堆叠800中的一个堆叠上的单个外部接合垫80与位于另一结构(诸如封装衬底1000)上的另一外部接合垫之间提供电连接。

参考所有附图并且根据本公开的各种实施方案，提供了一种接合组件，该接合组件包括：堆叠800(例如，第一堆叠800A)，该第一堆叠包括至少第一半导体管芯700、形成在第一半导体管芯700内的第一外部接合垫80和接合连接线98，该第一半导体管芯沿堆叠方向接合到第二半导体管芯900。接合连接线98中的每个接合连接线在第一半导体管芯700的侧壁上方延伸并且穿过第一半导体管芯700的侧壁突出到第一半导体管芯700中，以接触第一外部接合垫80中的相应一个第一外部接合垫。如本文所用，堆叠方向是指垂直于两个半导体管芯之间的接合界面的方向。

在一个实施方案中，第一半导体管芯700包括具有垂直于堆叠方向的相应平坦表面的前侧接合垫788，第二半导体管芯900包括具有垂直于堆叠方向的相应平坦表面的背侧接合垫988，并且该背侧接合垫接合到该前侧接合垫。

在一个实施方案中，接合连接线98中的每个接合连接线包括：管芯间连接部分98I，该管芯间连接部分位于第一半导体管芯700的外部并且沿堆叠方向在第一半导体管芯700的侧壁上方延伸；以及第一突出部分98P，该第一突出部分突出到穿过第一半导体管芯700的侧壁的开口中并接触第一外部接合垫90中的相应一个第一外部接合垫。

在一个实施方案中，第一突出部分98P包括第一平坦表面和第二平坦表面，该第一平坦表面接触第一外部接合垫80中的垂直于堆叠方向的相应一个第一外部接合垫的顶表面(其可以是UBM堆叠80B的表面)，该第二平坦表面与第一平坦表面间隔开均匀的距离并且接触第二半导体管芯900的平坦介电表面。

在一个实施方案中，第二平坦表面可在与前侧接合垫788的接合表面相同的二维平面内；并且第一外部接合垫80中的垂直于堆叠方向的相应一个第一外部接合垫的顶表面沿堆叠方向从包括前侧接合垫788的接合表面的平面偏移接合连接线98的第一突出部分98P的区段的厚度。

在一个实施方案中，接合组件包括形成在第二堆叠800B内的第二外部接合垫80。接合连接线98中的每个接合连接线通过在第一堆叠800A和第二堆叠800B的侧壁上方延伸并且突出到第二堆叠800B中以接触第二外部接合垫80中的相应一个第二外部接合垫，来提供第一外部接合垫80中的相应一个第一外部接合垫与第二外部接合垫80中的相应一个第二外部接合垫之间的电连接。

在图24所示的一个实施方案中，接合连接线98中的每个接合连接线包括第二突出部分98P，该第二突出部分可突出到穿过第二堆叠800B的侧壁的开口中并接触第二外部接合垫80中的相应一个第二外部接合垫。

在一个实施方案中，第一突出部分98P可接触第一外部接合垫80中的面向第二堆叠800B的相应一个第一外部接合垫的前侧表面，并且第二突出部分98P可接触第二外部接合垫80中的背离第一堆叠800A的相应一个第二外部接合垫的前侧表面。

在一个实施方案中，第一突出部分98P可接触第一外部接合垫80中的面向管芯间连接部分98I的相应一个第一外部接合垫的近侧侧壁8P；并且第二突出部分98P可接触第二外部接合垫80中的面向管芯间连接部分98I的相应一个第二外部接合垫的近侧侧壁8P。

在图19D所示的一个实施方案中，第一突出部分98P可接触第一外部接合垫80中的背离管芯间连接部分98I的相应一个第一外部接合垫的远侧侧壁8D；并且第二突出部分98P可接触第二外部接合垫80中的背离管芯间连接部分98I的相应一个第二外部接合垫的远侧侧壁8D。

在一个实施方案中，管芯间连接部分98I在第一突出部分98P与第二突出部分98P之间在第一堆叠800A的外侧壁上和第二堆叠800B的外侧壁上连续延伸，如图25所示。

在一个实施方案中，第一外部接合垫80与位于堆叠800中的第一半导体管芯700的侧壁间隔开横向偏移距离，如图8、图9、图24和图25所示。

在一个实施方案中，第一外部接合垫80可被物理地暴露并且具有在与第一半导体管芯700的侧壁相同的二维平面内的侧壁，如图7所示。图24和图25的第二示例性结构可被修改以提供该特征。

在一个实施方案中，第一外部接合垫80可沿堆叠方向从图7-图9B中的第二半导体管芯900偏移比前侧接合垫的背侧表面从第二半导体管芯900偏移更大的竖直偏移距离。

在一个实施方案中，接合组件包括附接到第一堆叠800A的封装衬底1000，其中接合连接线98可通过线接合接合到封装衬底1000的接合垫。

本公开的实施方案的各种结构和方法可用于使用接合组件中的半导体管芯的侧壁表面来提供电连接。由于接合连接线钩住区域不必从相邻堆叠800向外延伸，所以管芯尺寸可减小。此外，可省略昂贵的穿硅通孔(TSV)。接合连接线98的突出部分98P可接触外部接合垫的侧壁(8P,8D)以提供防止突出部分98P从侧腔滑动(即，拉出)的保护。通过使用接合组件的侧表面，可在接合组件上提供高密度布线连接，而不过度限制管芯尺寸或可堆叠在接合组件中的管芯的总数。

虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在不是彼此的另选方案的所有实施方案中假定相容性。除非另外明确说明，否则词语“包含”或“包括”设想其中词语“基本上由…组成”或词语“由…组成”替换词语“包含”或“包括”的所有实施方案。在本公开中示出使用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。