自旋轨道矩磁阻式随机存取存储器及其制造方法

技术领域

本公开内容的范例一般涉及自旋轨道矩磁阻式随机存取存储器(SOT-MRAM)。

背景技术

磁阻式随机存取存储器(MRAM)使用磁存储器元件存储数据。MRAM可以采取各种形式，包括自旋转移矩(STT)MRAM，其中通过使用磁隧道结(MTJ)堆叠而使用自旋极化电流，以反转电子的自旋方向。该自旋极化电流是在相对于MTJ堆叠的平面内(in-plane)方向或垂直方向上施加到STT-MRAM装置。相较下，自旋轨道矩(SOT)MRAM通过施加电流至邻近MTJ堆叠的重金属层(或自旋轨道矩(SOT)层)，而引发电子的自旋方向切换。电流是在相对于MTJ堆叠的平面内方向施加到SOT层。SOT-MRAM装置的制造可能具有挑战性，因为传统的SOT-MRAM结构会由于MTJ堆叠和SOT层之间的尺寸不匹配而具有较差的热稳定性和电流损耗。

因此，在本技术中仍然需要更坚固的SOT-MRAM装置及其制造方法。

发明内容

本公开内容的范例提供了改良的SOT-MRAM装置及其制造方法。在一个范例中，一种存储器装置包括第一结构，该第一结构包括磁隧道结堆叠和自旋轨道矩层。该自旋轨道矩层形成在该磁隧道结堆叠上。介电覆盖层形成于该自旋轨道矩层上面。金属层形成在该第一结构的顶部上。该金属层环绕该自旋轨道矩层和该介电覆盖层中的每一个。该金属层与该自旋轨道矩层的侧壁直接接触。

另一范例中，一种存储器装置包括磁隧道结堆叠，该磁隧道结堆叠具有第一中间层和第二中间层。自旋轨道矩层形成在该磁隧道结堆叠上。介电覆盖层形成在该自旋轨道矩层上面。包覆层设置在该磁隧道结堆叠上并且与该磁隧道结堆叠直接接触。金属层形成于包覆层的顶部上，该金属层环绕该自旋轨道矩层和该介电覆盖层中的每一个。该金属层与该自旋轨道矩层的侧壁直接接触。该第一中间层形成在基板上面并且与该基板接触。该第二中间层形成在该自旋轨道矩层下方并且与该自旋轨道矩层接触。

另一范例中，一种形成存储器装置的方法包括：在第一结构上沉积包覆层。该第一结构包括磁隧道结堆叠。该第一结构包括形成在该磁隧道结堆叠上的自旋轨道矩层和形成在该自旋轨道矩层上面的介电覆盖层。介电层沉积在该包覆层上。通过移除一部分的该介电层和一部分的该包覆层而在该介电层中形成沟槽。经由化学气相沉积(CVD)或物理气相沉积(PVD)中的至少一者在该沟槽中沉积金属层。该金属层沉积在该介电层的顶部上。该金属层环绕该自旋轨道矩层和该介电覆盖层。该金属层与该自旋轨道矩层的侧壁直接接触。

附图说明

可以透过参考其中一些于附图中说明的范例而获得上文简要总结的本公开内容的更详细的描述，而能详细地理解本公开内容的上述特征的方式。然而，应注意，附图仅说明本公开内容的示范性范例，因此不应被认为是对本公开内容的范围的限制，因为本公开内容可以容许其他等效范例。

图1是根据本公开内容的范例制造的底部钉扎(pinned)的自旋轨道矩MRAM装置的截面图。

图2A至图2D说明根据本公开内容的范例制造的SOT-MRAM装置的俯视图。

图3是根据本公开内容的范例的制造SOT-MRAM的方法的流程图。

图4A至图4F是从根据本公开内容的范例的制造方法所得到的结构的视图。

图5是根据本公开内容范例的制造SOT-MRAM的方法的流程图。

图6A至图6H说明根据本公开内容的范例的由制造方法所得到的结构。

为助于理解，只要可能则已使用相同的附图标记指定附图中共通的相同元件。考虑一个范例中公开的元件与特征可有益地并入其他范例，而无须赘述。

具体实施方式

本公开内容的范例大致上包括底部钉扎的自旋轨道矩磁阻式随机存取存储器(SOT-MRAM)及其制造方法。顶部钉扎的SOT-MRAM装置在制造操作(例如退火)期间可能具有不佳的热稳定性，这可能会负面地冲击SOT-MRAM装置的磁性质和电性质。另外，由于MTJ堆叠和SOT层之间的宽度差，顶部钉扎的SOT-MRAM组件会遭受电流损失，这会降低SOT-MRAM装置的切换效率。此外，顶部钉扎结构使用SOT层作为蚀刻停止层，这可能会负面地冲击SOT层的质量。制造底部钉扎的SOT-MRAM的常规方法可能具有挑战性，举例而言，这是因为可能会在磁隧道结(MTJ)堆叠的自由层中发生缺陷所致。在自由层中能够发生缺陷是例如因为该自由层在沉积SOT层之前于MTJ堆叠的图案化处理期间暴露至周围空气。该自由层中的缺陷会在自由层上的后续层(包括自旋轨道矩(SOT)层)的沉积时造成挑战。因此，自由层中的缺陷可能会对SOT-MRAM装置的效能产生负面冲击。

使用本文讨论的系统和方法，通过在不破坏真空的情况下原位沉积MTJ堆叠和SOT层以形成MTJ堆叠和SOT层之间的高质量界面，而制造底部钉扎的SOT-MRAM装置。MTJ堆叠和SOT层能在单一处理腔室中或在包括多个处理腔室的集成工具中形成。在集成工具的处理腔室之间传送的基板保持在真空下。SOT层和MTJ堆叠之间的高质量界面可促进强大的钉扎各向异性场(Hk)和多达450℃等级的高温下的高热稳定性。本文制造的底部钉扎的SOT-MRAM结构将金属线电耦接到SOT层的两侧或更多侧，以通过该SOT层传送电流，而不会有可能导致电流损耗的金属线接触SOT层顶部的情况。

图1是根据本公开内容的范例制造的底部钉扎的自旋轨道矩MRAM(SOT-MRAM)装置100的截面图。图1中的SOT-MRAM装置100包括形成在金属接触件102上的MTJ堆叠110，并且诸如氧化物层104的介电层形成为环绕该金属接触件102。MTJ堆叠110包括形成在金属接触件102上的钉扎层112，该钉扎层112也接触参考层114。能够将钉扎层112形成为单层或多个中间层，并且能够由诸如钴(Co)之类的材料形成在单一种晶层(在此未示出)或多个种晶层上形成该钉扎层112。在钉扎层112的其他范例中，能够单独使用铂(Pt)或与其他材料结合使用铂(Pt)。参考层114形成在隧道阻挡层116下方。能够将隧道阻挡层116形成为单层或形成为多个中间层，并且能够由一种或多种氧化物(例如氧化镁(MgO))形成该隧道阻挡层116。能够将参考层114形成为单层或多个中间层。该参考层114能够包括CoFe、CoFeB、FeB、Ta、Mo、钌(Ru)或上述材料的组合的一种或多种。MTJ堆叠110进一步包括最外层，其为与SOT层124和隧道阻挡层116直接接触的自由层118。能够将该自由层118可以形成为单层或多个中间层。该自由层118能够形成为包括CoFeB和/或其他磁性材料。取决于范例，自由层118、隧道阻挡层116、参考层114和钉扎层112中的每一者可以是单层或能够包括中间层。在MTJ堆叠110的一些范例中，能够在钉扎层112和自由层118之间包括额外的层。该参考层114、隧道阻挡层116和自由层118设置成使得：当参考层114与自由层118的电子自旋极化的方向平行对齐时，通过该隧道阻挡层116的电流很低，而造成MTJ堆叠110的低电阻状态。当参考层114和自由层118的极化方向为反平行时，MTJ堆叠110的电阻变大(增加)。SOT层124沉积在MTJ堆叠110的顶部上，并且介电覆盖层122沉积在SOT层124上。SOT层124能够由钨(W)、钽(Ta)、铂(Pt)、或上述材料的组合或上述材料的合金形成。取决于范例，SOT层124的厚度130能够为约3mm厚至约10mm厚。MTJ堆叠110和SOT层124是以下文讨论的在真空下执行的一系列操作形成。介电覆盖层122能够由氧化物、氮化物、或氧化物与氮化物的组合形成，并且取决于应用，能够在厚度上变化。在各种范例中，当形成SOT层124时，能够原位形成介电覆盖层122。在另一范例中，能够在与用于形成SOT层124的处理腔室不同的处理腔室中(异位)形成介电覆盖层122。部分通过蚀刻包括MTJ堆叠110、SOT层124和介电覆盖层122的目标堆叠，而形成图1中的结构。

进一步，在SOT-MRAM装置100中，包覆层106绕着MTJ堆叠110且沿氧化层104在周围延伸。包覆层106能够由一种或多种介电材料形成，该介电材料诸如SiN、SiCN、SiON、Al

介电填充层108形成为包围包覆层106。能够将该介电填充层108形成为厚度为约10nm至约100nm的一种或多种氧化物和/或氮化物。在一个范例中，介电填充层108是由二氧化硅(SiO

图2A至图2D说明根据本公开内容的范例制造的SOT-MRAM装置的范例的俯视图。虽然在图2A至图2C中所示的俯视图是显示为类似正方形的多边形，但考虑在其他范例中，包括SOT层124的俯视图的截面几何形状能够是圆形(如图2D所示)、椭圆形、三角形、或能够以各种方式与金属层120对齐的其他形状或多种形状的组合。在无介电覆盖层122的情况下说明图2A至图2D的各者，该介电覆盖层122是形成于图1中所示的SOT层124的顶部上。相反地，图2A-2D用于说明SOT层124相对于金属层120和介电填充层108的位置。在常规上，若SOT层124与金属层120不对齐，则可能发生电流损耗。然而，在本文讨论的SOT-MRAM装置的范例中，至少因为金属层120如何电耦接SOT层124的侧壁126的两个或更多个部分，所以不对齐不会有类似的效果。

图2A显示根据本公开内容的范例制造的示范SOT-MRAM装置，该SOT-MRAM装置具有沿与金属层120共享的中心轴线202对齐的SOT层124。取决于范例，金属层120能够与SOT层124的两个平行的侧壁部分126A和126B或126C和126D直接接触。在图2A中，第三侧壁部分126C和第四侧壁部分126D与金属层120的侧面(120A、120B)对准。与其中SOT层124的侧壁并未与金属层120对齐的常规装置呈对比，在图2A中的金属层120与SOT层124的两个侧壁(126C、126D)对齐。图1中显示SOT层124的侧壁126，且于图2A中将该SOT层124的侧壁126进一步显示为第一侧壁部分126A、第二侧壁部分126B、第三侧壁部分126C、和第四侧壁部分126D。第一侧壁部分126A与第二侧壁部分126B相对并且平行。第三侧壁部分126C与第四侧壁部分126D相对并且平行。

图2B显示类似图2A但与图2A呈对比的结构。在图2B中的SOT层124从中心轴线202偏移，并且诸如第四侧壁部分126D的至少一个侧壁部分能够与介电填充层108直接接触。图2C显示类似于图2A与图2B的结构，然而，与图2A及图2B呈对比，SOT层124进一步从中心轴线202偏移(未对齐)，使得SOT层124的一部分沿着第四侧壁部分126D悬于金属层120之上。图2D显示类似于图2A的结构，具有由侧壁126限定的圆形截面形状。在此范例中，金属层120能够与所有侧壁126接触或与少于全部的侧壁126接触，例如，为10％-90％的侧壁126的周长。

在图2A至图2D的任何范例中，SOT-MRAM装置经由由金属层120形成的金属线(电耦接SOT层124)通过SOT层124传输电流。如下文所讨论，金属层120并未设置于SOT层124上，而减少电流损耗并且增加SOT-MRAM装置的切换效率。

一些范例中，如下文于图3和图4A至图4F显示及讨论，第三侧壁部分126C和第四侧壁部分126D接触介电填充层108。其他范例中，如下文于图5和图6A至图6H中显示及讨论，第三侧壁部分126C和第四侧壁部分126D不接触介电填充层108。其他范例中，如图5和图6A至图6H中显示及讨论，金属层120能够与SOT层124的所有侧壁部分126A、126B、126C、126D直接接触。

能够以各种方式制造本文讨论的底部钉扎的SOT-MRAM装置。下文讨论示范方法和由这些方法所得的结构。能够组合及利用下文方法的各种要素以形成本文讨论的SOT-MRAM结构。取决于范例，用于形成电耦接SOT层124的金属线的金属层120能够配置成接触SOT层124的两个或更多个侧壁部分。图3至图6H讨论了用于制造底部钉扎的SOT-MRAM结构各种制造操作和子操作，以及由此所得的结构。考虑能够组合本文讨论的方法的要素，以形成具有高质量MTJ堆叠/SOT层界面及商业上可行的磁性质和电性质的SOT-MRAM装置。

图3是根据本公开内容范例的用于SOT-MRAM的制造方法300的流程图。图4A至图4F说明由制造方法300的操作所得到的结构。下文一起讨论图3和图4A至图4F，并且图3和图4A至图4F是针对形成图1的SOT-MRAM装置。因此，在下文中针对图3及图4讨论在图1中参考的层。于制造方法300中，在操作302和304，图4A中的结构是在多个子操作中形成，该多个子操作包括形成目标堆叠及图案化目标堆叠。

在操作302，形成目标堆叠，该目标堆叠包括在金属接触件102上形成的MTJ堆叠110、在MTJ堆叠110上面形成的SOT层124、及在SOT层上面形成的介电覆盖层122。能够在一系列物理气相沉积(PVD)溅射子操作中于操作302形成MTJ堆叠110，且在形成所述层之间不破真空。因此，在保持在真空压力下的处理腔室中形成钉扎层112、参考层114、隧道阻挡层116、和自由层118的各者。一个或多个溅射靶材能够用于PVD溅射操作中，以形成钉扎层112(例如，由Co和/或Pt形成)并且由CoFe、CoFeB、钌(Ru)、或上述材料的组合形成参考层114。此外，在操作302的子操作中，隧道阻挡层116是经由由氧化镁(MgO)进行的PVD溅射或由镁(Mg)进行的PVD溅射且随后进行氧化而形成，并且自由层118是通过溅射一个或多个靶材形成CoFeB层而形成。

进一步在操作302的子操作中，经由PVD溅射将SOT层124沉积在MTJ堆叠110上。如上文所讨论，SOT层124由钨(W)、钽(Ta)、铂(Pt)、或上述材料的组合或上述材料的合金形成达到3mm至10mm的厚度。在一个或多个处理腔室中维持真空压力，该一个或多个处理腔室用于在形成MTJ堆叠110的最外层(自由层118)与形成SOT层124之间形成该MTJ堆叠110。在MTJ堆叠110的所述层和SOT层124的制造之间维持真空促进在该MTJ堆叠的所述层之间以及该自由层118和该SOT层124之间形成高质量界面。在真空下于自由层118和SOT层124之间形成的高质量界面造成改善的SOT-MRAM装置的效能。

进一步，在操作302，能够在操作302使用PVD、CVD或其他方法或上述方法的组合原位或异位地(破真空或不破真空)形成介电覆盖层122。在一个范例中，不破真空地在SOT层124上形成介电覆盖层122。在另一范例中，将该介电覆盖层122异位形成在SOT层124上，其中在该SOT层124形成之后破真空，且对形成介电覆盖层122而言可或可不重新建立真空。进一步，操作302的子操作能够包括在介电覆盖层122(在此未示出)上沉积一个或多个视情况任选的硬掩模层，所述硬掩模层能够用于在操作304进行图案化。在操作302的子操作中形成的目标堆叠在操作304进行图案化(蚀刻)，而形成多个结构，在图4A中显示其中一个结构。由目标堆叠形成的每一结构包括MTJ堆叠110、SOT层124、和介电覆盖层122。每一结构与金属接触件102接触。如上文于图2A至图2C所示，在操作302期间由目标堆叠形成的每一结构能够具有下述的俯视截面：多边形(包括矩形或正方形)、圆形、椭圆形、三角形或上述形状的组合。

在操作306，在图4A的图案化结构周围形成包覆层106，以包覆MTJ堆叠110、SOT层124和介电覆盖层122，而形成图4B所示的结构。能够在步骤306使用CVD、原子层沉积(ALD)、或PVD形成包覆层106。包覆层106在制造期间例如通过防止MTJ堆叠氧化而保护MTJ堆叠110。包覆层106能够由SiN、SiCN、SiON、Al

在操作308，将介电填充层108沉积在包覆层106上并且将该介电填充层108平坦化。能在操作308使用CVD沉积介电填充层108。在操作308的平坦化期间，能够使用化学机械研磨(CMP)移除介电填充层108的一部分，以形成介电填充层108的顶部404，该顶部404与包覆层106的顶部402实质上共平面，如图3C所示。

在操作310处，执行SOT金属线光刻以形成多个金属线，所述金属线电耦接SOT层124以将电流传送通过SOT层124。操作310包括子操作312-316。在子操作312，将光刻胶设置在图4C的结构的顶部上，且接着图案化该光刻胶。在操作314，使用在子操作312形成且图案化的光刻胶蚀刻凹部。在操作314的蚀刻是选择性蚀刻操作，该选择性蚀刻操作移除介电填充层108和包覆层106，但不会等量地蚀刻介电覆盖层122。在操作314的蚀刻期间，移除介电填充层108的一部分和包覆层106的一部分，而形成沟槽410。沟槽410的形成暴露SOT层124的四个侧壁126的全部或一部分。图4D显示由操作314所得到的结构。图4F显示4D的结构的透视图，其说明穿过介电填充层108形成的沟槽410。尤其，图4D显示其中介电填充层108的一部分和包覆层106的一部分已被移除的结构。沟槽410的形成暴露了介电覆盖层122的顶部以及SOT层124的侧壁126的两个或更多部分。如上文所讨论，包覆层106可能不会从SOT层124的侧壁126完全移除。在操作314的蚀刻期间，留在SOT层124的侧壁126上的包覆层106的部分保护下面的自由层118。在一个范例中，在操作314，能够暴露SOT层124的侧壁126的约10％至约90％的高度。

在操作316中，将金属层120沉积在操作314中形成的沟槽410中，以形成电耦接SOT层124的侧壁126的金属线。在操作314，能够经由CVD或PVD沉积金属层120。进一步，在操作318中，能够经由CMP将金属层120平坦化，以移除一部分，使得介电覆盖层122的顶表面406与金属层120的顶表面408共平面，如图4E所示。在操作320，能够在SOT-MRAM装置上执行进一步的操作，包括退火操作。将图4F所示的结构制造成承受400℃等级的温度下的进一步处理，同时维持商业上可行的电性质和磁性质。

本文讨论的SOT-MRAM装置能够以如图3和图4A至图4F中所示和讨论的那样形成，其中形成沟槽并且用金属材料填充该沟槽，而形成电耦接SOT层的金属线。在其他范例中，如下文在图5及图6A至图6H中所示及讨论，凹部能够形成在介电填充层中(而不是沟槽)，从而暴露出SOT层的额外的表面积，以耦接由金属层形成的金属线。

图5是根据本公开内容的范例的用于SOT-MRAM装置的制造方法500的流程图。图6A至图6G说明由制造方法500的操作所得到的结构。在制造方法500中，如上文关于制造方法300所讨论的方式执行操作302、304、和306，以在真空下形成MTJ堆叠110和SOT层124。同样，如上文所讨论，介电覆盖层122形成在SOT层124上，且MTJ堆叠110经图案化而形成多个结构，在图6A中显示一示范性结构。在操作306，以包覆层106包覆图6A的结构，所得的结构显示于图6B中。在操作308，在包覆层106上形成介电填充层108。介电填充层108能够包括氧化物、氮化物、或是氧化物和氮化物的交替层。进一步，在操作308，经由CMP将介电填充层108平坦化。在操作308的平坦化后，包覆层106的顶部402与介电填充层108的顶部404共平面，如图6C所示。

在操作502，凹部610形成于介电填充层108中，图6D为截面，而在图6E中为透视图。如图6D及图6E所示，在整个SOT层124(其所有四个侧面)和介电覆盖层122的周围形成介电填充层108中的凹部610。能够在操作502使用蚀刻形成凹部610，而无需光刻。在操作502形成凹部会移除介电填充层108的一部分和包覆层106的一部分。凹部610形成为暴露SOT层124的侧壁126的所有四个侧面的至少一部分(侧壁部分)。与此呈对比，在一些范例中，于制造方法300的操作308形成的沟槽410形成为使得SOT层124的两个平行侧壁暴露，且其余两个侧壁不暴露，因而维持与介电填充层108接触。在其他范例中，在操作308形成的沟槽410能够暴露多于两个的侧壁部分。

在操作504，使用CVD或PVD沉积金属层120，并且随后经由光刻将该金属层120图案化。金属层120形成为与在操作502暴露的SOT层124的侧壁126的一个或多个部分接触且电耦接。在图6F显示由操作504所得的结构，图6F显示金属层120能够进一步与介电覆盖层122的顶表面608接触。图6F显示金属层120包括两个部分。金属层120的第一部分120A形成在介电填充层108上。金属层120的第二部分120B形成在介电覆盖层122上面并且延伸超过第一部分120A达一距离120C。在操作506，由在操作504的金属光刻所得的图案化的表面(在本文的截面图中未显示)填有介电材料602，如图6G所示。在操作506能够通过使用CVD沉积介电材料602。在另一范例中，在操作506能够通过使用PVD沉积介电材料602。介电材料602能够包括一种或多种氧化物、氮化物、或其他介电材料、或多层介电材料。在一个范例中，介电材料602包括多个交替的氧化物和氮化物层。

在操作508，CMP用于移除介电材料602的至少一部分，以使结构的表面平坦化。如图6H所示，在操作508的平坦化使介电覆盖层122的顶表面608与介电材料602的顶表面604共平面。在操作508的平坦化另外引发介电覆盖层122的顶表面608与金属层120的顶表面606共平面。虽然图6H中显示介电材料602的一部分602A在操作508的CMP之后残留，但是考虑在其他范例中，操作508移除实质上所有的介电材料602而暴露金属层120。在操作510，能够在SOT-MRAM装置上执行进一步的操作，包括退火操作。图46H所示的结构制造成承受多达450℃的温度的进一步处理，同时维持商业上可行的电性质和磁性质。在操作510，在操作302-308和502-508形成的SOT-MRAM装置能够经历包括热处理的进一步处理。

本文讨论的底部钉扎的SOT-MRAM装置制造成以在真空下形成MTJ堆叠和SOT层，以在MTJ堆叠的自由层和SOT层之间建立高质量的界面。进一步，形成根据本公开内容的范例制造的SOT-MRAM装置，以将金属线耦接到SOT层的一侧或多侧而不接触SOT层的顶部。与使用SOT层作为蚀刻停止层的顶部钉扎结构呈对比，使用包覆层作为保护层以保护MTJ堆叠的自由层。该包覆层进一步配置成保护MTJ堆叠的自由层和SOT层的一部分，以防止蚀刻自由层。此外，能够将底部钉扎的SOT-MRAM装置配置成针对MTJ堆叠和SOT层有改善的覆盖裕度，以减少电流损耗并提高切换效率。

尽管前述内容涉及本公开内容的范例，但是在不脱离本公开内容的基本范围的情况下，可设计本公开内容的其他和进一步的范例，并且本公开内容的范围由所附权利要求书所决定。