芯片修复方法、系统及控制终端

技术领域

本发明涉及芯片修复的技术领域，特别是涉及一种芯片修复方法、系统及控制终端。

背景技术

在芯片的制造过程中可能由于各种原因出现不符合预期的问题，因而需要对存在问题的芯片进行修复。其中，所述修复是指对芯片上存储器的错误修复。

现有技术中，对于存在问题的芯片，当芯片或者电源域上电后，首先执行修复流程，待修复完毕后才能启动芯片。上述方式下，芯片启动时间受修复流程的执行时间影响，降低了芯片的初始化进程。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片修复方法、系统及控制终端，针对存在错误和不存在错误的存储器分别进行处理，有效减少了芯片修复的时间，加快了芯片的启动进程。

为实现上述目的及其他相关目的，本发明提供一种芯片修复方法，应用于芯片修复控制终端，包括以下步骤：当芯片上电后，获取所述芯片的各个电源域的存储器的测试结果；对于测试结果为存在物理坏区的存储器，发送修复请求至主修复电路，以使所述主修复电路基于所述修复请求控制所述存储器对应的子修复电路完成初始化和存储器修复；对于测试结果为不存在物理坏区的存储器，生成并发送初始化脉冲至所述存储器对应的子修复电路，以使所述子修复电路完成初始化。

于本发明一实施例中，获取所述芯片的各个电源域的存储器的测试结果包括以下步骤：

在芯片上构建第一存储区和第二存储区；所述第一存储区用于存储每个电源域的存储器的错误信息和修复信息；所述第二存储区用于存储每个电源域的存储器的测试结果；

在芯片的晶圆测试阶段，对各个电源域的存储器的BIST测试时，若检测到物理坏区，则将存储器的错误信息和修复信息记录在所述第一存储器，将表示存在物理坏区的测试结果记录在所述第二存储区；若未检测到物理坏区，将表示不存在物理坏区的测试结果记录在所述第二存储区；

芯片上电后，自动载入所述第二存储区中记录的信息，以获取所述芯片的各个电源域的存储器的测试结果。

于本发明一实施例中，所述测试结果由修复标志位表示；当所述修复标志位为第一预设值时，表示存在物理坏区；当所述修复标志位为第二预设值时，表示不存在物理坏区。

于本发明一实施例中，还包括接收到所述主修复电路发送来的修复完成信息后，启动所述芯片。

本发明提供一种芯片修复系统，应用于芯片修复控制终端，包括获取模块、第一处理模块和第二处理模块；

所述获取模块用于当芯片上电后，获取所述芯片的各个电源域的存储器的测试结果；

所述第一处理模块用于对于测试结果为存在物理坏区的存储器，发送修复请求至主修复电路，以使所述主修复电路基于所述修复请求控制所述存储器对应的子修复电路完成初始化和存储器修复；

所述第二处理模块用于对于测试结果为不存在物理坏区的存储器，生成并发送初始化脉冲至所述存储器对应的子修复电路，以使所述子修复电路完成初始化。

本发明提供一种芯片修复控制终端，包括：处理器及存储器；

所述存储器用于存储计算机程序；

所述处理器用于执行所述存储器存储的计算机程序，以使所述芯片修复控制终端执行上述的芯片修复方法。

本发明提供一种芯片修复系统，包括上述的芯片修复控制终端、主修复电路、与芯片的电源域的存储器一一对应的子修复电路；

所述主修复电路用于接收所述芯片修复控制终端发送来的修复请求，并基于所述修复请求控制存储器对应的子修复电路完成初始化和存储器修复；

所述子修复电路用于在所述主修复电路的控制下完成初始化和对应的存储器修复。

于本发明一实施例中，所述主修复电路还用于在接收到多个修复请求时，基于预设规则对所述多个修复请求进行仲裁，并根据仲裁结果依次启动存储器修复。

于本发明一实施例中，所述预设规则为预定义修复顺序，并通过轮询方式进行仲裁。

于本发明一实施例中，所述主修复电路基于所述修复请求控制存储器对应的子修复电路完成初始化和存储器修复包括以下步骤：

向所述子修复电路发送初始化脉冲，以完成所述子修复电路的初始化；

启动所述子修复电路，完成存储器修复。

如上所述，本发明的芯片修复方法、系统及控制终端，具有以下有益效果：

(1)针对存在错误和不存在错误的存储器分别进行处理，有效减少了芯片修复的时间，加快了芯片的启动进程；

(2)芯片上电时只需要修复有物理坏区的存储器，没有物理坏区的存储器不需要修复；通过芯片修复控制终端能够并行初始化，节约了修复时间，加快芯片的启动速度。

附图说明

图1显示为本发明的芯片修复方法于一实施例中的流程图；

图2显示为本发明的芯片修复系统于一实施例中的结构示意图；

图3显示为本发明的芯片修复终端于一实施例中的结构示意图；

图4显示为本发明的芯片修复系统于另一实施例中的结构示意图。

元件标号说明

21 获取模块

22 第一处理模块

23 第二处理模块

31 处理器

32 存储器

41 芯片修复控制终端

42 主修复电路

43 子修复电路

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明的芯片修复方法、系统及控制终端针对存在错误和不存在错误的存储器分别进行处理；且通过芯片修复控制终端能够并行初始化，有效节约了修复时间，加快了芯片的启动速度有效减少了芯片修复的时间，加快了芯片的启动进程；不仅适用于芯片上电时的子修复电路初始化操作，也适用于芯片工作过程中电源域的重新上电模式，使单个电源域从上电到可以正常工作的时间不受修复电路的大小影响。

如图1所示，于一实施例中，本发明的芯片修复方法应用于芯片修复控制终端，包括以下步骤：

步骤S1、当芯片上电后，获取所述芯片的各个电源域的存储器的测试结果。

具体地，为便于芯片的电源管理和功耗控制，一个SoC芯片可划分成多个电源域(power domain)，每个电源域可以独立上电或者下电。每个电源域包括存储器、基本控制电路和子修复电路。当电源域下电后，所述基本控制电路和所述子修复电路的信息将被清除；当电源域重新上电后，所述基本控制电路和所述子修复电路需要初始化才能正常工作。

对于支持存储器修复的电源域而言，每个电源域从上电到初始化完成的时间，除了上电时间、基本控制电路初始化时间外，还包括子修复电路初始化时间。对于含有多个电源域的芯片而言，每个电源域的上电和基本控制电路初始化控制是独立的电路，可以同时进行。但是芯片的子修复电路需要依次完成初始化和修复流程。因此，如果同一时间段内上电的电源域越多，则上电初始化的所需时间就越长，芯片启动的速度就越慢。

于本发明一实施例中，获取所述芯片的各个电源域的存储器的测试结果包括以下步骤：

11)在芯片上构建第一存储区和第二存储区；所述第一存储区用于存储每个电源域的存储器的错误信息和修复信息。所述第二存储区用于存储每个电源域的存储器的测试结果。

12)在芯片的晶圆测试阶段，对各个电源域的存储器的BIST测试时，若检测到物理坏区，则将存储器的错误信息和修复信息记录在所述第一存储器，将表示存在物理坏区的测试结果记录在所述第二存储区；若未检测到物理坏区，将表示不存在物理坏区的测试结果记录在所述第二存储区。

具体地，在芯片的晶圆测试(Circuit Probing，CP)阶段，内建自测(Built-inSelf Test，BIST)电路对芯片的存储器(memory)进行测试。如果检测到物理坏区，将存储器的错误信息和修复信息记录在芯片上的第一存储区；将表示存在物理坏区的修复标志位设置为1，并存储在第二存储区。如果未检测到物理坏区，将表示存在物理坏区的修复标志位设置为0，并存储在第二存储区。

13)芯片上电后，自动载入所述第二存储区中记录的信息，以获取所述芯片的各个电源域的存储器的测试结果。

具体地，芯片上电启动后，所述芯片修复控制终端需要读取所述第二存储区，以根据所述第二存储区中的信息，对各个存储器进行子修复电路进行对应的操作。

因此，本发明首先需要对所述芯片的各个电源域的存储器进行测试，以区分存在储物理坏区和不存在物理坏区的存储器，并针对这两种存储器分别进行处理。

步骤S2、对于测试结果为存在物理坏区的存储器，发送修复请求至主修复电路，以使所述主修复电路基于所述修复请求控制所述存储器对应的子修复电路完成初始化和存储器修复。

具体地，对于修复标志位为1的存储器，所述芯片修复控制终端首先发送修复请求至主修复电路。所述主修复电路根据所述修复请求令所述存储器对应的子修复电路进行初始化，并在初始化后对所述存储器进行修复。其中，所述主修复电路对所述子修复电路发送一定宽度的初始化脉冲，使得所述子修复电路完成初始化。所述子修复电路在初始化完毕后，启动所述子修复电路，对所述存储器进行修复工作。

于本发明一实施例中，所述主修复电路在接收到多个修复请求时，基于预设规则对所述多个修复请求进行仲裁，并根据仲裁结果依次启动存储器修复。优选地，所述预设规则为预定义修复顺序，并通过轮询方式进行仲裁。

步骤S3、对于测试结果为不存在物理坏区的存储器，生成并发送初始化脉冲至所述存储器对应的子修复电路，以使所述子修复电路完成初始化。

具体地，对于修复标志位为0的存储器，所述芯片修复控制终端直接发送初始化脉冲至所述存储器对应的子修复电路，使所述子修复电路完成初始化。该初始化过程只需要短短几个时钟周期，而且每个子修复电路的初始化是可以并行的、不需要受主修复电路控制，从而减少芯片修复电路初始化总时间，加快芯片启动流程。

于本发明一实施例中，本发明的芯片修复方法还包括接收到所述主修复电路发送来的修复完成信息后，启动所述芯片。具体地，当所述主修复电路接收到各个存储器修复完成信号后，判定芯片修复全部完成。所述主修复电路向所述芯片修复控制电路发送芯片修复完成信息，所述芯片修复控制电路判定所有电源域的存储器完成修复，令所述芯片启动工作。

需要说明的是，本发明的芯片修复方法不仅适用于芯片上电时的子修复电路初始化操作，而且也适用于芯片工作过程中电源域的重新上电模式，使单个电源域从上电到可以正常工作的时间不受修复电路的大小影响。

下面通过具体实施例来进一步阐述本发明的芯片修复方法。

该实施例以芯片上电修复流程为例，具体流程如下：

(1)在芯片的电源常开区域，例化一个一次编程存储器(如OTP)。在OTP建立以下两个区域：

OTP区域一、用于存放每个电源域的存储器的错误信息和修复信息；

OTP区域二、用于存放每个电源域的修复标志位。

假定芯片有6个电源域，即PD5、PD4、PD3、PD2、PD1、PD0。定义PD0～PD5的修复顺序为PD0->PD1->PD2->PD3->PD4->DPD5。即在所有PD同时上电和修复的情况下，PD0最先修复，PD5最后修复。

(2)在芯片晶圆测试阶段，采用BIST电路对芯片的存储器进行BIST测试。如检测到物理坏区，将存储器的错误信息和修复信息记录在OTP区域一；将物理坏区所在的电源域的修复标志位设置为1,记录到OTP区域二。否则，分别在OTP区域一和OTP区域二的对应区域写入0。假设PD3和PD4没有坏块、其余PD有坏块，则修复标志位为100111。

(3)芯片上电后，芯片修复控制电路首先自动载入OTP区域二的信息，获取各个电源域的修复标志位。如果为1，则说明此电源域的存储器有物理坏区，上电后需要修复；如果为0,说明此电源域的存储器没有物理坏块，上电后不需要修复。

(4)芯片修复控制电路检测到PD0～PD5电源域上电完成后，查询修复标志位，并根据修复标志位启动修复操作。

PD3和PD4的修复标志为0，则芯片修复控制电路分别产生一定宽度的初始化脉冲,作为PD3和PD4的复位源之一，完成PD3和PD4子修复电路的初始化操作。

其余PD的修复标志为1，则芯片修复控制电路向主修复电路发起修复请求，并把PD0/PD1/PD2/PD5的修复ID发送到主修复电路。主修复电路接收到修复请求后，根据修复ID顺序进行修复请求仲裁、依次启动PD0/PD1/PD2/PD5的修复。

首先是PD0的修复操作，主修复电路向PD0的子修复电路发送一定宽度的初始化脉冲，完成PD0子修复电路的初始化操作；然后开始启动PD0子修复电路工作。PD0修复完成后PD0子修复电路返回PD0修复完成状态信号。主修复电路接收到PD0修复完成状态信号后,依次启动下一个PD(PD0->PD1->PD2->PD5)的修复，流程和PD0类似。

(5)等到主修复电路接收到PD5修复完成状态信号后，主修复电路认为芯片修复全部完成。主修复电路向芯片修复控制电路发送芯片修复完成信息，芯片修复控制电路认为所有电源域的存储器完成修复，芯片可以开始工作。

在该实施例中，因为PD3和PD4没有执行修复操作，主修复电路不需要等待PD3和PD4的修复状态。故芯片启动时减少了PD3和PD4的修复时间，加快了启动速度。

如图2所示，于一实施例中，本发明的芯片修复系统应用于芯片修复控制终端，包括获取模块21、第一处理模块22和第二处理模块23。

所述获取模块21用于当芯片上电后，获取所述芯片的各个电源域的存储器的测试结果。

所述第一处理模块22与所述获取模块21相连，用于对于测试结果为存在物理坏区的存储器，发送修复请求至主修复电路，以使所述主修复电路基于所述修复请求控制所述存储器对应的子修复电路完成初始化和存储器修复；

所述第二处理模块23与所述获取模块21相连，用于对于测试结果为不存在物理坏区的存储器，生成并发送初始化脉冲至所述存储器对应的子修复电路，以使所述子修复电路完成初始化。

其中，获取模块21、第一处理模块22和第二处理模块23的结构和原理与上述芯片修复方法中的步骤一一对应，故在此不再赘述。

需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现，也可以全部以硬件的形式实现，还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如：x模块可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现。此外，x模块也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上x模块的功能。其它模块的实现与之类似。这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，一个或多个微处理器(Digital Signal Processor，简称DSP)，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，如中央处理器(CentralProcessing Unit，简称CPU)或其它可以调用程序代码的处理器。这些模块可以集成在一起，以片上系统(System-on-a-chip，简称SOC)的形式实现。

如图3所示，于一实施例中，本发明的芯片修复控制终端包括：处理器31和存储器32。

所述存储器32用于存储计算机程序。

所述存储器32包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。

所述处理器31与所述存储器32相连，用于执行所述存储器32存储的计算机程序，以使所述芯片修复控制终端执行上述的芯片修复方法。

优选地，所述处理器31可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processor，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

如图4所示，于一实施例中，本发明的芯片修复系统包括上述的芯片修复控制终端41、主修复电路42、与芯片的电源域的存储器一一对应的子修复电路43。

所述主修复电路42与所述芯片修复控制终端41相连，用于接收所述芯片修复控制终端41发送来的修复请求，并基于所述修复请求控制存储器对应的子修复电路完成初始化和存储器修复；

所述子修复电路43与所述主修复电路42相连，用于在所述主修复电路42的控制下完成初始化和对应的存储器修复。

综上所述，本发明的芯片修复方法、系统及控制终端针对存在错误和不存在错误的存储器分别进行处理，有效减少了芯片修复的时间，加快了芯片的启动进程；芯片上电时只需要修复有物理坏区的存储器，没有物理坏区的存储器不需要修复；通过芯片修复控制终端能够并行初始化，节约了修复时间，加快芯片的启动速度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。