电容式隔离芯片

技术领域

本发明涉及半导体制造领域，尤其涉及一种电容式隔离芯片。

背景技术

参考图1所示，其为现有技术电容式隔离芯片一种常规结构示意图，所涉及电容式隔离芯片包括衬底100＇、位于衬底100＇上侧且相对设置的下极板200＇与上极板300＇、以及位于上极板300＇与下极板200＇之间的第一层间介质层41＇与第二层间介质层42＇，第一层间介质层41＇与第二层间介质层42＇之间设置有金属布线层500＇。现有技术中所涉及的金属布线层500＇通常具有如图2中所示的三层夹心结构，具体包括金属主体膜50＇、分别设置于金属主体膜50＇上、下表面的第一金属阻挡膜51＇与第二金属阻挡膜52＇。

在具体实施过程中，为实现金属布线层500＇与其上侧的电路结构形成连通，第二层间介质层42＇必须设置有若干内部填充有金属物40a＇的接触孔40＇。在采用等离子体刻蚀形成接触孔40＇时，各接触孔40＇在第二层间介质层42＇内的刻蚀进度必然存在一定的差异，而由于第二层间介质层42＇厚度通常比金属布线层500＇厚度要大很多，一些接触孔40＇在第二层间介质层42＇内通常累积有较大的进度差异。为使得接全部接触孔40＇在等离子体刻蚀的整个过程具有较好的均一性，避免在一些接触孔40＇还未刻蚀到金属布线层500＇时而另一些接触孔40＇已经在金属布线层500＇内刻蚀有较深深度甚至完全刻穿金属布线层500＇的问题，现有技术中所涉及的第一金属阻挡膜51＇必须设置有相对较厚的厚度，通常金属主体膜50＇的厚度D＇为

此外，为使得金属布线层500＇具有较好的应力表现，第二金属阻挡膜52＇与第一金属阻挡膜51＇通常具有具有较为一致的厚度，即第二金属阻挡膜52＇的厚度d2＇也具有相对较大值。结合图2、图3所示，金属布线层500＇的具体形成过程包括：先在第一层间介质层41＇上表面沉积与金属布线层500＇相对应的金属膜，进而通过等离子体刻蚀掉除金属布线层500＇线路外的待刻区域50a＇以形成金属布线层500＇。在此过程中需要在一定程度上对金属膜的待刻区域50a＇进行一定程度的过刻，然由于等离子体对第二金属阻挡膜52＇的刻蚀速率较慢，对于较厚厚度第二金属阻挡膜52＇而言，所需过刻时间也会较长，如此在刻蚀过程中，等离子体会对第一层间介质层41＇上表面与待刻区域50a＇相对应的区域带来较大的损伤，而该损伤会大幅影响电容式隔离芯片上、下两极板之间隔离栅的隔离性能，当待刻区域50a＇的面积占比较大时，该影响会愈加明显。

有鉴于此，有必要提供一种改进的技术方案以解决上述问题。

发明内容

本发明旨在至少解决现有技术存在的技术问题之一，为实现上述发明目的，本发明提供了一种电容式隔离芯片，其具体设计方式如下。

一种电容式隔离芯片，包括衬底、位于所述衬底上侧且相对设置的下极板与上极板、以及至少两层位于所述上极板与所述下极板之间的层间介质层；相邻两所述层间介质层之间还设置有金属布线层，且相邻两所述层间介质层中的上层层间介质层内形成有若干与其下侧相应所述金属布线层连接且填充有金属物的第一接触孔；所述金属布线层包括金属主体膜及设置于所述金属主体膜上表面的第一金属阻挡膜，所述电容式隔离芯片还具有设置于所述第一金属阻挡膜上表面的介质缓冲层。

进一步，所述金属布线层还包括设置于所述金属主体膜下表面的第二金属阻挡膜，所述第二金属阻挡膜与所述第一金属阻挡膜的厚度一致。

进一步，所述金属主体膜的厚度为

进一步，所述层间介质层为氧化硅膜，所述介质缓冲层为氮化硅膜、氮氧化硅膜或由两者层叠构成的复合膜。

进一步，所述介质缓冲层的厚度为0.2-1.2μm。

进一步，所述电容式隔离芯片还包括设置于所述上极板下表面和/或所述下极板上表面的界面介质层。

进一步，所述界面介质层包括层叠设置的氮化硅膜与氮氧化硅膜。

进一步，构成所述界面介质层的氮化硅膜与氮氧化硅膜厚度均为0.5-1.5μm。

进一步，所述电容式隔离芯片还包括与所述下极板同层设置的金属布线区以及与所述上极板同层设置的接线端，与所述金属布线区相邻的层间介质层内形成有若干与所述金属布线区连接且填充有金属物的第二接触孔。

进一步，所述电容式隔离芯片还包括设置于所述上极板上侧的钝化层。

本发明还提供了一种电容式隔离芯片的制作方法，该制作方法包括：

提供衬底；在所述衬底上依次形成下极板、至少两层层间介质层以及上极板；

其中，在相邻两所述层间介质层中的上层层间介质层形成之前，还包括在相应下层层间介质层上依次形成金属布线层与介质缓冲层，所述金属布线层包括金属主体膜及设置于所述金属主体膜上表面的第一金属阻挡膜；在相邻两所述层间介质层中的上层层间介质层形成之后，还包括在所述上层层间介质内形成若干与其下侧相应所述金属布线层连接的第一接触孔，并在所述第一接触孔填充金属物。

本发明的有益效果是：在本发明所提供电容式隔离芯片的结构中，金属布线层的第一金属阻挡膜上表面设置有介质缓冲层，在采用等离子体刻蚀金属布线层上侧相应层间介质层形成第一接触孔时，由于等离子体对不同材质的刻蚀速率不同，通过控制可以使得等离子体对介质缓冲层的刻蚀速率小于对层间介质层的刻蚀速率，如此在第一金属阻挡膜具有较相对较薄的厚度时也能保证第一接触孔的刻蚀均一性，使得第一金属阻挡膜的成型具有更大的工艺窗口。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1所示为现有技术电容式隔离芯片的一种结构示意图；

图2所示为图1中A部分去除接触孔内金属物的放大示意图；

图3所示为图1中金属布线层的成型示意图；

图4所示为本发明电容式隔离芯片第一种实施结构示意图；

图5所示为图4中B部分去除第一接触孔内金属物的放大示意图；

图6所示为图4中金属布线层的成型示意图；

图7所示为图4电容式隔离芯片的制作流程图；

图8所示为本发明电容式隔离芯片第二种实施结构示意图；

图9所示为本发明电容式隔离芯片第三种实施结构示意图；

图10所示为本发明电容式隔离芯片第四种实施结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图4所示，本发明所涉及的电容式隔离芯片包括衬底100、位于衬底100上侧且相对设置的下极板200与上极板300、以及至少两层位于上极板300与下极板200之间的层间介质层400。本具体实施例中，上极板300与下极板200之间设置有两层层间介质层400，即自下至上依次包括第一层间介质层41与第二层间介质层42。

可以理解，在本发明的其它实施例中，上极板300与下极板200之间也可以设置有三层层间介质层400甚至更多的层间介质层400，具体可根据工艺需求进行调整。参考图8所示，该实施例中上极板300与下极板200之间设置有三层层间介质层400，即自下至上依次包括第一层间介质层41、第二层间介质层42与第三层间介质层43。

本发明中，相邻两层间介质层400之间还设置有金属布线层500，且相邻两层间介质层500中的上层层间介质层500内形成有若干与其下侧相应金属布线层500连接且填充有金属物的第一接触孔401。

在图4所示实施例中，第一层间介质层41与第二层间介质层42相邻，上侧的第二层间介质层42内形成有若干与其下侧金属布线层500连接的第一接触孔401，第一接触孔401内填充有第一金属物401a，金属布线层500与第一接触孔401的第一金属物401a进行电性连接。在图8所示实施例中，第一层间介质层41与第二层间介质层42相邻，第二层间介质层42与第三层间介质层43相邻，第二层间介质层42与第三层间介质层43内均形成有若干填充有第一金属物401a的第一接触孔401，第一接触孔401内的第一金属物401a均与其下侧金属布线层500进行电性连接。

结合图5所示，本发明中所涉及的金属布线层500包括金属主体膜50及设置于金属主体膜500上表面的第一金属阻挡膜51，电容式隔离芯片还具有设置于第一金属阻挡膜51上表面的介质缓冲层600。

在本发明所提供电容式隔离芯片的结构中，金属布线层500第一金属阻挡膜51上表面设置有介质缓冲层600，在采用等离子体刻蚀金属布线层500上侧相应层间介质层400形成第一接触孔401时，由于等离子体对不同材质的刻蚀速率不同，通过控制可以使得等离子体对介质缓冲层600的刻蚀速率小于对层间介质层400的刻蚀速率，如此在第一金属阻挡膜51具有较相对较薄的厚度时也能保证第一接触孔104的刻蚀均一性，使得第一金属阻挡膜51的成型具有更大的工艺窗口。

在本发明的具体实施过程中，通过工艺选择，等离子体刻蚀层间介质层400的速率大于刻蚀介质缓冲层600的速率，等离子体刻蚀介质缓冲层600的速率大于等离子体刻蚀第一金属阻挡膜51的速度。

作为本发明的优选实施方式，参考图5所示，本实施例中所涉及的金属布线层500还包括设置于金属主体膜50下表面的第二金属阻挡膜52，第二金属阻挡膜52与第一金属阻挡膜51的厚度一致。由于第二金属阻挡膜52与第一金属阻挡膜51的厚度一致，金属布线层500整体整体具有较好的应力表现，可以避免出现因应力问题与相邻层之间分离的现象。可以理解，在本发明中，第二金属阻挡膜52与第一金属阻挡膜51的厚度一致指的是两种两者厚度完全相同，也可以指两者厚度不完全相等但处于同一数量级。

此外，结合图6所示，金属布线层500及其上表面的介质缓冲层600具体形成过程包括：先在一层间介质层400上表面依次沉积与该金属布线层500相对应的金属膜以及与介质缓冲层600相对应的介质膜，再通过等离子体刻蚀掉除金属布线层500线路外的第一待刻区域50a与第二待刻区域60a，进而形成相应的金属布线层500与介质缓冲层600。在此过程中，需要在一定程度上对金属膜的待刻区域50a进行一定程度的过刻，虽然等离子体对第二金属阻挡膜52的刻蚀速率较慢，但由于第二金属阻挡膜52可以设置得非常薄，所需过刻时间相应也会比较短，如此在刻蚀过程中，可以有效降低等离子体会对层间介质层400与待刻区域50a相对应的区域带来的损伤，进而避免影响电容式隔离芯片上极板300与下极板200之间隔离栅的隔离性能。本发明中，隔离栅指的是上极板300与下极板200之间的多层层间介质层400。

在具体实施过程中，本发明中所涉及的金属主体膜50的厚度为

本发明中所涉及的金属主体膜50可采用铝铜合金或铜。其中，当金属主体膜50采用铝铜合金合金时，第一金属阻挡膜51与第二金属阻挡膜52均采用钛和氮化钛的复合层；当金属主体膜50采用铜合金合金时，第一金属阻挡膜51与第二金属阻挡膜52均采用钽和氮化钽的复合层。在本发明中，第一金属阻挡膜51与第二金属阻挡膜52的主要作用为阻挡金属主体膜50的金属向层间介质层扩散，且在一定程度上还能提高与相邻层之间的结合力。此外，在具体制作金属主体膜50时，需要进行覆膜、曝光、显影等工艺，第一金属阻挡膜51还可以作为曝光过程中的抗反射层。

此外，在具体实施过程中，当金属主体膜50采用铝铜合金合金时，填充于第一接触孔401内的第一金属物401a采用金属钨；当金属主体膜50采用铜时，填充于第一接触孔401内的第一金属物401a采用铜。

在本发明的一些具体实施例中，层间介质层400为氧化硅膜，介质缓冲层600为氮化硅膜、氮氧化硅膜或由两者层叠构成的复合膜。

本发明中，通常隔离栅的总厚度范围为12-16μm，单层层间介质层400的厚度范围为0.5-7μm。

作为优选，本发明中所涉及的介质缓冲层600厚度为0.2-1.2μm。其中，当层间介质层400为复合膜时，构成复合膜的氮化硅膜、氮氧化硅膜层的厚度范围均为0.1-0.6μm。

作为本发明一优选实施方式，参考图9所示，该实施例所涉及的电容式隔离芯片还包括设置于上极板300下表面的界面介质层700。在该实施例中，电容式隔离芯片的隔离栅还包括该界面介质层700，界面介质层700的构成材质与层间介质层400的构成材质不同，在具体实施过程中，通过不同材质的膜层堆叠结构可以有效提高隔离栅的隔离性能。

图9所示实施例中的界面介质层700自下至上包括层叠设置的氮化硅膜71与氮氧化硅膜72；在另一些实施例中，氮化硅膜71与氮氧化硅膜72的设置顺序也可以与图9所示顺序相反，即将氮化硅膜71设置于氮氧化硅膜72上侧。

在本发明的另一些实施例中，界面介质层700还可以仅设置于下极板200的上表面，上极板300下表面与下极板200的上表面也可以分别设置有界面介质层700。界面介质层700也不局限于双层膜形态。

参考图10所示，在该实施例中，上极板300下表面与下极板200的上表面均设置有界面介质层700。其中，上极板300下表面的界面介质层700与图9所示实施例中界面介质层700的结构相同，而下极板上表面的界面介质层700仅采用单层膜。

本发明中界面介质层700厚度通常为1-3μm，当界面介质层700采用氮化硅膜71与氮氧化硅膜72双层膜构成时，两者的厚度均为0.5-1.5μm。

参考图4、图8、图9、图10所示，本发明所涉及的电容式隔离芯片还包括与下极板200同层设置的金属布线区201以及与上极板300同层设置的第一接线端301，与金属布线区201相邻的层间介质层400(即第一层间介质层41)内形成有若干与金属布线区201连接的第二接触孔402，该第二接触孔402内填充有第二金属物402a。通常，第二金属物402a与第一金属物401a采用相同的材质。

本发明电容式隔离芯片还包括设置于上极板300上侧的钝化层800。在具体实施时，钝化层800包括直接附于上极板300上表面的第一钝化膜81与附于第一钝化膜81上表面的第二钝化膜82。

作为优选，第一钝化膜81为氧化硅膜，第二钝化膜82为氮化硅膜。通常，第一钝化膜81的厚度为1-4μm，第二钝化膜82的厚度为0.5-1.5μm。

在本发明中，钝化层800分别开设有供第一接线端与上极板300局部暴露的开口，上极板300局部暴露的部分构成第二接线端302，第一接线端301与第二接线端302均作为与外部进行电性连接的连接口。

可以理解，在本发明中，衬底100通常包括晶圆基板以及形成于晶圆基板上的电路，具体结构可参考现有技术。参考图4中所示，晶圆上的电路与金属布线区201、第二接触孔402内的第二金属物402a、布线层500、第一接触孔401内的第二金属物401a以及第一接线端301依次形成电性连接。另外，虽然图中未展示，但可以知晓，在本发明的另一些实施例中，下极板200与衬底100之间还可以设置有其它的金属层及介质层，具体也可参考现有技术，在次不作进一步展开。

在本发明中，上极板200、下极板300也均可以设置成与金属布线层500具有相类似的结构，即包括金属主体膜及附于其两表面的金属阻挡膜，材质也可以参考金属布线层500的构成材质。在具体实施过程，上极板300金属主体膜的厚度为

为了更好的理解本发明，本发明还提供了一种电容式隔离芯片的制作方法，该制作方法包括：

提供衬底100；在衬底100上依次形成下极板200、至少两层层间介质层400以及上极板300；

其中，在相邻两层间介质层400中的上层层间介质层形成之前，还包括在相应下层层间介质层上依次形成金属布线层500与介质缓冲层600。

结合图4、图7所示，在该实施例中，在第二层间介质层42形成之前，需要在第一层间介质层41上依次形成金属布线层500与介质缓冲层600。对于图8所示实施例而言，在第二层间介质层42形成之前，需要在第一层间介质层41上依次形成金属布线层500与介质缓冲层600；在第三层间介质层43形成之前，也需要在第二层间介质层42上依次形成金属布线层500与介质缓冲层600。

在相邻两层间介质层400中的上层层间介质层形成之后，还包括在上层层间介质内形成与其下侧相应金属布线层500连接的第一接触孔401，并在第一接触孔401填充第一金属物401a。

结合图4、图7所示，在该实施例中，在第二层间介质层42形成之后，需要在第二层间介质层42内形成与其下侧相应金属布线层500连接的第一接触孔401。对于图8所示实施例而言，在第二层间介质层42形成之后，需要在第二层间介质层42内形成与其下侧相应金属布线层500连接的第一接触孔401；在第三层间介质层43形成之后，需要在第三层间介质层43内形成与其下侧相应金属布线层500连接的第一接触孔401。

以下结合图7所示对图4所示电容式隔离芯片的一种具体制作方法作更为详细描述：

在衬底100上采用气相沉积工艺、等离子体刻蚀工艺制作下极板200以及与下极板200同层设置的金属布线区201；

在下极板200与金属布线区201上侧采用气相沉积工艺制作第一层间介质层41，并采用等离子体刻蚀工艺在第一层间介质层41上形成第二接触孔402；

在第一层间介质层41的第二接触孔402内沉积第二金属物402a以与金属布线区201形成电性连接；

在第一层间介质层41上采用气相沉积工艺、等离子体刻蚀工艺制作金属布线层500与介质缓冲层600，其中，金属布线层500与其下侧的第二金属物402a形成电性连接；

在介质缓冲层600上侧采用气相沉积工艺制作第二层间介质层42，并采用等离子体刻蚀工艺在第二层间介质层42上形成第一接触孔401，该第一接触孔401穿透介质缓冲层600；

在第二层间介质层42的第一接触孔401内沉积第一金属物401a以与金属布线层500形成电性连接；

在第二层间介质层42上采用气相沉积工艺、等离子体刻蚀工艺制作上极板300以及与上极板300同层设置的第一接线端301，第一接线端301与其下侧的第一金属物401a形成电性连接；

在上极板300采用气相沉积工艺制作第一钝化层81与第二钝化层82，并通过等离子体刻蚀工艺开设供上极板300局部与第一接线端301暴露的开口，上极板300通过开口暴露的局部构成第二接线端302。

在本发明中，当所制作的对象为导电金属层时，如金属布线层500、下极板200、上极板300、第一金属物401a、第二金属物402a等，所涉及的气相沉积工艺为PVD；当所制作的对象为非导电层时，如第一层间介质层41、第二层间介质层42、介质缓冲层600、第一钝化层81与第二钝化层82等，所涉及的气相沉积工艺为PVD。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。