阵列基板及显示面板

技术领域

本申请涉及显示领域，具体涉及一种阵列基板及显示面板。

背景技术

随着显示技术的发展，显示产品对像素以及刷新率的要求不断提高。在现有技术中为满足新产品的刷新率及响应时间，常采用提高导电层的膜厚来增加金属走线的电导率，但随着金属膜厚的增加，金属走线在爬坡位置处发生断线的几率也增大，从而影响显示效果。

发明内容

本申请实施例提供一种阵列基板及显示面板，可以解决现有阵列基板中金属走线易发生断线的问题。

本申请实施例提供一种阵列基板，包括：

衬底基板，所述衬底基板上开设有凹槽，所述凹槽沿第一方向延伸；

第一导电层，设置在所述衬底基板一侧的表面上，所述第一导电层包括第一导电走线，所述第一导电走线至少部分位于所述凹槽内，所述第一导电走线沿所述第一方向延伸；

绝缘层，设置在所述第一导电层背离所述衬底基板的一侧表面上；

第二导电层，设置在所述绝缘层背离所述第一导电层的一侧表面上，所述第二导电层包括第二导电走线，所述第二导电走线沿第二方向延伸；所述第二方向与所述第一方向呈夹角；所述第二导电走线与所述第一导电走线交叠设置。

可选的，在本申请的一些实施例中，所述衬底基板上开设有多个所述凹槽，多个所述凹槽沿所述第二方向并列设置；所述第一导电层包括多条所述第一导电走线，所述第一导电走线与所述凹槽一一对应设置。

可选的，在本申请的一些实施例中，所述第二导电层包括多条所述第二导电走线，多条所述第二导电走线沿所述第一方向并列设置。

可选的，在本申请的一些实施例中，所述第一导电走线全部位于所述凹槽内；所述第一导电走线的厚度与所述凹槽的深度的差值的绝对值小于所述第一导电走线的厚度。

可选的，在本申请的一些实施例中，所述凹槽的深度小于或等于15000埃；所述凹槽在所述第二方向上的宽度小于或等于100微米。

可选的，在本申请的一些实施例中，所述第二导电走线包括第一本体、第二本体和加强部，所述第一本体位于相邻两条所述第一导电走线之间，所述第二本体叠设在所述第一导电走线上，所述加强部连接在所述第一本体与所述第二本体之间；在所述第一方向上，所述加强部的宽度大于所述第一本体的宽度。

可选的，在本申请的一些实施例中，在所述第一方向上，所述加强部凸出于所述第一本体的相对两侧。

可选的，在本申请的一些实施例中，所述加强部的宽度大于或等于所述第一本体的宽度的1.1倍且小于或等于所述第一本体的宽度的6倍。

相应的，本申请实施例还提供一种显示面板，所述显示面板包括上述任一项所述的阵列基板以及显示构件，所述显示构件位于所述阵列基板中第二导电层背离所述阵列基板中衬底基板的一侧。

可选的，在本申请的一些实施例中，所述显示构件包括发光器件和封装组件，所述发光器件位于所述第二导电层背离所述衬底基板的一侧，所述发光器件与所述阵列基板电连接；所述封装组件位于所述发光器件背离所述阵列基板的一侧。

可选的，在本申请的一些实施例中，所述显示构件包括彩膜基板和液晶层，所述彩膜基板位于所述第二导电层背离所述衬底基板的一侧，所述液晶层填充在所述彩膜基板与所述阵列基板之间。

本申请实施例中阵列基板包括衬底基板、第一导电层、绝缘层和第二导电层，衬底基板上开设有凹槽，凹槽沿第一方向延伸，第一导电层设置在衬底基板一侧的表面上，第一导电层包括第一导电走线，第一导电走线至少部分位于凹槽中，第一导电走线沿第一方向延伸，绝缘层设置在第一导电层背离衬底基板的一侧表面上，第二导电层设置在绝缘层背离第一导电层的一侧表面上，第二导电层包括第二导电走线，第二导电走线沿第二方向延伸，第二方向与第一方向呈夹角，第二导电走线与第一导电走线交叠设置。本申请通过在衬底基板上开设凹槽，并将第一导电走线至少部分设置在凹槽内，能够降低第一导电走线相对衬底基板的高度差，使得在形成与第一导电走线交叠设置的第二导电走线时，第二导电走线与第一导电走线交叠处对应的爬坡高度减小，从而降低第二导电走线发生断裂的风险。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种阵列基板的结构示意图；

图2是本申请实施例提供的另一种阵列基板的结构示意图；

图3是本申请实施例提供的一种显示面板的结构示意图；

图4是本申请实施例提供的另一种显示面板的结构示意图；

图5是本申请实施例提供的一种阵列基板的制作方法的流程图；

图6是本申请实施例提供的图5中步骤S100的结构示意图；

图7是本申请实施例提供的一种图5中步骤S300的结构示意图；

图8是本申请实施例提供的另一种图5中步骤S300的结构示意图；

图9是本申请实施例提供的图5中步骤S600的流程图；

图10是本申请实施例提供的一种图9中步骤S650的结构示意图；

图11是本申请实施例提供的另一种图9中步骤S650的结构示意图；

图12是本申请实施例提供的一种掩模版的结构示意图。

附图标记说明：

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

本申请实施例提供一种阵列基板、显示面板及阵列基板的制作方法。以下分别进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。

首先，本申请实施例提供一种阵列基板，如图1和图2所示，阵列基板100包括衬底基板110，衬底基板110作为阵列基板100的支撑结构，用于支撑阵列基板100上的其他结构，以保证阵列基板100的结构稳定性。

其中，如图6和图10所示，衬底基板110上开设有凹槽111，且凹槽111沿第一方向X延伸，通过在衬底基板110上开设凹槽111，使得在衬底基板110上制作后续膜层时，能够将后续膜层设置在凹槽111内，以减小后续膜层与衬底基板110之间的高度差。

如图7和图8所示，阵列基板100包括第一导电层120，第一导电层120设置在衬底基板110一侧的表面上，第一导电层120包括第一导电走线121，第一导电走线121至少部分位于凹槽111内，通过将第一导电走线121至少部分设置在衬底基板110的凹槽111内，使得第一导电走线121相对衬底基板110的高度小于第一导电走线121的厚度，从而减小第一导电走线121带来的高度差。其中，第一导电走线121沿第一方向X延伸，即第一导电走线121填充在凹槽111内，使得凹槽111的设置对第一导电走线121具有定位的作用，有利于提高第一导电走线121相对衬底基板110的结构稳定性。

阵列基板100包括绝缘层130，绝缘层130设置在第一导电层120背离衬底基板110的一侧表面上，以对第一导电层120进行绝缘，以便于后续膜层的制作，避免后续膜层与第一导电层120之间发生相互干扰。其中，绝缘层130呈整面设置，即绝缘层130同时位于阵列基板100和第一导电走线121上，以对第一导电走线121进行全覆盖，进一步降低第一导电走线121与后续膜层发生干扰的风险。

如图10和图11所示，阵列基板100包括第二导电层140，第二导电层140设置在绝缘层130背离第一导电层120的一侧表面上，第二导电层140包括第二导电走线141，第二导电走线141沿第二方向Y延伸。其中，第二方向Y与第一方向X呈夹角且第二导电走线141与第一导电走线121交叠设置，即第一导电走线121和第二导电走线141在延伸方向上相互交叉，同时第一导电走线121和第二导电走线141部分重叠。

如图2所示，当第一导电走线121部分位于凹槽111内时，第一导电走线121与衬底基板110之间存在高度差，即第一导电走线121凸出于衬底基板110表面，由于绝缘层130均匀沉积在第一导电层120上，即绝缘层130的厚度较均匀，使得绝缘层130覆盖在第一导电走线121上的部分与绝缘层130未覆盖在第一导电走线121上的部分存在高度差，当在绝缘层130上形成第二导电走线141时，第二导电走线141与第一导电走线121交叠的位置存在爬坡区域，若爬坡高度较大，则会导致第二导电走线141出现断裂。通过对衬底基板110上凹槽111的深度进行调节，能够有效减小第一导电走线121带来的高度差，从而减小第二导电走线141与第一导电走线121交叠处爬坡区域的爬坡高度，进而降低第二导电走线141出现断裂的风险。

本申请实施例中的阵列基板100通过在衬底基板110上开设凹槽111，并将第一导电走线121至少部分设置在凹槽111内，能够降低第一导电走线121相对衬底基板110的高度差，使得在形成与第一导电走线121交叠设置的第二导电走线141时，第二导电走线141与第一导电走线121交叠处对应的爬坡高度减小，从而降低第二导电走线141发生断裂的风险。

可选的，衬底基板110上开设有多个凹槽111，多个凹槽111沿第二方向Y并列设置，第一导电层120包括多条第一导电走线121，第一导电走线121与凹槽111一一对应设置，即在制作衬底基板110时，根据第一导电走线121的设置需求在衬底基板110上对应第一导电走线121的位置开设凹槽111，使第一导电走线121均能位于凹槽111内。

其中，多条第一导电走线121的分布方向与第二导电走线141的延伸方向一致，即第二导电走线141同时与多条第一导电走线121交叠设置，第二导电走线141与每条第一导电走线121在交叠处形成爬坡区域，通过将多条第一导电走线121与多个凹槽111一一对应设置，能够减小第二导电走线141与每条第一导电走线121形成的爬坡区域的爬坡高度，从而降低第二导电走线141在任一爬坡区域出现断裂的风险。

可选的，第二导电层140包括多条第二导电走线141，多条第二导电走线141沿第一方向X并列设置，即多条第二导电走线141的分布方向与第一导电走线121的延伸方向一致，使得每条第二导电走线141均与多条第一导电走线121交叠设置。由于第一导电走线121的延伸方向与凹槽111的延伸方向一致，使得第一导电走线121能够至少部分填充在凹槽111内，即每条第二导电走线141与多条第一导电走线121在交叠处形成的爬坡区域的爬坡高度均能够得到有效减小，从而降低多条第二导电走线141整体发生断裂的风险。

需要说明的是，第一导电走线121能够为阵列基板100中的扫描线，第二导电走线141能够为数据线，多条第一导电走线121与多条第二导电走线141形成网格结构，即多条扫描线与多条数据线形成网格结构。其中，阵列基板100包括薄膜晶体管层，扫描线和数据线用于与薄膜晶体管层中的薄膜晶体管电连接，以控制对应薄膜晶体管的导通或断开，通过将多条扫描线和多条数据线形成网格结构，有助于扫描线和数据线与薄膜晶体管层之间的电路设计，有利于简化阵列基板100中的走线结构，提高生产效率。

在一些实施例中，如图8所示，第一导电走线121全部位于凹槽111内，且第一导电走线121的表面与衬底基板110的表面平齐，即第一导电走线121的高度与衬底基板110的高度相等，此种结构设计能够进一步减小第一导电走线121带来的高度差，使得在第一导电层120上形成绝缘层130时，绝缘层130表面能够保持平整，从而使得第二导电走线141表面也保持平整，第二导电走线141与第一导电走线121交叠处不存在爬坡区域，从而最大程度的降低第二导电走线141发生断裂的风险。

在又一些实施例中，第一导电走线121全部位于凹槽111内，且第一导电走线121的表面低于衬底基板110的表面，同时第一导电走线121的厚度与衬底基板110上凹槽111的深度的差值的绝对值小于第一导电走线121的厚度，使得第一导电走线121与衬底基板110之间产生的高度差小于第一导电走线121自身的厚度。此种结构设计仍然能够减小第一导电走线121带来的高度差，降低第二导电走线141发生断裂的风险，且绝缘层130和第二导电走线141与第一导电走线121交叠处相对衬底基板110为凹陷结构，还有助于降低阵列基板100的整体厚度。

可选的，凹槽111的深度小于或等于15000埃，且第一导电走线121的厚度与凹槽111的深度的差值的绝对值小于第一导电走线121的厚度。在阵列基板100的制作过程中，只要在衬底基板110上开设凹槽111，使第一导电走线121部分位于凹槽111内，即可减小第一导电走线121带来的高度差，降低第二导电走线141与第一导电走线121交叠处爬坡区域的爬坡高度，从而降低第二导电走线141发生断裂的风险。若凹槽111的深度过大，则会导致在将第一导电走线121设置在凹槽111中时，虽然第一导电走线121全部位于凹槽111中，但第一导电走线121的表面低于衬底基板110的表面，且第一导电走线121与衬底基板110的高度差大于第一导电走线121自身的厚度，从而无法起到减小爬坡区域爬坡高度的目的，同时还会导致衬底基板110厚度过大，进而导致阵列基板100整体重量的增加。

在实际制作过程中，能够将凹槽111的深度设置为100埃、1000埃、5000埃、10000埃或者15000埃等，既能保证凹槽111的设置能够有效降低第二导电走线141与第一导电走线121交叠处爬坡区域的爬坡高度，避免第二导电走线141发生断裂，又能避免衬底基板110厚度过大而导致阵列基板100整体重量增加。其中，凹槽111的具体深度值能够根据实际设计需求以及第一导电走线121的厚度进行相应调整，此处不做特殊限制。

可选的，凹槽111在第二方向Y上的宽度小于或等于100微米，即位于凹槽111中的第一导电走线121在第二方向Y上的宽度小于或等于100微米。若凹槽111在第二方向Y上的宽度过大，在保证在一定区域布置一定数量的第一导电走线121的条件下，则会导致相邻的两条第一导电走线121之间的间距过小，在阵列基板100制作或使用过程中，则会导致相邻两条第一导电走线121之间出现相互干扰，影响阵列基板100的正常使用。

在实际制作过程中，能够将凹槽111在第二方向Y上的宽度设置为10微米、20微米、50微米、80微米或者100微米等，既能保证第一导电走线121具有足够的宽度，降低第一导电走线121的内阻，又能避免相邻两条第一导电走线121因间距太小而出现相互干扰。其中，凹槽111在第二方向Y上的宽度的具体值能够根据实际设计需求进行相应调整，此处不做特殊限制。

其中，当第一导电走线121的表面与衬底基板110的表面平齐时，凹槽111的深度和宽度即为第一导电走线121的厚度和宽度。本申请实施例中第二导电走线141的厚度和宽度能够与第一导电走线121的厚度和宽度保持一致，即第二导电走线141的厚度小于或等于15000埃，第二导电走线141在第一方向X上的宽度小于或等于100微米，其具体情况此处不再一一赘述。

可选的，如图10和图11所示，本申请实施例中第二导电走线141包括第一本体1411、第二本体1412和加强部1413，第一本体1411位于相邻两条第一导电走线121之间，第二本体1412叠设在第一导电走线121上，加强部1413则连接在第一本体1411与第二本体1412之间。即第一本体1411、加强部1413和第二本体1412共同形成沿第二方向Y延伸的第二导电走线141，加强部1413则对应第二导电走线141与第一导电走线121交叠处的爬坡区域。

其中，在第一方向X上，加强部1413的宽度大于第一本体1411的宽度，即第二导电走线141对应爬坡区域的宽度大于第二导电走线141位于相邻两条第一导电走线121之间的第一本体1411的宽度。由于第二导电走线141在对应爬坡区域的位置存在爬坡高度，在对第二导电层140进行图案化处理形成第二导电走线141时，对应爬坡区域的位置更容易形成过蚀刻，从而造成第二导电走线141在爬坡区域出现断裂。通过将加强部1413的宽度设置为大于第一本体1411的宽度，使得加强部1413上能够预留出用于过蚀刻的部分，从而能够有效防止第二导电走线141对应爬坡区域的位置因过蚀刻而出现断裂的风险。

在一些实施例中，在第一方向X上，加强部1413凸出于第一本体1411的相对两侧，即在第一方向X上，加强部1413的相对两侧均较第一本体1411的相对两侧宽，从而使得加强部1413对第二导电走线141对应爬坡区域的相对两侧均能够起到保护作用，防止第二导电走线141对应爬坡区域的位置因过蚀刻而出现断裂的风险。

可选的，加强部1413的宽度大于或等于第一本体1411的宽度的1.1倍且小于或等于第一本体1411的宽度的6倍，即加强部1413凸出于第一本体1411的宽度大于或等于第一本体1411的宽度的0.1倍且小于或等于第一本体1411的宽度的5倍。若加强部1413相对第一本体1411的宽度过小，则会导致加强部1413无法起到有效的防止过蚀刻的作用，若加强部1413相对第一本体1411的宽度过大，则会导致相邻两条第二导电走线141之间的间距过小，从而导致相邻两条第二导电走线141之间易出现相互干扰。

在实际制作过程中，能够将加强部1413的宽度设置为第一本体1411的宽度的1.1倍、2倍、3倍、4倍、5倍或6倍，既能保证加强部1413能够有效防止第二导电走线141对应爬坡区域的过蚀刻，又能防止相邻两条第二导电走线141之间因间距较小而出现相互串扰。其中，加强部1413相对第一本体1411的宽度的具体值能够根据实际设计需求进行相应调整，此处不做特殊限制。

在一些实施例中，在第一方向X上，加强部1413的宽度大于或等于第二本体1412的宽度。在第二导电走线141的延伸方向上，一条第二导电走线141与一条第一导电走线121之间存在相对设置的两个爬坡区域，即第二本体1412在第二方向Y上的两侧分别连接一个加强部1413。通过将加强部1413的宽度设置为大于第二本体1412的宽度，同样是为了保证加强部1413能够缓解爬坡区域的过蚀刻，降低第二导电走线141发生断裂的风险。

当加强部1413的宽度等于第二本体1412的宽度时，能够将加强部1413和第二本体1412看做一个整体，该整体结构与第一本体1411交替设置形成第二导电走线141，此种设计方式有助于简化第二导电走线141的结构，降低生产难度，提高生产效率。

需要说明的是，本申请实施例中的第一导电走线121和第二导电走线141的材质相同，第一导电走线121和第二导电走线141的材质包括钼、铝和铜中的一种或多种，如第一导电走线121和第二导电走线141的材质可以是钼铝合金或钼铜合金等，此处不做限制，只需保证第一导电走线121和第二导电走线141具有较好的电导率和稳定性即可。

其次，本申请实施例提供一种显示面板，该显示面板包括阵列基板，该阵列基板的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

如图3和图4所示，显示面板10包括阵列基板100和显示构件300，显示构件300位于阵列基板100中第二导电层140背离阵列基板100中衬底基板110的一侧，阵列基板100主要用于控制显示构件300的发光方式，以对显示面板10的显示效果进行调节。

在一些实施例中，如图3所示，显示构件300包括发光器件310和封装组件320。其中，发光器件310设置于阵列基板100中第二导电层140背离阵列基板100中衬底基板110的一侧，且阵列基板100与发光器件310电连接，以对发光器件310的发光方式进行调控，从而对显示面板10整体的显示方式进行调控。

封装组件320设置于发光器件310背离阵列基板100的一侧，以对发光器件310和阵列基板100的内部结构进行保护，避免外部水分或氧气等进入并侵蚀发光器件310或阵列基板100的内部结构，从而保证显示面板10的整体性能及显示效果。

在另一些实施例中，如图4所示，显示构件300包括彩膜基板330和液晶层340，彩膜基板330位于阵列基板100中第二导电层140背离阵列基板100中衬底基板110的一侧，且彩膜基板330与阵列基板100相对设置。在对显示面板10进行组装时，阵列基板100和彩膜基板330扣合形成容纳腔，液晶层340则填充在彩膜基板330和阵列基板100之间的容纳腔内。在显示面板10工作过程中，通过对阵列基板100上驱动信号的调控，使液晶层340中的液晶分子发生转动，以改变出射光线的角度并形成不同的显示画面。

需要说明的是，本申请实施例中显示面板10的应用范围十分广泛，包括电视机、电脑、移动电话、可折叠以及可卷曲显示屏等各种显示及照明的显示装置中，以及可穿戴设备如智能手环和智能手表等，均在本申请实施例中的显示面板10所属应用领域范围内。

最后，本申请实施例提供一种阵列基板的制作方法，如图5所示，阵列基板的制作方法主要包括以下步骤：

S100、提供一衬底基板110，在衬底基板110上形成凹槽111，使凹槽111沿第一方向X延伸。

如图6和图10所示，在制作衬底基板110时，首先提供一衬底基板110，并对衬底基板110进行挖槽，以在衬底基板110上形成凹槽111，且凹槽111沿第一方向X延伸，通过在衬底基板110上开设凹槽111，使得在衬底基板110上制作后续膜层时，能够将后续膜层设置在凹槽111内，以减小后续膜层与衬底基板110之间的高度差。

S200、在衬底基板110上形成第一导电层120。

在衬底基板110上形成凹槽111结构后，对衬底基板110进行清洗，然后在衬底基板110上沉积一层第一导电层120，使第一导电层120部分填充在凹槽111内。

S300、对第一导电层120进行处理，以形成第一导电走线121，使第一导电走线121至少部分位于凹槽111内，第一导电走线121沿第一方向X延伸。

如图7和图8所示，沉积形成第一导电层120后，对第一导电层120进行处理，以将位于衬底基板110表面的第一导电层120除去，形成第一导电走线121，使第一导电走线121至少部分位于凹槽111内。通过将第一导电走线121至少部分设置在衬底基板110的凹槽111内，使得第一导电走线121相对衬底基板110的高度小于第一导电走线121的厚度，从而减小第一导电走线121带来的高度差。

其中，第一导电走线121沿第一方向X延伸，即第一导电走线121填充在凹槽111内，使得凹槽111的设置对第一导电走线121具有定位的作用，有利于提高第一导电走线121相对衬底基板110的结构稳定性。

需要说明的是，第一导电走线121表面相对衬底基板110表面的高度差能够根据实际设计需求进行相应调整，只需保证将第一导电走线121至少部分设置在凹槽111内能够有效减小第一导电走线121带来的高度差即可。

S400、在第一导电层120背离衬底基板110的一侧表面上形成绝缘层130。

制作完第一导电层120时候，需要在第一导电层120背离衬底基板110的一侧表面上形成绝缘层130，以对第一导电层120进行绝缘，便于后续膜层的制作，避免后续膜层与第一导电层120之间发生相互干扰。其中，绝缘层130呈整面设置，即绝缘层130同时位于阵列基板100和第一导电走线121上，以对第一导电走线121进行全覆盖，进一步降低第一导电走线121与后续膜层发生干扰的风险。

S500、在绝缘层130背离第一导电层120的一侧表面上形成第二导电层140。

S600、对第二导电层140进行处理，以形成第二导电走线141，使第二导电走线141沿第二方向Y延伸，第二方向Y与第一方向X呈夹角，第二导电走线141与第一导电走线121交叠设置。

如图10和图11所示，制作完绝缘层130后，在绝缘层130背离第一导电层120的一侧表面上沉积一层第二导电层140，然后对第二导电层140进行处理，使第二导电走线141沿第二方向Y延伸。其中，第二方向Y与第一方向X呈夹角且第二导电走线141与第一导电走线121交叠设置，即第一导电走线121和第二导电走线141在延伸方向上相互交叉，同时第一导电走线121和第二导电走线141部分重叠。

由于在第一导电层120上形成绝缘层130时，绝缘层130均匀沉积在第一导电层120上，即绝缘层130的厚度较均匀，使得绝缘层130覆盖在第一导电走线121上的部分与绝缘层130未覆盖在第一导电走线121上的部分存在高度差，当在绝缘层130上形成第二导电走线141时，第二导电走线141与第一导电走线121交叠的位置存在爬坡区域，若爬坡高度较大，则会导致第二导电走线141出现断裂。

在形成第一导电走线121时，将第一导电走线121至少部分设置在衬底基板110的凹槽111内，能够有效减小第一导电走线121带来的高度差，从而减小第二导电走线141与第一导电走线121交叠处爬坡区域的爬坡高度，进而降低第二导电走线141出现断裂的风险。

可选的，如图9至图12所示，本申请实施例步骤S600中对第二导电层140进行处理，以形成第二导电走线141，主要包括以下步骤：

S610、在第二导电层140上形成一层光阻层。

在对第二导电层140进行处理之前，先在第二导电层140上形成一层光阻层，光阻层用于对第二导电层140进行保护，以保留第二导电层140的目标区域，形成图案化的第二导电层140。

S620、提供一掩模版200，将掩模版200放置在光阻层上。

在对光阻层进行处理时，需要将部分光阻层除去，将部分光阻层保留，因此需要提供一掩模版200，通过掩模版200的结构设计，控制掩模版200上对应区域的透光量，从而实现光阻层的图案化处理。

S630、对光阻层进行处理，以部分露出第二导电层140。

放置好掩模版200之后，通过对光阻层进行曝光处理，然后通过显影除去部分光阻层，以部分露出第二导电层140。当光阻层为正向光阻时，受到光照的部分除去，未受到光照的部分保留；当光阻层为负向光阻时，受到光照的部分保留，未受到光照的部分除去。通过光阻层类型以及掩模版200结构的相互配合，即可实现对光阻层的图案化处理。

S640、移除掩模版200。

对光阻层进行图案化处理之后，需要将掩模版200移除，以便于后续工序的进行。

S650、对导电层进行处理，除去第二导电层140的露出部分，以形成位于相邻两条第一导电走线121之间的第一本体1411、叠设在第一导电走线121上的第二本体1412以及连接在第一本体1411和第二本体1412之间的加强部1413，使加强部1413在第一方向X上的宽度大于第一本体1411的宽度；第一本体1411、第二本体1412及加强部1413构成第二导电走线141。

如图10和图11所示，移除掩模版200之后，以图案化的光阻层为模板，对第二导电层140进行蚀刻，除去第二导电层140的露出部分，即第二导电层140的目标图案与光阻层的图案保持一致。通过对第二导电层140进行处理，形成位于相邻两条第一导电走线121之间的第一本体1411、叠设在第一导电走线121上的第二本体1412以及连接在第一本体1411和第二本体1412之间的加强部1413。即第一本体1411、加强部1413和第二本体1412共同形成沿第二方向Y延伸的第二导电走线141，加强部1413则对应第二导电走线141与第一导电走线121交叠处的爬坡区域。

其中，在第一方向X上，加强部1413的宽度大于第一本体1411的宽度，即第二导电走线141对应爬坡区域的宽度大于第二导电走线141位于相邻两条第一导电走线121之间的第一本体1411的宽度。由于第二导电走线141在对应爬坡区域的位置存在爬坡高度，在对第二导电层140进行图案化处理形成第二导电走线141时，对应爬坡区域的位置更容易形成过蚀刻，从而造成第二导电走线141在爬坡区域出现断裂。通过将加强部1413的宽度设置为大于第一本体1411的宽度，使得加强部1413上能够预留出用于过蚀刻的部分，从而能够有效防止第二导电走线141对应爬坡区域的位置因过蚀刻而出现断裂的风险。

S660、除去光阻层。

完成第二导电层140的制作后，需要将剩余的光阻层进行剥离，露出第二导电走线141，以便于后续膜层的制作。

需要说明的是，如图12所示，当所用光阻层为正向光阻时，掩模版200上的遮挡结构与第二导电走线141的结构保持一致，即掩模版200包括第一遮挡部210和第二遮挡部220，第一遮挡部210与第二导电走线141的第一本体1411和第二本体1412对应，第二遮挡部220与第二导电走线141的加强部1413对应，且第二遮挡部220在第一方向X上的宽度大于第二遮挡部220的宽度。

通过掩模版200对光阻层进行图案化处理，使光阻层的图案与第二导电走线141的目标结构一致，即图案化的光阻层对应第二导电走线141加强部1413的区域的宽度大于其他部分的宽度，以对第二导电走线141的加强部1413进行保护，防止在对第二导电层140进行蚀刻时，加强部1413对应的爬坡区域因过蚀刻而出现断裂，保证第二导电走线141的结构稳定。

其中，当光阻层为负向光阻时，掩模版200上的遮挡区域与透光区域进行交换，以确保进行曝光显影之后的光阻层的图案与第二导电走线141的目标结构保持一致，此处不再一一赘述。

以上对本申请实施例所提供的一种阵列基板、显示面板及阵列基板的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。