测量防静电屏蔽包装袋屏蔽性能的一体化装置

技术领域

本发明涉及静电放电检测领域，具体涉及一种测量防静电屏蔽包装袋屏蔽性能的一体化装置。

背景技术

防静电屏蔽包装袋的特点是不易摩擦起电，采用静电耗散材料，电荷容易平衡成为等电位体，对于内部或外部接触放电，有抑制大电流快速释放的作用，还具有静电放电屏蔽的功能，能够衰减快速放电的静电放电能量的穿透。

目前衡量屏蔽袋的屏蔽性能主要有两种方法，一种是感应电压峰值差法，一种是感应能量法。

感应电压峰值差法对应的标准有国军标GJB2605－96《可热封柔韧性防静电阻隔材料规范》以及美国电子工业协会标准EIA-541-1998。感应能量法对应的标准有美国静电放电协会标准ANSI/ESD STM11.31-2006以及航天标准Q/QJA 122-2013《航天电子产品防静电屏蔽包装袋检测方法》。

对于感应电压峰值差法，可以临时使用分立元器件以及示波器等搭建原理样机进行测试，然而这种方法测试一致性不好，不利于推广。对于感应能量法，我国目前没有相关的仪器设备。

发明内容

有鉴于此，本发明实施例旨在提出一种测量防静电屏蔽包装袋屏蔽性能的一体化装置，同时具备感应电压峰值差法和感应能量法检测功能。

本发明实施例提供一种测量防静电屏蔽包装袋屏蔽性能的一体化装置，所述装置包括：ESD模拟器，包括放电开关及分别与所述放电开关连接的高压电源、储能电容和放电网络；电容探针，与所述放电网络连接；电流及电压功能选择继电器，与所述电容探针连接；电流互感器，与所述电流及电压功能选择继电器连接；至少一个电压分压器，与所述电流及电压功能选择继电器连接；波形采集模块，与所述电流互感器和所述电压分压器连接；控制模块，与所述波形采集模块连接；校准接口，包括与所述电流互感器连接的电流校准接口、与所述放电网络连接的电容电阻网络校准接口以及与所述高压电源连接的高压输出校准接口；其中，所述放电网络被配置为在所述电流及电压功能选择继电器的控制下在多种放电模式切换，所述放电模式至少包括第一模式和第二模式，所述第一模式为200pF及400kΩ放电模式，所述第二模式为100pF及1500Ω放电模式。

在本发明的优选实施例中，所述电流互感器与所述电流校准接口复用，所述电流互感器的原边为一匝线圈，所述原边两端通过所述电流及电压功能选择继电器接通或断开所述电容探针电的两个电极，所述原边还与用于电流校准的BNC端子并联连接；所述电流互感器的副边连接电阻分压网络，且匹配所述波形采集模块的电流采集输入端口。

在本发明的优选实施例中，所述电压分压器与所述高压输出校准接口复用，所述电容探针的两个电极通过所述电流及电压功能选择继电器接通或断开两条串联电阻的支路，其中，每条支路有两个分压测量点：第一分压点位于10MΩ电阻与100kΩ电阻之间，且连接到电压校准用BNC芯线；第二分压点位于100kΩ电阻与9.1kΩ电阻之间，且连接到电压波形采集输入端口；且两条支路各自对应一个BNC芯线和一个电压波形采集输入端口。

在本发明的优选实施例中，所述电流校准接口包括三个BNC端口，分别为校准电流输入端口、触发1端口和触发2端口；所述电容电阻网络校准接口包括至少一个与内部电路板连接的端子；所述高压输出校准接口包括至少一个与内部电路板连接的端子。

在本发明的优选实施例中，所述电压分压器的数量为两个，所述波形采集模块包括三路波形采集，分别为两路电压波形采集以及一路电流波形采集，每路所述波形采集均包括增益放大器和模数转换器；其中：所述两路电压波形采集各自连接一个所述电压分压器；所述一路电流波形采集连接所述电流互感器的副边的所述电阻分压网络。

在本发明的优选实施例中，所述控制模块包括：FPGA；RAM，与所述FPGA连接；触屏显示器，与所述FPGA连接；通信接口，与所述FPGA连接；继电器驱动控制接口，与所述FPGA连接。

在本发明的优选实施例中，所述控制模块还包括三个模数转换接口，所述三个模数转换接口分别对应所述两路电压波形采集以及所述一路电流波形采集。

在本发明的优选实施例中，所述RAM被配置为保存数字波形，以及配合所述FPGA计算电压峰值差和电流波形的能量。

在本发明的优选实施例中，所述通信接口被配置为与上位机连接，所述FPGA包括MCU内核，所述MCU内核作为下位机平台与所述上位机连接，所述MCU内核的功能包括人机界面交互控制、ESD放电触发逻辑、数据采集和触发、量程转换、波形存储、波形显示、脉冲能量计算、保存修正数据以及上位机通信。

在本发明的优选实施例中，所述ESD模拟器还包括与所述高压电源连接的高压显示单元。

本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置结构简单、操作便捷，可同时实现感应电压峰值差法和感应能量法检测功能，具备极高的通用性、适用性和实用性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置的原理示意图；

图2为本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置的软件示意图；

图3(a)-(c)分别为本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置的正视、俯视和侧视示意图；

图4为本发明实施例的静电放电网络示意图；

图5为本发明实施例的电容探针与电压/电流功能选择示意图；

图6为本发明实施例的触发输出接口时序示意图；

图7为本发明实施例的RC网络替代1.5kΩ电路示意图。

具体实施方式

此说明书实施方式的描述应与相应的附图相结合，附图应作为完整的说明书的一部分。在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各结构的部分将以分别描述进行说明，值得注意的是，图中未示出或未通过文字进行说明的元件，为所属技术领域中的普通技术人员所知的形式。

此处实施例的描述，有关方向和方位的任何参考，均仅是为了便于描述，而不能理解为对本发明保护范围的任何限制。以下对于优选实施方式的说明会涉及到特征的组合，这些特征可能独立存在或者组合存在，本发明并不特别地限定于优选的实施方式。本发明的范围由权利要求书所界定。

如图1所示，是本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置，所述装置包括：ESD模拟器，包括放电开关及分别与所述放电开关连接的高压电源、储能电容和放电网络；电容探针，与所述放电网络连接；电流及电压功能选择继电器，与所述电容探针连接；电流互感器，与所述电流及电压功能选择继电器连接；至少一个电压分压器，与所述电流及电压功能选择继电器连接；波形采集模块，与所述电流互感器和所述电压分压器连接；控制模块，与所述波形采集模块连接；校准接口，包括与所述电流互感器连接的电流校准接口、与所述放电网络连接的电容电阻网络校准接口以及与所述高压电源连接的高压输出校准接口；其中，所述放电网络被配置为在所述电流及电压功能选择继电器的控制下在多种放电模式切换，所述放电模式至少包括第一模式和第二模式，所述第一模式为200pF及400kΩ放电模式，所述第二模式为100pF及1500Ω放电模式。

如图1所示，在本实施例中，所述ESD模拟器还包括与所述高压电源连接的高压显示单元。所述电容探针被配置为在测试时感应所述ESD模拟

器的放电并接触防静电屏蔽包装袋的内表面，以及在检验ESD放电波形时5接触放电电极。所述波形采集模块包括两路电压波形采集以及一路电流波形采集，其中，所述两路电压波形采集分别连接所述电容探针的两个极板。所述控制模块包括：FPGA；RAM，与所述FPGA连接；触屏显示器，与所述FPGA连接；通信接口，；继电器控制接口，与所述FPGA连接。所

述波形采集模块还包括增益放大器和模数转换器(A/D)；所述控制模块还0包括三个高速A/D的接口，所述波形采集模块通过三个高速A/D接口与所述控制模块连接，三个所述高速A/D接口分别对应于所述两路电压波形采集以及所述一路电流波形采集。所述RAM被配置为保存数字波形，以及配合所述FPGA计算电压峰值差和电流波形的能量。所述通信接口被配置

为与上位机连接，所述FPGA包括MCU内核，所述MCU内核作为下位机5平台与所述上位机连接，所述MCU内核的功能包括人机界面交互控制、ESD放电触发逻辑、数据采集和触发、量程转换、波形存储、波形显示、脉冲能量计算、保存修正数据以及上位机通信。

本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置，具备感应电压峰值差法和感应能量法两种测量模式，感应能量法测量模式符合0GB/T32304、Q/QJA122、ANSI/ESD STM11.31、IEC61340-4-8等标准，感应电压峰值差测量模式符合GJB2605、EIA541等标准，具体可实现如下功能：

(1)感应电压峰值差法测量防静电屏蔽包装袋屏蔽性能。

(2)感应能量法测量防静电屏蔽包装袋屏蔽性能。

5(3)通过电容感应、电阻吸能、波形采集，以数字形式显示输出感应

电参数。

(4)具有校准接口，其中电压、电容、电阻等电参数能够通过校准接口输出到计量标准上。

(5)检测仪集ESD放电、电压脉冲、电流脉冲测量功能于一体，其中，充电和放电的触发信号，可输出，也可输入。

本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置，参数如下：

(1)高压源充电电压：100V～1200V，分辨力1V；

(2)能量测量范围：0～50uJ，最大允许误差:50uJ处±6uJ；

(3)感应电压峰值差法的放电网络：EIA 541:200pF&400kΩ；

(4)感应能量法的放电网络：STM11.31:100pF&1500Ω；

(5)放电波形上升沿：@0Ω:<10ns，@500Ω:<20ns，沿振环<15％；

(6)放电波形下降沿：@0Ω:150ns±15ns，@500Ω:200ns±20ns，沿振环15％；

(7)容性传感器的电容：8pF±2pF；

(8)通信接口功能：可通过USB串口与计算机通信；

(9)符合标准：符合ANSI/ESD STM 11.31、EIA 541标准；

(10)校准接口：对内置高压电源输出电压、电流传感器、RC网络进行校准的接口。

(11)触发输出接口：具备充电和放电的触发输出信号，可以外接防静电屏蔽包装袋能量法校准装置和防静电屏蔽包装袋电压峰值差法校准装置，对设备进行校准。

在本发明实施例中，高压电源的调节范围100VDC～1200VDC，可以通过装置的前面板调节旋钮(见图3顶视图)进行调节。高压电源有独立的开关。高压显示是固定量程的LED表头。放电开关负责给电容充电和控制ESD模拟器(后简称ESD)放电，ESD波形的上升沿和峰值产生在于放电开关。放电网络可以选择符合两种ESD放电标准的组合，至少包括满足GJB2605标准(或者EIA 541)标准的感应电压峰值差法的放电网络：200pF&400kΩ；以及满足Q/QJA122标准(或ANSI/ESD STM11.31标准)的感应能量法的放电网络：100pF&1500Ω；上述放电网络可由继电器(见图4的S3-1和S4-1)切换，并由装置的前面板触屏操作选择。

电容探针用于感应ESD放电，在正常测试防静电屏蔽包装袋时，直接接触包装袋的内表面。在检验ESD放电波形时，直接接触放电电极。电容探针上感应的电压或电流信号经过电压分压器或电流分流器，被接入波形采集的增益放大器，再接入高速A/D转换器，采集电压波形和电流波形，推荐为8bit&1Gsps。FPGA为主控制器，内置MCU内核，负责控制测量模式选择、数据采集和存储、串口通信、与显示器交换数据。RAM存储器用于保存数字波形，配合FPGA计算电压峰值差和电流波形的能量。触屏显示器用于显示人机界面、接受操作指令。通信接口用于与上位机通信，把测量数据保存在上位机。校准接口用于校准放电波形，为高速A/D提供校准信号。正常测试时与内部断开。

如图2所示，本发明实施例的测量防静电屏蔽包装袋屏蔽性能的一体化装置的软件部分包括上位机软件和下位机软件。上位机软件运行在计算机环境下，通过USB接口与下位机通信，功能是波形显示、计算脉冲电流能量，计算感应电压峰值差、校准界面、修正参数下传、文件生成保存、报告生成和打印。下位机软件运行在FPGA的MCU内核中，功能是人机界面、ESD放电触发逻辑、数据采集和触发、量程转换、波形存储、波形显示、脉冲能量计算、保存修正数据、上位机通信。

如图3所示，本发明实施例为便于被检测防静电屏蔽包装袋包住电容探针的两个电极，套入深度大于150mm，标准要求至少50mm，产品主体结构如E型开口槽。电容探针用复合纤维材料支撑，像舌头一样从产品内部探出，具有弹性和韧性。接地电极圆盘在槽的下部固定不动。放电电极圆盘在槽的上部，由旋钮压紧松开机构带动，是活动部件，可上下位移。放电电极通过一个旋钮控制松开和压紧，压紧力受内部弹簧片限制，保证每次按压的力度基本一致，保持重复性。

如图4所示，本发明实施例的RC放电网络的校准接口设计和高压电源输出电压的校准接口设计包括：S1、S2-1、S2-2、S3-1、S4-1都是单刀单掷开关，在不上电的时候都是处于断开状态。A、B、C、D、E、F、G这些点都引出到校准口的连接点上。通过S3-1、S4-1的切换，电容器C1、C2、电阻器R2、R3可以组成标准要求的感应能量法和感应峰值差法放电网络。在装置不上电的情况下使用RLC测量仪测量B-G，C-G两端的电容，就可以分别校准C1和C2的电容值，并联B和C后，再测量到G的电容是200pF，测量D-F，E-F两端的电阻，就可以校准R2和R3两端的电阻值。当高压电源输出开关打开的情况下，使用高压表测量A-G两端的电压，可以校准高压源模块的输出电压。

如图5所示，本发明实施例的电容探针与电压/电流功能选择设计，包括：电压测量继电器S5、电流测量继电器S6、2条电压分压器支路、1条电流互感器回路，其中，电流互感器原边并联到电流校准接口S3连接对应的BNC芯线和皮线，电流互感器副边并联到电流校准接口J16连接对应BNC芯线，电流互感器副边同时还连接阻容网络与电流波形采集接口J15。其中，两路电压分压器支路分别经继电器S5接到电容探针的两个电极，每条支路由三只电阻分压，中间留出两个分支点，其中电压低的那个连接波形采集接口J13(或J11)，电压较高的那个分支点连接电压校准接口S4-1(或S4-2)，这两个点连接对应的BNC芯线，即可用示波器监视电压波形，也可以从S4-1(或S4-2)输入标准电压信号。

如图6所示，本发明实施例的触发输出接口输出两个信号，分别为充电信号对应触发信号1，放电信号对应触发信号2。这两个信号用于控制外部继电器的闭合与断开，电平为高时代表控制继电器闭合。在t1为高的持续时间内，控制充电继电器给电容充电，在t3为高的持续时间内，控制充电继电器给电容放电。这两个信号用于控制外部的能量法校准设备或者电压峰值差法的外部校准设备，给被校准的本设备进行ESD放电，校准本设备能量法或者电压峰值差法的读数。触发信号2的上升沿也用于消除非ESD波形的干扰，为有效数据识别提供同步触发。

在本实施例中，感应能量法和感应电压峰值差法在测试过程中的差异包括：

(1)RC放电网络不同

如图4所示，通过S3-1、S4-1的切换，C1，C2、R2、R3可以组成标准要求的感应能量法和感应峰值差法放电网络。

(2)对电容电极的取样方式不同

感应能量法是在电容电极上并联500欧姆电阻，然后测量500欧姆上流过的电流，对电流积分，计算出能量。感应电压峰值差法是采样电容探针的上电极和下电极的电压波形，然后计算它们的峰值电压差。

如图7所示，在本实施例中，可利用阻容网络代替1.5kΩ电阻，感应能量法所依据的标准Q/QJA122和ANSI/ESD STM11.31都依据了人体模型HBM，人体模型的详细要求在ANSI/ESD STM5.1《ESD Association Standard Test Method for ElectrostaticDischarge Sensitivity Testing–Human Being Model(HBM)–component Level》中提出，该标准提出了两种放电波形指标，一种是直接短路SHORT情况下，上升时间要求2ns～10ns，HBM1000V的放电电流Ip值要达到0.67(1±10％)A；另一种是串联500Ω负载情况下，上升时间要求2ns～25ns。为了补偿补偿设计中分布参数导致的差异，使放电电流波形满足要求。本产品设计了一种RC网络来代替能量法里的1.5kΩ放电电阻。为了调节放电网络参数，把1.5kΩ分成三只500Ω电阻串联，结点上设计了对地的电容用于补偿引线的电感。C1、C2、C3、C4电容的取值范围0.5pF～3pF，依据实际电路做调整。

综上所述，本发明相比于目前的利用计算机、示波器、放电单元、测试夹具等多个设备及部件组成一个系统，本发明采用一体化的结构，单台设备可以独立完成屏蔽包装袋屏蔽性能的测量。本发明包含感应电压峰值差法和感应能量法两种测量模式，可以通过触摸液晶屏进行操控，自动切换。本发明采用硬件电路代替了示波器和通用计算机的采样和运算功能。本发明采用电流传感器代替了示波器电流探头。本发明采用触摸液晶屏代替了外接显示器。本发明提出了在不通电的情况下对感应电压峰值差法和感应能量法的RC放电网络进行校准的接口。本发明提出了对内置电流传感器进行校准的接口。本发明提出了高压源静态电压的校准电路接口。本发明提出了触发信号输出的接口，可以外接防静电屏蔽包装袋能量法校准装置和防静电屏蔽包装袋电压峰值差法校准装置，对设备进行校准。本发明提出了一种RC网络来代替感应能量法里的1.5kΩ放电电阻，用以补偿设计中分布参数导致的差异，使放电电流波形满足要求。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。