半导体装置

技术领域

本发明涉及一种半导体装置。

背景技术

对于例如车载用逆变器装置中采用的IGBT(Insulated Gate BipolarTransistor；绝缘栅双极型晶体管)等半导体装置而言，为了抑制发热而以围绕栅极指的方式一体地形成有发射极回绕部和发射极电极(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2018－120990号公报

发明内容

发明所要解决的课题

另外，由于发射极回绕部、栅极指、发射极电极彼此空开间隔配置，因此在半导体装置中的能够形成发射极电极的区域中提高发射极电极所占比例是有极限的。此外，这样的问题不限于在IGBT中发生，对于MOSFET(metal-oxide-semiconductor field-effecttransistor；金属氧化物半导体场效应晶体管)等的其他的晶体管而言也同样可能发生。

用于解决课题的方案

关于解决上述课题的半导体装置，其具备：设置有单元的单元区域；围绕所述单元区域的外周区域；配置在所述外周区域的栅极电极；以及驱动电极，其具有设置在所述单元区域的电极部、与所述电极部隔开距离形成于所述外周区域的外周电极部、以及将所述电极部与所述外周电极部连接的连接部，在所述外周区域设置有：作为半导体区域的阱区，其设置为围绕所述单元区域；绝缘膜，其设置为覆盖所述阱区，且在俯视下围绕所述单元区域；以及栅极指，其形成为埋入所述绝缘膜内，且与所述栅极电极连接并围绕所述单元区域，所述连接部横跨所述栅极指而形成在所述绝缘膜上，所述外周电极部与所述阱区电连接。

发明的效果

根据上述半导体装置，能够增大驱动电极的面积。

附图说明

图1是第一实施方式的半导体装置的俯视图。

图2是图1的半导体装置的栅极电极及其周边的放大图。

图3是表示图1的半导体装置的单元区域的剖面结构的剖视图。

图4是表示图1的半导体装置的外周区域的剖面结构的剖视图。

图5是表示图1的半导体装置的5－5线的剖面结构的剖视图。

图6是表示图1的半导体装置的6－6线的剖面结构的剖视图。

图7是比较例的半导体装置的俯视图。

图8是表示图7的比较例的半导体装置的8－8线的剖面结构的剖视图。

图9是表示图7的比较例的半导体装置的9－9线的剖面结构的剖视图。

图10是第二实施方式的半导体装置的俯视图。

图11是图10的半导体装置的栅极电极及其周边的放大图。

图12是表示图10的半导体装置的12－12线的剖面结构的剖视图。

图13是表示图10的半导体装置的13－13线的剖面结构的剖视图。

图14是将变更例的半导体装置的栅极电极及其周边放大的俯视图。

具体实施方式

以下参照附图对半导体装置的实施方式进行说明。在以下所示的实施方式中，例示了由技术思想具体化的结构、方法，各构成部件的材质、形状、构造、配置、尺寸等不限于下述。

[第一实施方式]

(半导体装置的结构)

参照图1～图6对半导体装置10的一实施方式的结构进行说明。

如图1所示，本实施方式的半导体装置10是沟槽栅极型IGBT(Insulated GateBipolar Transistor；绝缘栅双极型晶体管)。该半导体装置10可在例如车载用逆变器装置中用作开关元件。在这种情况下，可在半导体装置10中流通例如5A以上且1000A以下的电流。

如图1所示，半导体装置10形成为例如矩形平板状。在本实施方式中，半导体装置10的装置主面10s形成为例如正方形。在本实施方式中，装置主面10s的一边的长度为11mm左右。即，本实施方式的半导体装置10的芯片尺寸为11mm见方。半导体装置10具有：朝向与装置主面10s相反侧的装置背面10r(参照图3)、在装置主面10s与装置背面10r之间形成的四个装置侧面10a～10d。装置侧面10a～10d是连接例如装置主面10s和装置背面10r的面，并与装置主面10s和装置背面10r双方正交。

在以下的说明中，将装置主面10s和装置背面10r所朝向的方向设为“z方向”。z方向也可以称为半导体装置10的高度方向。将与z方向正交的方向中的彼此正交的两个方向设为“x方向”和“y方向”。在本实施方式中，装置侧面10a、10b构成了半导体装置10的x方向的两端面，装置侧面10c、10d构成了半导体装置10的y方向的两端面。另外，为了方便，将从装置背面10r朝向装置主面10s的方向设为“上方”，并将从装置主面10s朝向装置背面10r的方向设为“下方”。另外，将从z方向看半导体装置10设为“俯视”。

如图2所示，半导体装置10具备：发射极电极21、栅极电极22和集电极电极27(参照图3)，作为用于与半导体装置10的外部连接的外部电极。

发射极电极21是构成IGBT的发射极的电极，是供半导体装置10的主电流流通的电极。发射极电极21形成于装置主面10s。在发射极电极21中的比y方向的中央靠近装置侧面10c且为x方向的中央的位置形成有开口部21a。

栅极电极22是构成IGBT的栅极的电极，是从半导体装置10的外部供给用于使半导体装置10驱动的驱动电压信号的电极。栅极电极22形成于装置主面10s。栅极电极22形成于发射极电极21的开口部21a内。

集电极电极27是构成IGBT的集电极的电极，是供半导体装置10的主电流流通的电极。即，在半导体装置10中，从集电极电极27朝向发射极电极21流通主电流。集电极电极27形成于装置背面10r。更具体而言，集电极电极27形成在装置背面10r整体。

如图1和图2的虚线所示，半导体装置10具备：形成有多个单元11A(参照图3)的单元区域11、以围绕单元区域11的方式在单元区域11的外侧设置的外周区域12。这里，单元11A是指：形成有晶体管的主单元。即，单元区域11是形成有晶体管的区域。在本实施方式中，俯视的单元区域11的形状为矩形。

在单元区域11设置有发射极电极21。发射极电极21在单元区域11的大部分形成。俯视来看，发射极电极21具有沿循单元区域11的形状的形状。在单元区域11中的与栅极电极22重叠的位置不形成单元11A。即，单元区域11具有以避开栅极电极22的方式凹陷的凹部11a。

外周区域12是供使半导体装置10的绝缘耐压提高的末端构造设置的区域。俯视来看，外周区域12是在装置主面10s的外周部分形成的环状的区域。俯视来看，也可以说外周区域12是装置主面10s中的单元区域11以外的区域。

在外周区域12配置有发射极电极21的一部分和栅极电极22。在外周区域12设有：栅极指23、FLR(Field Limiting Ring；场限环)部24、等电位环25。发射极电极21、栅极电极22、FLR部24的后述的多个(在本实施方式中为八个)场板24b和等电位环25包含共同的金属膜。该金属膜由包含例如AlCu的材料(铝和铜的合金)形成。

栅极指23构成为使向栅极电极22供给的电流迅速地也向发射极电极21中的远离栅极电极22的部分的单元11A供给。栅极指23与栅极电极22连接。

栅极指23在发射极电极21的外周部设置。栅极指23以围绕单元区域11的方式形成。栅极指23由金属配线形成。俯视来看，栅极指23配置在与发射极电极21的外周部重叠的位置。在本实施方式中，栅极指23由含钨(W)的材料形成。

栅极指23包含栅极指23A、23B、23C。栅极指23A从栅极电极22朝向装置侧面10a延伸，并形成为从装置侧面10c、装置侧面10a和装置侧面10d围绕单元区域11。栅极指23B从栅极电极22朝向装置侧面10b延伸，并形成为从装置侧面10c、装置侧面10b和装置侧面10d围绕单元区域11。栅极指23A的前端部和栅极指23B的前端部在比发射极电极21靠近装置侧面10d的部分并在x方向上空开间隙对置。栅极指23C形成于俯视来看与栅极电极22重叠的位置。栅极指23C将栅极指23A和栅极指23B连接。此外，栅极指23也可以设置多个。

FLR部24是用于提高半导体装置10的耐压的末端构造，设置于发射极电极21的外方。FLR部24形成为将发射极电极21和栅极电极22围绕的环状。在本实施方式中，FLR部24形成为闭环状。FLR部24具有如下功能：使外周区域12的电场缓和，抑制来自外部离子的影响，从而使半导体装置10的耐压提高。

等电位环25是用于提高半导体装置10的耐压的末端构造，以围绕FLR部24的方式形成为环状。在本实施方式中，等电位环25形成为闭环状。等电位环25具有使半导体装置10的耐压提高的功能。

半导体装置10具备：将单元区域11和外周区域12双方覆盖的钝化膜13(参照图4)。钝化膜13将发射极电极21、栅极电极22、FLR部24和等电位环25覆盖。钝化膜13是从半导体装置10的外部保护半导体装置10的保护膜。另外，钝化膜13是由包含例如聚酰亚胺(PI)的材料形成的有机绝缘膜。此外，在图1和图2中为了易于看图而省略了钝化膜13。

在钝化膜13上设有：使发射极电极21的一部露出的第一开口部(省略图示)、使栅极电极22的大部分露出的第二开口部(省略图示)。发射极电极21中的由第一开口部露出的部分构成了发射极电极焊垫。栅极电极22中的由第二开口部露出的部分构成了栅极电极焊垫。

图3示出了单元区域11的一部分的剖面结构的一例。此外，在图3中为了方便而省略了单元区域11中的半导体装置10的构成要素的一部分的影线。

如图3所示，半导体装置10具备半导体基板30。半导体基板30由包含例如n

半导体基板30具有在z方向上彼此朝向相反侧的基板表面30s和基板背面30r。即，z方向也可以称为半导体基板30的厚度方向。

半导体基板30具有如下构造，即从基板背面30r朝向基板表面30s依次层叠有：p

作为集电极层31的p型掺杂剂，可采用例如B(硼)、Al(铝)等。集电极层31的杂质浓度例如为1×10

作为缓冲层32和漂移层33的n型掺杂剂，可采用例如N(氮)、P(磷)、As(砷)等。缓冲层32的杂质浓度例如为1×10

在漂移层33的表面即基板表面30s形成有p型的基极区域34。基极区域34形成于基板表面30s的大致整面。基极区域34的杂质浓度例如为1×10

在单元区域11中的基极区域34的表面(基板表面30s)排列配置有多个沟槽35。各沟槽35沿着例如y方向延伸，并在x方向上彼此分离配置。由此划分为条带状的单元11A。在x方向上相邻的沟槽35的间隔(沟槽35的中心间距离)例如为1.5μm以上且7.0μm以下。各沟槽35的宽度(沟槽35的x方向的尺寸)例如为0.5μm以上且3.0μm以下。各沟槽35在基极区域34沿z方向贯通，并延伸至漂移层33的途中。此外也可以是，各沟槽35以对矩阵状的单元11A进行划分的方式形成为格子状。

在单元区域11中的基极区域34的表面(基板表面30s)形成有n

在单元区域11中的基极区域34的表面(基板表面30s)形成有p

在各沟槽35的内面和基板表面30s双方一体地形成有绝缘膜38。因此也可以说，绝缘膜38形成于漂移层33的表面。绝缘膜38具有例如氧化硅(SiO

经由绝缘膜38在各沟槽35内埋入由例如多晶硅等形成的电极材料。各沟槽35中埋入的电极材料与栅极电极22(栅极指23)和发射极电极21中的任一个电连接。即，由各沟槽35中埋入的电极材料形成了栅极沟槽22A和发射极沟槽21TE。在本实施方式中，栅极沟槽22A和发射极沟槽21TE在多个沟槽35的配置方向上交替设置。在本实施方式中，栅极沟槽22A和发射极沟槽21TE双方埋入到各沟槽35的开口端。

在设置于基板表面30s的绝缘膜38的表面38s形成有中间绝缘膜39。中间绝缘膜39具有例如SiO

在中间绝缘膜39的表面39s形成有发射极电极21。中间绝缘膜39是将发射极电极21与栅极沟槽22A之间、以及发射极电极21与发射极沟槽21TE之间双方埋没的层间绝缘膜。

在单元区域11中的中间绝缘膜39和绝缘膜38双方形成有使基极接触区域37露出的接触孔40a。发射极电极21的一部分埋入接触孔40a而与基极接触区域37相接。

图4示出了外周区域12的剖面结构的一例。

如图4所示，在外周区域12形成有第二导电型(在本实施方式中为p型)的半导体区域即阱区34A。阱区34A形成于漂移层33的表面(半导体基板30的基板表面30s)。阱区34A的深度比基极区域34的深度深。在本实施方式中，阱区34A的深度比沟槽35的深度深。阱区34A的杂质浓度比漂移层33的杂质浓度高，且比基极区域34的杂质浓度低。在一例中，阱区34A的杂质浓度为1×10

FLR部24形成于比阱区34A靠向外方的位置。FLR部24由彼此分离配置的多个(在本实施方式中为四个)的环状的导电体和半导体区域构成。

在半导体基板30的基板表面30s形成有多个(在本实施方式中为八个)环状的护环24a。在本实施方式中，各护环24a形成为闭环状。各护环24a在漂移层33局部地形成。各护环24a为第二导电型(在本实施方式中为p型)的半导体区域，在与z方向正交的方向上彼此分离配置。在本实施方式中，各护环24a的深度与阱区34A的深度相同。作为各护环24a的p型掺杂剂，可采用例如B、Al等。各护环24a的杂质浓度与例如阱区34A的杂质浓度相同，例如为1×10

FLR部24具有与多个护环24a对应设置的多个场板24b。各场板24b设置在中间绝缘膜39上。俯视来看，场板24b设置在与对应的护环24a重叠的位置。

场板24b与对应的护环24a相接。更具体而言，在中间绝缘膜39和绝缘膜38的与各护环24a对应的位置独立地形成有使各护环24a露出的开口部40b(参照图5)。各场板24b经由与各护环24a对应的开口部40b独立地与各护环24a相接。在本实施方式中，各护环24a和各场板24b分别为电浮置状态。

等电位环25具有：在漂移层33的表面(基板表面30s)形成的第一导电型(n

从z方向来看，沟道截止区域从与表面侧配线25a重叠的位置形成到装置侧面10c。沟道截止区域相对于内部配线靠向外方(靠近装置侧面10c)配置。沟道截止区域的杂质浓度与例如发射极区域36(参照图3)的杂质浓度相同，为1×10

内部配线设置在绝缘膜38上，且被中间绝缘膜39覆盖。内部配线由多晶硅等电极材料形成。在内部配线的表面形成有氧化膜。

表面侧配线25a设置于俯视来看与沟道截止区域和内部配线双方重叠的位置。表面侧配线25a由包含例如AlCu的材料形成。表面侧配线25a与沟道截止区域和内部配线双方电连接。更具体而言，在中间绝缘膜39和绝缘膜38的与沟道截止区域对应的位置设置有第一开口部。表面侧配线25a具有经由第一开口部与沟道截止区域相接的第一触点。在中间绝缘膜39的与内部配线对应的位置设置有第二开口部。表面侧配线25a具有经由第二开口部与内部配线相接的第二触点。

图5和图6示出了单元区域11的一部分和外周区域12的剖面结构的一例。此外，在图5和图6中为了方便而省略了单元区域11的一部分和外周区域12中的半导体装置10的构成要素的一部分的影线。另外，在图5和图6中为了方便而省略了钝化膜13。

如图2、图5和图6所示，在本实施方式中，阱区34A与单元区域11相邻设置。俯视来看，阱区34A以围绕单元区域11的方式设置。阱区34A在俯视来看与z方向正交的方向(例如x方向或y方向)上形成为具有宽度的环状。如图5所示，阱区34A在与栅极电极22重叠的位置形成。俯视来看，也可以说栅极电极22配置在阱区34A内。

阱区34A具有：在单元区域11的周围具有第一宽度尺寸的第一阱区34AA、以及具有比第一宽度尺寸大的第二宽度尺寸的第二阱区34AB。第二阱区34AB以进入单元区域11的凹部11a的方式形成。俯视下的第二阱区34AB的形状为矩形。俯视来看，第二阱区34AB在与栅极电极22重叠的位置形成。

第一阱区34AA与第二阱区34AB的x方向的两端部连接，形成为将单元区域11围绕的环状。第一阱区34AA与第二阱区34AB的y方向的两端部中的距离发射极电极21的后述的单元电极部21A较远的端部连接。换言之，第二阱区34AB在比FLR部24靠向内方且与FLR部24相邻的位置形成。

阱区34A具有：比其宽度方向的中心靠近单元电极部21A的部分即内周部34B、以及相对于宽度方向的中心远离单元电极部21A的部分即外周部34C。外周部34C也可以说是比宽度方向的中心靠近外周区域12的部分。

在外周区域12中的基板表面30s上形成有绝缘膜38。在形成于基板表面30s的绝缘膜38上形成有中间绝缘膜39。即，绝缘膜38和中间绝缘膜39双方形成在单元区域11和外周区域12双方。

在中间绝缘膜39的表面39s形成有栅极电极22。中间绝缘膜39也可以说是将栅极电极22与阱区34A之间埋没的层间绝缘膜。另外，中间绝缘膜39也可以说是将FLR部24的多个场板24b与多个护环24a(一并参照图4)之间埋没的层间绝缘膜。

这里，在本实施方式中，中间绝缘膜39和绝缘膜38与“绝缘膜”对应。中间绝缘膜39的表面39s与“绝缘膜的表面”对应，绝缘膜38的背面38r与“绝缘膜的背面”对应。

(发射极电极、栅极电极和栅极指的结构)

参照图2、图5和图6，对发射极电极21、栅极电极22和栅极指23A(23B)的结构进行说明。此外，栅极指23B的结构与栅极指23A的结构相同，曾因此省略其说明。

发射极电极21设置于俯视来看与单元区域11和外周区域12双方重叠的位置。发射极电极21也可以说是比环状的FLR部24靠向内方设置。

发射极电极21具有：设置于单元区域11的单元电极部21A、与单元电极部21A隔开距离设置于外周区域12的外周电极部21B、以及将单元电极部21A与外周电极部21B连接的连接部21G。在本实施方式中，单元电极部21A、外周电极部21B和连接部21G一体地形成。

俯视来看，单元电极部21A将单元区域11整体覆盖。因此，俯视下的单元电极部21A的形状为矩形。这里，在本实施方式中，单元电极部21A与“电极部”对应。

俯视来看，外周电极部21B将外周区域12中的内周区域覆盖。外周区域12中的内周区域是外周区域12中的比FLR部24靠向内方的区域。外周电极部21B比栅极指23靠向外方。即，外周电极部21B将外周区域12的内周区域中的靠近FLR部24的区域覆盖。另外，外周电极部21B以避开栅极电极22的方式形成。这样，外周电极部21B也可以说是俯视来看从单元区域11隔开距离设置于外周区域12的部分。

俯视来看，外周电极部21B将与阱区34A中的栅极电极22重叠的区域以外的区域中的比栅极指23靠向外方的区域覆盖。更具体而言，外周电极部21B将第二阱区34AB的外周部34C中的比栅极电极22靠向外方的部分覆盖。另外，外周电极部21B将第一阱区34AA的外周部34C中的比栅极指23A、23B靠向外方的区域覆盖。

在本实施方式中，外周电极部21B设置为俯视来看将单元电极部21A围绕的环状。外周电极部21B设置为发射极电极21的外周部分。

如上所述，发射极电极21具有配置有栅极电极22的开口部21a。外周电极部21B和连接部21G双方包含：发射极电极21中的与开口部21a在x方向上相邻的部分、换言之即发射极电极21中的与栅极电极22在x方向上相邻的部分。在本实施方式中，如图2所示，开口部21a也可以说是在x方向上形成在外周电极部21B和连接部21G上。

如图5和图6所示，外周电极部21B具有在y方向上比栅极电极22靠向外方的外周端部21C。这里，外周电极部21B的外周端部21C是指：形成为具有宽度的环状的外周电极部21B的宽度方向的两端部中的靠近FLR部24的端部。外周端部21C具有在y方向上配置于栅极电极22和FLR部24之间的部分。

连接部21G设置于单元电极部21A和外周电极部21B之间。俯视来看，连接部21G配置于外周区域12，将栅极指23A、23B覆盖。因此，连接部21G将外周区域12中的内周区域覆盖。俯视来看，连接部21G以将单元电极部21A整周围绕的方式形成。即，连接部21G形成为具有宽度的环状。

俯视来看，连接部21G将阱区34A中的与栅极电极22重叠的区域以外的区域中的比栅极指23靠向内方的区域覆盖。更具体而言，连接部21G将第二阱区34AB的内周部34B中的比栅极电极22靠向内方的部分覆盖。另外，连接部21G将第一阱区34AA的内周部34B和外周部34C的一部分覆盖。连接部21G将第一阱区34AA的外周部34C中的俯视来看与栅极指23A、23B重叠的区域覆盖。这样，利用外周电极部21B和连接部21G，发射极电极21将阱区34A整体覆盖。外周电极部21B具有连接部21G。俯视来看，栅极指23A、23B设置在与外周电极部21B重叠的位置。

绝缘膜38和中间绝缘膜39设置于单元区域11和外周区域12双方。因此，绝缘膜38和中间绝缘膜39以将阱区34A覆盖的方式形成。

在绝缘膜38和中间绝缘膜39双方以贯通绝缘膜38和中间绝缘膜39的方式形成有第一开口部41和第二开口部42。这些开口部41、42从绝缘膜38和中间绝缘膜39露出了阱区34A。即，第一开口部41和第二开口部42的双方设置于俯视来看与阱区34A重叠的位置。

第一开口部41相对于栅极指23形成于与单元电极部21A相反的一侧。换言之，第一开口部41相对于栅极指23形成于远离单元电极部21A的位置。第一开口部41在与外周端部21C重叠的位置沿着x方向延伸。即，第一开口部41在y方向上相对于栅极电极22形成于与单元电极部21A相反的一侧。

俯视来看，第一开口部41在与阱区34A的外周部34C重叠的位置形成。在本实施方式中，第一开口部41在与阱区34A的外周端部重叠的位置形成。阱区34A的外周端部是指：阱区34A的宽度方向上的阱区34A的两端部中的靠近FLR部24的端部。

第二开口部42相对于栅极指23靠近单元电极部21A形成。如图2所示，俯视来看，第二开口部42具有沿着发射极电极21的开口部21a的形状而成为凹形状的凹部42a。即，在y方向上延伸的第二开口部42设置在从x方向来看与栅极电极22重叠的位置，且为俯视来看以避开栅极电极22的方式折弯的形状。

俯视来看，第二开口部42在与阱区34A的内周部34B重叠的位置形成。在本实施方式中，第二开口部42在与阱区34A的内周端部重叠的位置形成。阱区34A的内周端部是指：阱区34A的宽度方向上的阱区34A的两端部中的靠近发射极电极21的端部。

外周电极部21B以俯视来看将第一开口部41覆盖的方式形成。外周电极部21B具有埋入第一开口部41的第一触点21D。因此，俯视的第一触点21D的形状与俯视的第一开口部41的形状相同。

连接部21G以俯视来看将第二开口部42覆盖的方式形成。连接部21G具有埋入第二开口部42的第二触点21E。因此，俯视下的第二触点21E的形状与俯视下的第二开口部42的形状相同。

第一触点21D与阱区34A的外周部34C相接。由此，外周电极部21B与阱区34A电连接。在本实施方式中，第一触点21D与阱区34A的外周端部相接。即，外周电极部21B在阱区34A的外周端部与阱区34A电连接。俯视来看，第一触点21D在外周电极部21B的外周端部21C形成为环状。因此，第一触点21D具有相对于栅极电极22配置于与单元电极部21A相反的一侧的部分。

第二触点21E与阱区34A的内周部34B相接。由此，连接部21G与阱区34A电连接。俯视来看，第二触点21E在连接部21G的内端部形成为环状。这里，连接部21G的内端部是指：具有宽度的环状的连接部21G的宽度方向上的靠近单元电极部21A的部分。因此，第二触点21E也可以说是具有相对于栅极电极22靠近单元电极部21A配置的部分。在本实施方式中，第二触点21E与阱区34A的内周端部相接。即，连接部21G在阱区34A的内周端部与阱区34A电连接。

栅极指23埋入包含绝缘膜38和中间绝缘膜39的绝缘膜内。在本实施方式中，栅极指23在绝缘膜38的表面38s上形成，且被中间绝缘膜39覆盖。

如图2和图6所示，栅极指23A、23B(在图6中，省略图示)在俯视来看与连接部21G重叠的位置设置。栅极指23A、23B在俯视来看与阱区34A重叠的位置配置。俯视来看，栅极指23A、23B也可以说是配置于第一触点21D和第二触点21E之间。在本实施方式中，在阱区34A的宽度方向上，栅极指23A、23B配置于第一阱区34AA的中央附近。在一例中，如图6所示，多个栅极指23A中的一个配置在俯视来看与第一阱区34AA的外周部34C重叠的位置，另一个配置在俯视来看与第一阱区34AA的内周部34B重叠的位置。多个栅极指23A的剩余一个配置在俯视来看与第一阱区34AA的内周部34B和外周部34C的边界重叠的位置。此外，多个栅极指23B相对于第一阱区34AA的配置位置与栅极指23A相同。

如图5所示，俯视来看，栅极指23C设置在与栅极电极22的y方向的两端部中的外周端部(靠近FLR部24的端部)重叠的位置。即，栅极指23C靠近第一触点21D和第二触点21E中的第一触点21D配置。另外，俯视来看，栅极指23C也可以说是在与第二阱区34AB的外周部34C重叠的位置配置。在本实施方式中，栅极指23C沿着x方向延伸。

在与栅极指23C对应的中间绝缘膜39形成有使栅极指23A露出的开口部39a。即，开口部39a没有在与栅极指23A、23B对应的中间绝缘膜39形成。栅极电极22具有埋入开口部39a的埋入电极部22c。埋入电极部22c与栅极指23C相接。由此，栅极电极22与栅极指23电连接。

(半导体装置10的制造方法)

接下来，对本实施方式的半导体装置10的制造方法的概要进行说明。

半导体装置10的制造方法具备：准备具有n

半导体装置10的制造方法具备形成栅极指23的工序。在绝缘膜38的表面38s形成例如由含钨(W)的材料形成的金属配线而形成栅极指23。

半导体装置10的制造方法具备：形成中间绝缘膜39的工序、在中间绝缘膜39和绝缘膜38双方形成开口部41、42的工序、以及在中间绝缘膜39形成开口部39a的工序。首先，中间绝缘膜39形成在露出的绝缘膜38的表面38s。在这种情况下，中间绝缘膜39以将栅极指23覆盖的方式形成。接下来，在中间绝缘膜39和绝缘膜38双方形成开口部39a、第一开口部41和第二开口部42。接着，在中间绝缘膜39上的形成栅极电极22的区域形成开口部39a。由此，经由开口部39a露出栅极指23C。

半导体装置10的制造方法具备：形成发射极电极21、栅极电极22、FLR部24的多个场板24b和等电位环25的工序。该工序可通过已知的方法实施。在这种情况下，可形成第一触点21D、第二触点21E和埋入电极部22c。

半导体装置10的制造方法具备：形成缓冲层32、集电极层31和集电极电极27的工序。具体而言，针对半导体基板30的基板背面30r选择性地进行n型和p型掺杂剂的离子注入和扩散，依次形成缓冲层32和集电极层31。接着，在集电极层31的与缓冲层32相反侧的表面形成集电极电极27。经过以上的工序来制造半导体装置10。

(第一实施方式的作用)

对本实施方式的半导体装置10的作用进行说明。图7是比较例的半导体装置10X的俯视图，图8是图7的比较例的半导体装置10X的8－8线的剖视图，图9是图7的比较例的半导体装置10X的9－9线的剖视图。

如图7～图9所示，比较例的半导体装置10X的发射极电极21X具有发射极回绕部21Y。发射极回绕部21Y是从发射极电极21X的y方向的两端部中的靠近装置侧面10d的端部以将发射极电极21X围绕的方式延伸的环状的配线。发射极回绕部21Y与发射极电极21X一体化。发射极回绕部21Y比栅极电极22和栅极指23X靠向外方配置。换言之，栅极电极22和栅极指23X双方配置在发射极电极21X和发射极回绕部21Y之间。

如图9所示，栅极指23X具有：埋入中间绝缘膜39的内部配线23XA、在中间绝缘膜39上形成的外部配线23XB、以及将内部配线23XA和外部配线23XB连接的连接配线23XC。因此，俯视来看，外部配线23XB不能在与发射极电极21X重叠的位置配置，因此比发射极电极21X靠向外方配置。栅极指23X的外部配线23XB与栅极电极22一体化。另一方面，如图8所示，内部配线23XA和连接配线23XC设置在中间绝缘膜39内，因此在与栅极电极22重叠的位置的中间绝缘膜39内延伸。

如图9所示，栅极指23X的外部配线23XB配置在发射极回绕部21Y和发射极电极21X之间，因此需要用于在发射极电极21X配置外部配线23XB的空间。即，发射极电极21X避开外部配线23XB而形成。因此，无法以对应于栅极指23X的外部配线23XB的程度增大发射极电极21X。

在本实施方式中，如图5和图6所示，在发射极电极21的外周电极部21B设置的第一触点21D与阱区34A的外周部34C相接。即，第一触点21D与发射极回绕部21Y对应。并且，将栅极指23利用中间绝缘膜39和绝缘膜38埋入，且以将栅极指23覆盖的方式形成连接部21G。即，俯视来看，在与栅极指23重叠的位置形成有发射极电极21。由此，发射极电极21无须避开栅极指23形成，因此能够使发射极电极21的尺寸比发射极电极21X大。

(第一实施方式的效果)

采用本实施方式的半导体装置10，可得以下的效果。

(1－1)半导体装置10具备单元区域11、在与单元区域11不同的区域配置的栅极电极22、将单元区域11和配置栅极电极22的区域围绕的外周区域12、以及发射极电极21，该发射极电极21具有：与单元电极部21A隔开距离形成于外周区域12的外周电极部21B、以及将单元电极部21A与外周电极部21B连接的连接部21G。外周区域12具有：以围绕单元区域11的方式设置的阱区34A、覆盖阱区34A的绝缘膜38和中间绝缘膜39、埋入由绝缘膜38和中间绝缘膜39构成的绝缘膜并与栅极电极22连接且围绕单元区域11的栅极指23。发射极电极21的外周电极部21B经由中间绝缘膜39和绝缘膜38中的相对于栅极指23在单元电极部21A的相反侧形成的第一开口部41与阱区34A电连接。

采用该结构，连接部21G以覆盖栅极指23的方式形成，能够增大发射极电极21的尺寸。即，俯视来看，能够增大发射极电极21的面积。因此，能够使从发射极电极21散热的性能提高。

(1－2)阱区34A形成为具有宽度的环状，且具有比阱区34A中的宽度方向的中心远离单元电极部21A的部分即外周部34C。外周电极部21B具有与阱区34A相接的第一触点21D。俯视来看，第一触点21D与阱区34A的外周部34C相接。

采用该结构，从集电极电极27向发射极电极21流动的电流可经由阱区34A的外周部34C和第一触点21D向单元电极部21A流动。因此，从集电极电极27向发射极电极21流动的电流经由阱区34A的外周部34C和内周部34B向单元电极部21A流动量减少。即，从集电极电极27向发射极电极21流动的电流在阱区34A流动的路径变短。由此，能够减轻因在阱区34A流通电流而引起的发热。

(1－3)第一触点21D具有相对于栅极电极22配置于与单元电极部21A相反的一侧的部分。

采用该结构，外周电极部21B具有相对于栅极电极22配置于与单元电极部21A相反的一侧的部分，因此能够进一步增大俯视下的发射极电极21的面积。

(1－4)俯视来看，在绝缘膜38和中间绝缘膜39中的相对于栅极指23靠近单元电极部21A的位置形成有第二开口部42。外周电极部21B具有经由第二开口部42与阱区34A相接的第二触点21E。

采用该结构，利用第一触点21D和第二触点21E增加了从集电极电极27向发射极电极21流动的电流的路径，因此能够使从集电极电极27向发射极电极21的电流量増加。

(1－5)栅极指23由金属配线形成。

采用该结构，与栅极指23由例如多晶硅形成时相比，能够减小栅极指23的电阻。因此，能够从单元11A经由栅极指23迅速地供给电流。

(1－6)栅极指23与绝缘膜38的背面38r和中间绝缘膜39的表面39s双方分离配置。

采用该结构，能够抑制栅极指23与半导体基板30和发射极电极21的任一个电连接。

(1－7)栅极指23形成于绝缘膜38的表面38s，且被中间绝缘膜39覆盖。

采用该结构，在由绝缘膜38和中间绝缘膜39构成的绝缘膜内埋入栅极指23，因此不必在中间绝缘膜39形成开口部。由此，能够使向由绝缘膜38和中间绝缘膜39构成的绝缘膜内埋入栅极指23的工序简化。

[第二实施方式]

参照图10～图13，对第二实施方式的半导体装置10进行说明。本实施方式的半导体装置10与第一实施方式的半导体装置10相比，发射极电极21的结构不同。在以下的说明中，针对与第一实施方式的半导体装置10不同的结构进行详细说明，对于和第一实施方式的半导体装置10相同的构成要素标记相同符号并省略其说明。

如图10所示，发射极电极21取代开口部21a而具有凹部21b。凹部21b设置于发射极电极21的y方向的两端部中的靠近装置侧面10c的端部且为x方向的中央。凹部21b朝向装置侧面10c开口。在凹部21b配置有栅极电极22。这样，在本实施方式中，没有在栅极电极22和FLR部24的y方向之间配置发射极电极21的一部分。

如图11所示，栅极电极22配置在与发射极电极21的y方向的两端部中的靠近装置侧面10c的端部重叠的位置。更具体而言，栅极电极22的y方向的两端部中的靠近装置侧面10c的端部、和发射极电极21的y方向的两端部中的靠近装置侧面10c的端部，以在y方向上彼此对齐的状态并以在x方向上彼此分离的方式配置。因此，栅极电极22也可以说是配置在与发射极电极21的外周电极部21B的外周端部21C重叠的位置。

如图11和图12所示，外周电极部21B的第一触点21D没有在配置有栅极电极22的部分形成。第一触点21D延伸的方向上的第一触点21D的两端部21DE设置于在x方向上与栅极电极22相邻的位置。因此，第一触点21D也可以说是除了配置有栅极电极22的部分之外为沿着外周电极部21B的外周端部21C形成的开放环状。

这样，第一触点21D中的靠近装置侧面10c配置且在x方向上延伸的部分即接触部21DA与第一实施方式的第一触点21D相比而言，在y方向上靠近单元电极部21A配置。因此，如图13所示，第一触点21D与第二触点21E之间的距离比第一实施方式的第一触点21D与第二触点21E之间的距离小。同时，如图12和图13所示，阱区34A中的第一阱区34AA的宽度和第二阱区34AB的宽度双方变小。

(第二实施方式的作用)

在图7～图9所示比较例的半导体装置10中，发射极回绕部21Y配置在栅极电极22和FLR部24之间，因此比较例的半导体装置10X的芯片尺寸难以小型化。

此外，参照图8和图9，发射极回绕部21Y与阱区34A相接，因此会因形成发射极回绕部21Y而导致阱区34A的宽度增大。由此，在从集电极电极27经由阱区34A向发射极电极21X的第二触点21E流动电流的情况下，电流在阱区34A流动的路径的长度变长。阱区34A与发射极电极21X相比而言电阻值较高，因此容易因在阱区34A流动的电流而发热。

在本实施方式中，如图11所示，发射极电极21的y方向的两端部中的靠近装置侧面10c的端部、与栅极电极22的y方向的两端部中的靠近装置侧面10c的端部彼此对齐。即，没有在栅极电极22和FLR部24的y方向之间形成发射极电极21的一部分。因此，半导体装置10与比较例的半导体装置10X相比而言能够减少芯片尺寸。

另外，在本实施方式中，如图12和图13所示，第一触点21D和第二触点21E的y方向之间的距离变小，并且阱区34A的宽度变小。因此，在从集电极电极27(参照图2)经由阱区34A向发射极电极21的第二触点21E流动电流的情况下，电流在阱区34A流动的路径的长度变短。因此，能够减少因在阱区34A流动电流而产生的发热量。

(第二实施方式的效果)

采用本实施方式的半导体装置10，除了第一实施方式的(1－1)、(1－2)、(1－4)～(1－7)的效果之外，还可得到以下的效果。

(2－1)栅极电极22配置在与发射极电极21的外周电极部21B的外周端部21C重叠的位置。第一触点21D除了配置有栅极电极22的部分之外是沿着外周电极部21B的外周端部21C形成的开放环状。

采用该结构，外周电极部21B没有比栅极电极22靠向外方，即第一触点21D没有比栅极电极22靠向外方，因此能够减小俯视下的外周区域12的面积。因此，能够实现半导体装置10的小型化。

[变更例]

上述各实施方式为本公开的半导体装置可取方式的例示，并非对其方式进行限制。本公开的半导体装置可为不同于上述各实施方式例示的方式。其中一例为对上述各实施方式的结构的一部分进行置换、变更或省略而所得方式、或对上述各实施方式添加新结构而所得方式。另外，以下的各变更例在技术上无矛盾的前提下可相互组合。在以下的各变更例中，对于和上述各实施方式相同的部分标记与上述各实施方式相同的符号并省略其说明。

·在第一实施方式中，第一触点21D和第二触点21E的形状可任意地变更。在一例中，第一触点21D可以形成为一部分切除而成的开放环状。第二触点21E也可以形成为一部分切除而成的开放环状。

·在各实施方式中，发射极电极21的外周电极部21B的形状可任意地变更。在一例中，外周电极部21B可以形成为单元电极部21A周围的一部分切除而成的开放环状。

·在各实施方式中，发射极电极21的连接部21G的形状可任意地变更。在一例中，连接部21G可以形成为单元电极部21A周围的一部分切除而成开放环状。

·在各实施方式中，俯视来看，栅极指23C相对于栅极电极22的位置可任意地变更。在一例中，俯视来看，栅极指23C可以位于栅极电极22的y方向的中央。

·在各实施方式中，俯视下的栅极指23C的形状可任意地变更。在一例中，如图14所示，栅极指23C可以形成为避开栅极电极22中的接合有与栅极电极22接合的引线等的导电部件的区域RB。

·在各实施方式中，可以在中间绝缘膜39的表面39s形成其他绝缘膜。在这种情况下，其他绝缘膜的表面与“绝缘膜的表面”对应。作为其他绝缘膜的一例，是由例如包含氮化硅的材料形成的障壁层。障壁层抑制外部离子向中间绝缘膜39和绝缘膜38的侵入，抑制因外部离子而使中间绝缘膜39和绝缘膜38带电。在这种情况下，在障壁层的表面形成有：发射极电极21、栅极电极22和FLR部24的多个场板24b。

·在各实施方式中，第一触点21D与外周电极部21B可以分别独立地设置。另外，第二触点21E与连接部21G也可以分别独立地设置。在这种情况下，第一触点21D和第二触点21E可以由例如含钨(W)的材料形成。

·在各实施方式中，第一触点21D和第二触点21E各自的个数可任意地变更。在一例中，第一触点21D可以设置多个。在这种情况下，第一触点21D可以在外周电极部21B的宽度方向上彼此分离配置。

·在各实施方式中，可以从连接部21G省略第二触点21E。

·在各实施方式中，栅极电极22相对于发射极电极21的位置可任意地变更。在一例中，栅极电极22可以配置于发射极电极21的四角中的一角。

·在各实施方式中，栅极指23的个数可任意地变更。栅极指23也可以为一个、两个或四个以上。

·在各实施方式中，在绝缘膜38和中间绝缘膜39中埋入栅极指23的结构可任意地变更。在一例中，栅极指23可以埋入于中间绝缘膜39。即，栅极指23可以从绝缘膜38的表面38s分离配置。

·在各实施方式中，俯视下的栅极指23的形状可任意地变更。在一例中，俯视来看，栅极指23可以形成为将单元区域11围绕的环状。

·在各实施方式中，FLR部24和等电位环25中的至少一方可以省略。

·在各实施方式中，发射极沟槽21TE和栅极沟槽22A交替排列，但是不限于此，发射极沟槽21TE和栅极沟槽22A的排列方式可任意地变更。

·在各实施方式中，半导体装置10也可以取代沟槽栅极型IGBT而是平面栅极型IGBT。

·在各实施方式中，将半导体装置10作为IGBT而具体化，但是不限于此，半导体装置10也可以是沟槽型的SiCMOSFET(metal-oxide-semiconductor field-effecttransistor)或SiMOSFET。在这种情况下，MOSFET的源极电极与“驱动电极”对应。

本公开中使用的“在～上”的表述只要没有明示相反则包含“在～上”和“在～的上方”。因此，对于“A形成于B上”的表述而言，在本实施方式中可以是：A与B接触而直接配置于B上，作为变更例，也可以是A不与B接触而配置于B的上方。即，“在～上”的表述不排除A与B之间形成有其他部件的构造。

本公开中使用的z方向不是必须为铅垂方向，不必与铅垂方向完全一致。因此，本公开的各种构造不限于在本说明书中说明的z方向的“上”和“下”为铅垂方向的“上”和“下”的情况。例如，也可以是x方向为铅垂方向，或者y方向为铅垂方向。

[附记]

对可由上述各实施方式和上述各变更例把握的技术的思想进行以下记载。此外，各附记中记载的构成要素所对应的实施方式的构成要素的符号以括号加注表示。符号是为了辅助理解而例示，各附记中记载的构成要素不限于符号所示的构成要素。

(附记1)

关于半导体装置10，其具备：

设置有单元11A的单元区域11；

围绕所述单元区域11的外周区域12；

配置在所述外周区域12的栅极电极22；以及

驱动电极21，其具有：设置在所述单元区域11的电极部21A、与所述电极部21A隔开距离形成于所述外周区域12的外周电极部21B、以及将所述电极部21A与所述外周电极部21B连接的连接部21G，

在所述外周区域12设置有：

以围绕所述单元区域11的方式设置的半导体区域即阱区34A；

覆盖所述阱区34A且以俯视下围绕所述单元区域11的方式设置的绝缘膜38、39；以及

埋入所述绝缘膜38、39内并与所述栅极电极22连接且以围绕所述单元区域11的方式形成的栅极指23，

所述连接部21G横跨所述栅极指23而形成在所述绝缘膜38、39上，

所述外周电极部21B与所述阱区34A电连接。

(附记2)

关于附记1所述的半导体装置，

所述阱区34A形成为具有宽度的环状，且具有比所述阱区34A中的宽度方向的中心远离所述电极部21A的部分即外周部34C，

从所述绝缘膜38、39的厚度方向(z方向)来看，所述触点21D与所述阱区34A的所述外周部34C相接。

(附记3)

关于附记1或2所述的半导体装置，

所述触点21D具有相对于所述栅极电极22配置于与所述电极部21A相反的一侧的部分。

(附记4)

关于附记3所述的半导体装置，

从所述绝缘膜38、39的厚度方向(z方向)来看，所述触点21D在所述外周电极部21B的外周端部21C形成为环状。

(附记5)

关于附记1或2所述的半导体装置，

所述栅极电极22配置在与所述外周电极部21B的外周端部21C重叠的位置，

所述触点21D除了配置有所述栅极电极22的部分之外为沿着所述外周电极部21B的所述外周端部21C而形成的开放环状。

(附记6)

关于附记1～5中任一项所述的半导体装置，

所述开口部是第一开口部41，

从所述绝缘膜38、39的厚度方向(z方向)来看，在所述绝缘膜38、39的相对于所述栅极指23靠近所述电极部21A的位置形成有第二开口部42，

所述触点是第一触点21D，

所述连接部21G具有第二触点21E，该第二触点21E经由所述第二开口部42与所述阱区34A相接。

(附记7)

关于附记1～6中任一项所述的半导体装置，

所述栅极指23由金属配线形成。

(附记8)

关于附记7所述的半导体装置，

所述栅极指23由含钨的材料形成。

(附记9)

关于附记1～8中任一项所述的半导体装置，

所述栅极指23在所述绝缘膜38、39内设有多个，且在与所述绝缘膜38、39的厚度方向(z方向)正交的方向上彼此分离地配置。

(附记10)

关于附记1～9中任一项所述的半导体装置，

所述绝缘膜38、39具有在所述绝缘膜38、39的厚度方向(z方向)上彼此朝向相反侧的表面39s和背面38r，

所述栅极指23在所述绝缘膜38、39的厚度方向(z方向)上与所述表面39s和所述背面38r双方分离地配置。

(附记11)

关于附记10所述的半导体装置，

所述绝缘膜38、39具有：

覆盖所述阱区34A且包含所述背面38r的第一绝缘膜38；以及

层叠在所述第一绝缘膜38上且包含所述表面39s的第二绝缘膜39，

所述栅极指23形成在所述第一绝缘膜38上，且被所述第二绝缘膜39覆盖。

(附记12)

关于附记10或11所述的半导体装置，

从所述绝缘膜38、39的厚度方向(z方向)来看，所述栅极指23设置在与所述外周电极部21B重叠的位置。

(附记13)

关于附记1～12中任一项所述的半导体装置，

所述半导体装置10是IGBT，

所述驱动电极21是发射极电极。

(附记14)

关于附记1～12中任一项所述的半导体装置，

所述半导体装置10是沟槽栅极型的MOSFET，

所述驱动电极21是源极电极。

符号说明

10—半导体装置；11—单元区域；11A—单元；12—外周区域；21—发射极电极(驱动电极)；21A—单元电极部(电极部)；21B—外周电极部；21C—外周端部；21D—第一触点(触点)；21E—第二触点；21G—连接部；22—栅极电极；23—栅极指；34A—阱区；34C—外周部；38—绝缘膜(第一绝缘膜)；38r—背面(绝缘膜的背面)；39—中间绝缘膜(第二绝缘膜)；39s—表面(绝缘膜的表面)；41—第一开口部；42—第二开口部。