一种有源巴伦电路、混频器及收发系统

技术领域

本申请涉及射频领域，具体而言，涉及一种有源巴伦电路、混频器及收发系统。

背景技术

在无线收发系统中，需要将低频的基带或者中频信号变频至可发射出去的高频频率，或者将接收到的高频频率变频至基带或者中频频率。完成这一过程的混频电路常常需要差分输入信号，差分信号的质量将影响混频信号的本振泄露、杂散等重要指标。为混频电路提供高质量的差分信号至关重要，也成为了本领域技术人员所关注的难点。

发明内容

本申请的目的在于提供一种有源巴伦电路、混频器及收发系统，以至少部分改善上述问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种有源巴伦电路，所述有源巴伦电路包括：

第一部分电路100，所述第一部分电路100中设置有电流镜结构，所述第一部分电路100的输入端作为所述有源巴伦电路的输入端；

与所述第一部分电路100级联的第二部分电路200，所述第二部分电路200中设置有差分共栅放大器；

与所述第二部分电路200连接的第三部分电路300，所述第三部分电路300设置有负载阻抗和两个输出端，所述第三部分电路300的输出端作为所述有源巴伦电路的输出端。

第二方面，本申请实施例提供一种混频器，包括上述的有源巴伦电路。

第三方面，本申请实施例提供一种收发系统，包括：上述的混频器。

相对于现有技术，本申请实施例所提供的一种有源巴伦电路、混频器及收发系统，有源巴伦电路包括：第一部分电路，第一部分电路中设置有电流镜结构，第一部分电路的输入端作为有源巴伦电路的输入端；与第一部分电路级联的第二部分电路，第二部分电路中设置有差分共栅放大器；与第二部分电路连接的第三部分电路，第三部分电路设置有负载阻抗和两个输出端，第三部分电路的输出端作为有源巴伦电路的输出端。通过采用电流镜结构将信号从单端输入转换成差分信号输出，其中，输入端口的输入阻抗为低阻，可作为芯片的输入级；利用级联的差分共栅放大器结构提高输入输出隔离度，并且使得正负两端口的电压增益绝对值相同，其输出的直流电平也相同，提高了输出差分信号的共模抑制比；第三部分电路可根据增益需求选择不同类型的负载阻抗。实现了低输入阻抗、高输入输出隔离度、输出共模抑制比较好、负载灵活可选择的有源巴伦电路。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的有源巴伦电路的结构示意图之一；

图2为本申请实施例提供的有源巴伦电路的结构示意图之二；

图3为本申请实施例提供的有源巴伦电路的结构示意图之三；

图4为本申请实施例提供的有源巴伦电路的结构示意图之四；

图5为本申请实施例提供的带宽及增益比较示意图；

图6为本申请实施例提供的输出端口性能比较示意图。

图中：100-第一部分电路；200-第二部分电路；300-第三部分电路；101-第一晶体管；102-第二晶体管；103-第一电感；104-第一电容；201-第三晶体管；202-第四晶体管；301-第一电阻；302-第二电阻；303-第五晶体管；304-第六晶体管。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

经过大量的实践和总结，发明人发现基于共源共栅放大器的有源巴伦受到两路直流工作点不平衡的影响，其输出的直流共模电平有一定的差异，这将导致基于共源共栅放大器的有源巴伦输出共模抑制比恶化。为了解决基于共源共栅放大器有源巴伦两路电路输出直流共模电平不一致的问题，本申请提出了一种有源巴伦电路，基于电流镜的有源巴伦电路结构，可用于多种电路方案中。

请参考图1和图2，图1为本申请实施例提供的有源巴伦电路的结构示意图之一，图2为本申请实施例提供的有源巴伦电路的结构示意图之二。有源巴伦电路包括第一部分电路100、第二部分电路200以及第三部分电路300。

第一部分电路100，第一部分电路100中设置有电流镜结构，第一部分电路100的输入端作为有源巴伦电路的输入端。

可选地，第一部分电路100用于将单端输入信号转换为差分信号，并向第二部分电路200输出差分信号。

与第一部分电路100级联的第二部分电路200，第二部分电路200中设置有差分共栅放大器。

可选地，第二部分电路200可以对接收到的第一部分电路100传输的差分信号进行处理。设置级联的差分共栅放大器作为中间电路的目的是：用于提高输入(第一部分电路100中的电流镜)与输出(第三部分电路300中负载阻抗及后级电路)隔离度，并且使得正负两路的电压增益绝对值相同，其输出的直流电平也相同，提高了输出差分信号的共模抑制比。可选地，后文中的第一晶体管101、第三晶体管201以及对应的负载阻抗(例如第一电阻301和/或第五晶体管303)构成一路(V

与第二部分电路200连接的第三部分电路300，第三部分电路300设置有负载阻抗和两个输出端，第三部分电路300的输出端作为有源巴伦电路的输出端。

可选地，第三部分电路300可以基于负载阻抗构成负载电路，负载电路可以根据增益需求选择不同类型的负载阻抗。

可选地，负载阻抗负责将作为放大器的晶体管中的电流信号转换为电压信号的器件。

请继续参考图1和图2，对于第一部分电路100，本申请实施例还提供了一种可选的实施方式。第一部分电路100包括第一晶体管101、第二晶体管102、第一电容104以及第一电感103，第一电容104和第一电感103组成输入的LC匹配网络。

第一晶体管101的栅极与第一晶体管101漏极相连，第一晶体管101的栅极与第二晶体管102的栅极相连，第一电容104的一端与第一晶体管101漏极相连，第一电容104的另一端与第一电感103的一端相连，第一电感103的另一端接地，在第一电感103和第一电容104的连接处引出第一接线端子，作为第一部分电路100的输入端(V

第一晶体管101的源极与第二晶体管102的源极相连，第一晶体管101的漏极和第二晶体管102的漏极分别作为第一部分电路100的输出端，与第二部分电路200相连。

可选地，当第一晶体管101和第二晶体管102为NMOS时，二者的源极接地，第一晶体管101和第二晶体管102为PMOS时，二者的源极接电源。

其中，第一晶体管101和第二晶体管102组成电流镜结构，第一电感103同时作为静电保护(ESD保护)电路，第一电容104同时作为隔直电容。

可选地，第一晶体管101和第二晶体管102可以采用图1所示的NMOS管，也可以采用图2所示的PMOS管。

可选地，第一晶体管101和第二晶体管102的尺寸相同。

请继续参考图1和图2，对于第二部分电路200，本申请实施例还提供了一种可选的实施方式。第二部分电路200包括第三晶体管201和第四晶体管202。

第三晶体管201的栅极与第四晶体管202的栅极相连，在第三晶体管201的栅极和第四晶体管202的栅极的连接处引出第二接线端子，作为有源巴伦电路的偏置点，用于接入偏置电压V

可选地偏置电压V

可选地，第三晶体管201的源极与第一晶体管101的漏极相连，第四晶体管202的源极与第二晶体管102的漏极相连。差分信号从第三晶体管201的源极和第四晶体管202的源极输入。

第三晶体管201的漏极和第四晶体管202的漏极作为第二部分电路200的差分信号输出端，与第三部分电路300相连，起到输入电流镜与第三部分电路300中的输出负载(负载阻抗)及后级电路隔离的作用。

处理后的差分信号从第三晶体管201的漏极和第四晶体管202的漏极输出。

其中，第三晶体管201和第四晶体管202组成差分共栅放大器。

可选地，第三晶体管201和第四晶体管202的尺寸相同，第三晶体管201和第四晶体管202与第一晶体管101和第二晶体管102的类型相同。

请继续参考图1和图2，对于第三部分电路300，本申请实施例还提供了一种可选的实施方式。第三部分电路300中的负载阻抗包括第一电阻301和第二电阻302。

第一电阻301的第一端与第三晶体管201的漏极相连，在其连接处引出第三接线端子作为第三部分电路300的第一输出端(V

第二电阻302的第一端与第四晶体管202的漏极相连，在其连接处引出第四接线端子作为第三部分电路300的第二输出端(V

第一电阻301的第二端与第二电阻302的第二端相连。当第一晶体管101和第二晶体管102为NMOS时，二者的源极接地，第三部分电路300还连接于电源，具体地，第一电阻301的第二端与第二电阻302的第二端的连接处连接到电源。

当第一晶体管101和第二晶体管102为PMOS时，二者的源极接电源，第三部分电路300还连接于地，具体地，第一电阻301的第二端与第二电阻302的第二端的连接处接地。可选地，第一电阻301和第二电阻302的尺寸相同、阻抗值相同。

在一些可选的实施方式中，负载阻抗也可以由二极管连接晶体管、PMOS负载、电感等器件构成。

对于第三部分电路300，本申请实施例还提供了一种可选的实施方式，请参考图3，图3为本申请实施例提供的有源巴伦电路的结构示意图之三。第三部分电路300中的负载阻抗包括第五晶体管303和第六晶体管304。

第五晶体管303的源极与第六晶体管304的源极相连，并连接到电源。

第五晶体管303的漏极与第三晶体管201的漏极相连，第六晶体管304的漏极与第四晶体管202的漏极相连。

第五晶体管303的栅极与第五晶体管303的漏极相连，在其连接处引出第五接线端子作为第三部分电路300的第一输出端(V

第六晶体管304的栅极与第六晶体管304的漏极相连，在其连接处引出第六接线端子作为第三部分电路300的第二输出端(V

图3中的连接方式构成了晶体管二极管连接的负载，其输出阻抗较低，为第五晶体管303跨导的倒数，较低的负载阻抗可以使得有源巴伦的带宽得到拓展，代价为较低的电压增益。可选地，第五晶体管303和第六晶体管304尺寸相同。

对于第三部分电路300，本申请实施例还提供了一种可选的实施方式，请参考图4，图4为本申请实施例提供的有源巴伦电路的结构示意图之四。第三部分电路300中的负载阻抗包括第一电阻301、第二电阻302、第五晶体管303以及第六晶体管304。

第五晶体管303的源极与第六晶体管304的源极相连，并连接到电源，第五晶体管303的栅极、第六晶体管304的栅极、第一电阻301的第一端以及第二电阻302的第一端彼此相连。

可以理解为，第五晶体管303的栅极与第六晶体管304的栅极相连，第一电阻301的第一端与第二电阻302的第一端相连，第一电阻301与第二电阻302的连接处与第五晶体管303的栅极、第六晶体管304的栅极相连。

第一电阻301的第二端与第五晶体管303的栅极相连，第二电阻302的第二端与第六晶体管304的栅极相连。

第五晶体管303的漏极与第三晶体管201的漏极相连，在其连接处引出第七接线端子作为第三部分电路300的第一输出端(V

第六晶体管304的漏极与第四晶体管202的漏极相连，在其连接处引出第八接线端子作为第三部分电路300的第二输出端(V

如图4所示，有源巴伦的负载阻抗等效值为第一电阻301与第五晶体管303的漏极输出阻抗的并联值，其值较大，使得有源巴伦的增益得到提升，代价为较窄的带宽。可选地，第五晶体管303和第六晶体管304尺寸相同，第一电阻301和第二电阻302尺寸相同。

可选地，在图3和图4所示的方式中，第五晶体管303和第六晶体管304为PMOS管，第一晶体管101和第二晶体管102可以采用图1所示的NMOS管。

请参考图5，图5为本申请实施例提供的带宽及增益比较示意图。其中：“Balun1”的负载为图1和图2中对应的电阻，“Balun2”的负载为图3中对应的二极管接法的晶体管，“Balun3”的负载为图4中对应的PMOS并联电阻。从中可以看出，负载为电阻的有源巴伦，其增益可以根据电阻值的大小进行调剂但是其带宽也会跟着增益的变化而变化，负载为二极管接法晶体管的有源巴伦，其增益最低，但是其带宽最宽；负载为PMOS并联电阻的有源巴伦，其增益最高，但是带宽最窄。

请参考图6，图6为本申请实施例提供的输出端口性能比较示意图。其中，实线表示基于电流镜的有源巴伦的仿真结果，虚线表示共源共栅有源巴伦的仿真结果。从图中可以看出，基于电流镜的有源巴伦与共源共栅有源巴伦相比，其两路增益误差与相位误差都相差无几；但是对于输出端口的直流工作点，共源共栅有源巴伦相差较大，而基于电流镜的有源巴伦在不同功率下较为稳定。

本申请实施例中，单端信号从第一部分电路100的LC匹配网络输入，LC匹配网络由第一电容104和第一电感103构成，经过LC匹配网络后进入有源部分电路，经过电流镜的拷贝，将信号从第一晶体管101的漏极拷贝到第二晶体管102的漏极，由于第二晶体管102作为共源放大电路，其漏极输出信号与栅极输入信号相位相差180°，故而第一晶体管101与第二晶体管102的漏极信号相差180°，相同的电流信号经过尺寸相同的差分对共栅晶体管第三晶体管201与第四晶体管202后，输出相同的幅度，相位相差180°的差分信号。

本申请实施例还提供了一种混频器，该混频器包括上述的有源巴伦电路。

本申请实施例还提供了一种收发系统，该收发系统包括上述的混频器。可选地，本申请中的收发系统为无线射频收发系统。

综上所述，本申请实施例提供了一种有源巴伦电路、混频器及收发系统，有源巴伦电路包括：第一部分电路，第一部分电路中设置有电流镜结构，第一部分电路的输入端作为有源巴伦电路的输入端；与第一部分电路级联的第二部分电路，第二部分电路中设置有差分共栅放大器；与第二部分电路连接的第三部分电路，第三部分电路设置有负载阻抗和两个输出端，第三部分电路的输出端作为有源巴伦电路的输出端。通过采用电流镜结构将信号从单端输入转换成差分信号输出，其中，输入端口的输入阻抗为低阻，可作为芯片的输入级；利用级联的差分共栅放大器结构提高输入输出隔离度，并且使得正负两端口的电压增益绝对值相同，其输出的直流电平也相同，提高了输出差分信号的共模抑制比；第三部分电路可根据增益需求选择不同类型的负载阻抗。实现了低输入阻抗、高输入输出隔离度、输出共模抑制比较好、负载灵活可选择的有源巴伦电路。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。