一种用于高速大摆幅信号电压水平检测的预放大电路

技术领域

本发明属于模拟集成电路技术领域，具体是指一种用于高速大摆幅信号电压水平检测的预放大电路。

背景技术

随着信息时代的发展，社会对于数据传输的需求不断提高，各种高速数据接口也层出不穷，为了保证产品的可靠性，通常需要对高速数据接口进行性能测试，判断其是否满足设计指标。

一种通常的满摆幅输入运算放大器是在其输入端并联两组差分放大器，如此当输入信号电压接近地GND时，由PMOS输入对管作为增益级；而当输入信号电压接近电源VDD时，由NMOS输入对管作为增益级；其余电压下两者都作为增益级，从而保证了输入在电源到地的范围内运算放大器都有增益，之后可以级联多级提高增益或者直接通过二极管接法的负载管将电流转成电压输出，但是仅一级输入对管的增益过低，导致电路的比较精度不足；而增加额外级数提高增益的方法又会引入的额外极点，使得运放的带宽下降，从而难以将其应用于高速信号上。

动态比较器是一种在高速情况下常被采用的比较器方案，因为其速度快且精度高，但是其对于输入信号存在回踢噪声。而一般对于输入信号的检测需要同时比较其高低电平是否都满足设计指标(大于高电平参考电压Vrefh且小于低电平参考电压Vrefl)，所以若直接采用动态比较器作为输入级，会使得输入信号上受到两倍的回踢噪声影响，而参考电压上只有一倍，从而极大地影响判断精度。

本电路作为芯片的输入级，将高速的输入信号与设定的参考电压Vref进行比较，判断输入信号的高电平是否高于Vref(或低电平是否小于Vref)，可用于检测被测芯片的输出信号的电压是否满足设计指标。由于被测芯片的输出摆幅可能很大，同时要求能实现对所有可能的电压水平进行比较，因此需要该电路能应对满摆幅甚至超过电源轨水平的信号输入，并且需要避免出现过压问题影响电路寿命。

为此，提出一种用于高速大摆幅信号电压水平检测的预放大电路。

发明内容

针对上述情况，为克服现有技术的缺陷，本发明提供一种用于高速大摆幅信号电压水平检测的预放大电路，有效解决了目前市场上只关心输入信号在Vref附近的情况和电路过压等技术问题。

本发明采取的技术方案如下：本发明一种用于高速大摆幅信号电压水平检测的预放大电路，包括输入级动态比较器、第二级级联动态比较器、厚栅管和后级动态比较器。

作为本发明再一步的方案：所述输入级动态比较器设有Vref值的预值，所述输入级动态比较器内部采用PMOS输入对管或NMOS输入对管的全差分运放，NMOS输入对管运放与PMOS输入对管运放输出短接，所述差分输出至第二级级联动态比较器。

作为本发明再进一步的方案：所述第二级级联动态比较器使得差分输入受到的回踢噪声相近，减少回踢噪声对于精度的效果。

作为本发明再进一步的方案：所述厚栅管设置为输入对管，所述内部电路生成电源轨作为PMOS输入对管全差分运放的电源地。

作为本发明再进一步的方案：所述NMOS输入对管全差分运放在普通的电源轨GND0V和VDD1V上，所述PMOS输入对管全差分运放工作在内部生成的电源轨VSS 0.4V和AVDD1.4V上。

作为本发明再进一步的方案：所述输入对管Mn1、Mn2、Mp3和Mp4均采用厚栅管。

作为本发明再进一步的方案：所述Vref值的预值控制尾电流管以及负载管的开启与关闭工作。

作为本发明再进一步的方案：所述内部电路输入管接Vref，所述内部电路输入采用共模反馈，将生成的偏置电压接给PMOS输入对管或NMOS输入对管的全差分运放，生成合适的输出共模以提高后级动态比较器的精度。

采用上述结构本发明取得的有益效果如下：

一、本方案为了弥补厚栅管过高阈值电压导致的输入电压范围损失，通过内部电路生成额外的电源轨作为PMOS输入对管全差分运放的电源地，增大了其有增益的电压输入范围，从而实现了针对高速大摆幅信号的预放大功能。该方案输入电压范围大，速度快，精度高，且易于实现；

二、本方案将等比缩小后的电路输入管接Vref，并采用共模反馈，将其生成的偏置电压接给对应的全差分运放，用以生成合适的输出共模以提高后级动态比较器的精度，根据Vref值选定用于工作的运放后，将另一运放的尾电流管以及负载管关闭，从而避免由于输入电压摆幅过大而导致未选定的运放导通工作，以节约功耗；

三、本方案相比普通的轨到轨输入运放，本发明通过将输入对管更换成厚栅管，同时将PMOS输入管运放的电源地往上抬，使得本发明能承受的输入电压范围更大，且速度快精度高；

四、本方案能承受的输入电压范围更大，速度快精度高，则其能适用于更多不同指标的被测芯片，有效解决了普通轨到轨运放电路对于高速大摆幅信号的局限。

附图说明

图1为本发明一种用于高速大摆幅信号电压水平检测的预放大电路的原理图；

图2为本发明一种用于高速大摆幅信号电压水平检测的预放大电路的共模反馈电路原理图。

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1-2所示，本发明一种用于高速大摆幅信号电压水平检测的预放大电路，包括输入级动态比较器、第二级级联动态比较器、厚栅管和后级动态比较器。

由于电路其实只关心输入信号在Vref附近的情况(是否大于Vref或小于Vref)，所以本发明通过设置的Vref值，在内部切换采用PMOS输入对管还是NMOS输入对管的全差分运放，然后将差分输出在第二级级联动态比较器，从而使得差分输入受到的回踢噪声相近，减少回踢噪声对于精度的影响。

将等比缩小后的电路输入管接Vref，并采用共模反馈，将其生成的偏置电压接给对应的全差分运放，用以生成合适的输出共模以提高后级动态比较器的精度。

在一个实施例中，所述输入级动态比较器设有Vref值的预值，所述输入级动态比较器内部采用PMOS输入对管或NMOS输入对管的全差分运放，NMOS输入对管运放与PMOS输入对管运放输出短接，所述差分输出至第二级级联动态比较器。

本发明的NMOS运放与PMOS运放输出直接短接，但NMOS全差分运放工作在普通的电源轨GND0V和VDD1V上，而PMOS全差分运放工作在内部生成的额外的电源轨VSS 0.4V和AVDD1.4V上。

在一个实施例中，所述第二级级联动态比较器使得差分输入受到的回踢噪声相近，减少回踢噪声对于精度的效果。

同时，本发明在根据Vref值选定用于工作的运放后，将另一运放的尾电流管以及负载管关闭，从而避免由于输入电压摆幅过大而导致未选定的运放导通工作，以节约功耗。

在一个实施例中，所述厚栅管设置为输入对管，所述内部电路生成电源轨作为PMOS输入对管全差分运放的电源地，所述NMOS输入对管全差分运放在普通的电源轨GND0V和VDD1V上，所述PMOS输入对管全差分运放工作在内部生成的电源轨VSS 0.4V和AVDD 1.4V上。

为了避免过压问题，使用厚栅管作为输入对管，为了弥补厚栅管过高阈值电压导致的输入电压范围损失，通过内部电路生成额外的电源轨作为PMOS输入对管全差分运放的电源地，增大了其有增益的电压输入范围，从而实现了针对高速大摆幅信号的预放大功能。

在一个实施例中，所述输入对管Mn1、Mn2、Mp3和Mp4均采用厚栅管。

可以在确保薄栅管三端电压不超过1V的前提下，使得高电压(0.7V～1.5V)输入时的N型厚栅管Mn1、Mn2输入对管和低电压(0V～0.7V)输入时的P型厚栅管Mp3、Mp4输入对管都可工作在饱和区。

在一个实施例中，所述Vref值的预值控制尾电流管以及负载管的开启与关闭工作，所述内部电路输入管接Vref，所述内部电路输入采用共模反馈，将生成的偏置电压接给PMOS输入对管或NMOS输入对管的全差分运放，生成合适的输出共模以提高后级动态比较器的精度。

以上便是本发明整体的工作流程，下次使用时重复此步骤即可。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

以上对本发明及其实施方式进行了描述，这种描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。